SU1048430A1 - Логический компаратор дл контрол цифровых схем - Google Patents

Abstract

ЛОГИЧЕСКИЙ КОМПАРАТСЯР ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ, 00ц жащий блок регистреции, контактирующий блок, соединенный вхоаами с первыми входами логического компаратора, выхоцамн - с входами блока разв зывающих усилителей, соединенного первыми выходами с соответствук цими входами эталонных микросхем, выходы каждой из , : которых соединены с входами соответствутдщих элементов сравнени , соединенньпс вторыми входами с соответствующими выходками блока разв зьюающих усилителей, выходами - с Еосодами соответствующего данной эталонной микросхеме элемента ИЛИ, отличающийс  тем, что, с целью повышени  производительности контрол , в него ввеаены по числу эталонных микросхем триггеры .и. элемент И, соецнненный выходом с входом блока регистрашга, вхоаами - с выходами соответствующих триггеров, соёдннеквых первыми входами с s выходами соответствукших элементов ИЛИ, вторыми вхоаами - с втсфым вхоСО пом погическс о компаратора...

Description

4

СХ) 4 СО 110 Изобретение относитс  к контрольно .измерительной технике, в частности, к контролю и циагносткке рапиоэлектронных изцелий. Известно устройство цл  контрол  цифровых микросхем, содерйсащее контактирующий зона, элементы сравнени , блок, инцикации и гнезао цл  съемной эталонной микросхемы l . Недостатком указанного устройства  вл етс  низка  производительность, поскольку при контроле одной платы необходимо несколько раз (5-10) мен ть эталонные микросхемы в гнезде. Кроме того наличие подвижного контшста эталонна  микросхема - гнездо снижает надежность устройства, а участие в выборе эталонной микросхемы оператора снижает досто верность контрол . Наиболее близким техническим решением к изобретению  вл етс  логический компаратор дл  контрол  цифровых схем, содержащий блок регистрации, контактиру ющий блок, соединенный вхоаами с первы ми входами устройства, выходами - с входами блока разв зывающих усилителей соединенного первыми выходами с соответствующими входами эталонных микросхем различных типов, вьпсоды каждой из которых соединены с первыми входами соответствующих элементов сравнени , соединенных вторыми входами с соответствующими выходами блока разв зывающи усилителей, выходами - с входами соответствующего данной эталонноЙ микросхеме элемента ИЛИ . Недостатком известного компаратора  вл етс  низка  производительность, что обусловлено потер ми времени на многократное (10-15 раз) переключение тумблеров дл  выбора эталонных микросхем при больщом числе их типов. - : Цель изобретени  - повьпиение производительности контрол . Поставленна  цель постигаетс  тем, что в логический компаратор цл  контрол  цифровых схем, содержащий блок реги рации, контактирующий блок, соединенный входами с первыми входами логического компаратора, выходами - с входами блока разв зывающих усилителей, соедине ного первыми выходами с соответствующими входами эталонных микросхем, выходы каждой из которых соеаинены с пер выми вхоаами соответствующих элементо сравнени соединенных вторыми восодами с с ответствук пимн выходами блока разв зыва ющих усш1игелей,выходамн - входами 3О оответствующего данной эталонной микрохеме элемента ИЛИ, введены по числу эталонных микросхем триггеры и элемент И, соединенный выходом с входом блока егистрации, входами - с выходами соответствующих триггеров, соединенных первыми входами с выходами соответствуюих элементов ИЛИ, вторыми входами вторым входом логического компаратоа .. На чертеже, приведена блок-схема ло-. гического компаратора. Логический компаратор содержит конактирук ций блок I, блок 2 разв зыв1аюих усилителей, элементы 3 сравнени , элементы ИЛИ 4, триггеры 5, эталонные икросхемы 6, элемент 7 И, блок 8 регитрации . Логический компаратор работает следующим образом. Контактирующий блок I (зонд) надеваетс  на провер емую цифровую микросхему , котора  запа на в логической плате (блоке и т, п.). Затем запускаетс  контактирующий тест дл  данной платы. Генератором тестов может быть устройство тестового контрол  (на не показа|но ) с заранее составленными конгрси1Ирук идими программами. Если таких программ нет, пользуютс  сигналами с разъема готового издели , заменив в нем соответствую- / щую исправную плату на контролиругалую. Дл  этого плату устанавливают в разъем издели  через переходной удлинитель и запускают изделие в работу. На выходы провер емой платы поступают рабочие двоичные наборы,  вл ющиес  в данном I случае тестовыми контролируемыми наборами . Соответственно, на входы контролируемой в данный момент микросхемы пос-, тупают двоичные наборы как производные входньк на боров платы. Блок I обеспечивает съем сигналов, которые поступают на , вход блока 2 разв зывающих усилителей, которые служат дл  уменьщеншГ нагрузки .на провер емую цифровую микросхему. I Сигналы с / выходов блока 2 поступают на эталонные микросхемы 6. Предлагаемь1й кст паратор не цепвет различий межцу комбинационной к послецовательной микросхемой так как , тестовым набором контролируема  и подключенна  к кеА через блок, эталонна  мккроск&ла 6 устанавливаетс  в одинаковое исходное состо ние. Если контроль логической платы вьшолн етс  не реальном нздепин через переходник, то все ее послецовательнгае микросхемы

устанавливаютс  в исхоцное состо ние через mmiy общего сброса (нажатие клавиши Сброс на иэпелии). В результате контролируема  и соответствующа  ей эталонна  микросхема 6 имеют оци- . 5 наковые состо ни  (при условии, что контролируема  микросхема исправна).

Двоичные наборы, снимаемые с контролируемой микросхемы, чере.3 блок 2 поступают на вкоды сразу всех эталонных микро- 10 схем 6. Из всего множества эталонных микросхем 6 только одна микросхема работает синхронно с контролируемой. Это микросхема того же типа, что и контролируема , С выходов элементов 3 сравнени  15 этой микросхемы на элемент 4 ИЛИ не поступает сигнал несравнени  и триггер 5 не устанавливаетс . На всех же других эталонньпс микросхемах 6 триггеры 5 устанавливаютс  в единичное состо ние .20 сигналом несравнени  с соответствук цих . элементов ИЛИ 4. Так как один из тригГГ

геров 5 не установитс  в единичное . состо ние, элемент 7 И не сработает, блок регистрации 8 также не сработает, что будет свидетельствовать об исправности микросхемы,

В случае, если провер ема  микросхем неисправна (т. е, ее функционирование не совпадает с функционированием ни одной и эталонных микросхем .6), то в конце цикла прогона теста контролируемой платы все триггеры 5 установлены в единичное состо ние. Высокие потенциалы с единичных плеч триггеров 5 поступают на входы элемента 7 И, который, срабатыва , включает в блоке 8 индикатор Микросхема неисправна.

Таким образом, введение в логический (Компаратор элементов 5 и 7 позвол ет обеспечить контроль микросхем без тфедварительного выбора и подктпочени  вручную оператором их эталонов, что увеличивает производительность контрол .

Claims (1)

1. ЛОГИЧЕСКИЙ КОМПАРАТОР \ ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ, содержащий блок регистрации, контактирующий блок, соединенный входами с первыми входами логического компаратора, выходами - с входами блока развязывающих усилителей, соединенного первыми выходами с соответствующими входами эталонных микросхем, выходы каждой из / которых соединены с первыми входами соответствующих элементов сравнения, соединенных вторыми входами с соответствующими выходами блока развязывающих усилителей,! выходами - с входами соответствующего данной эталонной микросхеме элемента ИЛИ, отличающийся тем, что, с целью повышения производительности контроля, в него введены по числу эталонных микросхем триггеры .и. элемент И, соединенный выходом с входом блока регистрации, входами - с выходами соответствующих 'триггеров, соединенных первыми входами с о выходами соответствующих элементов ИЛИ, вторыми входами - с вторым входом логического компаратора...

   >