Изобретение относитс к микроэлектронике и может быть использова но в радиоэлектронных устройствах и, в частности, в цифровой технике. Известен триггер, выполненный , из логических элементов, причем в нем входна информаци передаетс на его выход лишь при поступлении ; тактирующего импульса. Недостатком этого триггера вл ю с сложность и низкое быстродействие ввиду необходимости передавать информацию вне зависимости от уровн информационного сигнала. Наиболее близким техническим решением к изобретению вл етс триггер, содержащий восемь элементов И-НЕ или И.ПИ-НЕ, причем выход первого элемента подключен к второ му входу второго и первому входу седьмого элемента, выход которого соединен с первыми входами третьего и четвертого элементов и вторым вхо дом шестого элемента, выход которого подключен к второму входу четвертого элемента .и первому входу п того элемента, выход которого соединен . с третьим входом шестого элемента и вторым входом третьего элемента выход которого подключен к.второму входу первого элемента, первый вход I которого соединен с выходом второго элемента, первый вход которого под . ключен к выходу четвертого элемента второй и третий входы седьмого элемента вл ютс соответственно разре шающим 1И тактовым входами, а второй вход п того элемента вл етс информационным входом задержки, выход второго элемента подключен к третьему входу восьмого элемента, выход которого соединей с третьими входам третьего, четвертого и п того элементов , первый вход восьмого элемен та подключен к третьему входу седьмого элемента, а второй вход восьмо го элемента вл етс запрещающим, Первый же вход шестого элемента служит дл начальной установки триггера в единичное положение. Недостатком данного триггера вл етс сложность, заключающа с в необходимости управл ть записью информации большим количеством управ .л ющих сигналов, -некоторые из которы вл ютс внешними и поэтому став т прохождение сигналов записи информации в зависимости от их управл ющего воздействи , что не придает триггеру достаточной автономии в управлении прохождением тактового сигнала, поскольку триггер сам не управл ет запрещением прохождени такто.вого сигнала, а лишь разрешает его прохождение либо в один, либо в другой канал Триггера, что и св зано с необходимостью введени дополнительных внешних запрещающих сигналов, которые могут запретить прохождение тактового сигнала. Наличие большого количества логических взаимодействий внутренних и внешних управл ющих сигналов снижает быстродействие при записи информации в триггер, поскольку каждый логический переход занимает определенное врем на распространение сигнала. Целью изобретени вл етс повышение быстродействи триггера и его упрощение. Поставленна цель достигаетс тем, что в триггере, содержащем элементы И НЕ с первого по седьмой причем выход первого элемента И-Н€ подключен к первым входам второго второго элемента И-НЕ и седьмого элемента И-НЕ, выход седьмого элемента И-НЕ соединен с первыми входами третьего и четвертого элементов И-НЕ и первым входом шестого элемента И-НЕ, выход Которого, подключен к второму входу четвертого элемента И-НЕ и первому входу п того элемента Й-НЕ, выход которого соединен с вторыми входами шестого элемента И-НЕ и третьего элемента И-НЕ, выход которого подключен к первому входу первого элемента , второй вход которого подключен к выходу второго И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ, второй и третий входы седьмого элемента И-НЕ и второй вход п того элемента И-НЕ вл ютс соответственно разрешающим и тактирующим входами И входом задержки триггера, выходаи которого вл ютс выходы первого второго элементов И-НЕ, вь(ход первого элемента И-НЦ подключен к третьему входу шейтого элемента И-НЕ а третьи входы первого и четвертого лементов И-НЕ соединены с входом адержки триггера. На фиг. 1 изображена функциональна схема триггера; на фиг. 2 - вреенные диаграммы, по сн ющие работу , триггера. Триггер содержит (см. фиг. 1 } эле менты с первого 1 по шестой 6, выполн ющие функции основной и вспомогательной пам ти.триггера, и седьмой 7 элемент И-НЕ, выполн ющий функ ции входной логики. В статическом состо нии, когда, например., на входе задержки и разрешающем входе действуют логические сигналы единицы, т.е., и 1, а на тактовом входе сигнал не действует , т.е. , то элементы И-НЕ 1 5 и 7 наход тс в единичном состо нии, на элементы И-НЕ 2, 3 и 6 наход тс в нулевом состо нии. Таким образом, триггер готов к перезаписи информации со входа задержки , на его выходы, исходное положение которых . ,. По фронту тактового импульса переключаетс элемент И-НЕ 7 в сост то ние 2 О, переход (см. фиг. 2), поскольку на всех его входах действует потенциал логической единицы. Элемент И-НЕ 7 вызывает переключение элементов И-НЕ 3 и 6 в состо ние 2 2 1, переходы 9 и 10 соответственно . Элемент И-НЕ 6 переключает элемент И-НЕ 5, переход 11.и, таким образом, информаци с входа задержки перезаписываетс во вспомогательную пам ть триггера. о . По спаду тактового импульса элем И-НЕ 7.срабатывает, переход 12, и вызывает переключение элемента И-НЕ ; 4, переход 13, который устанавливае элемент И-НЕ 2 в единичное состо нйе , Z2 1, а элемент И-НЕ 1 устанавливаетс в нулевое состо ние, Z О, переход 15. Таким образом, происходит перезапись единичной информации из вспомогательной пам ти в основную пйм ть триггера. В таком положении триггер находит с , пока на входе задержки действует единичный потенциал, а дальнейшее действие тактового импульса не оказы вает вли ни на элементы триггера, поскольку элемент И-НЕ 7 заблокирова нулевым потенциалом выхода триггера ( 2 О ), который блокирует также элемент И-НЕ 6, что исклюм.ает асинхронную передачу информации с входа задержки во вспомогательную пам ть триггера при D 1. При изменении потенциала на входе задержки на нулевой начинаетс асинхронна передача логического нул на выход триггера. От действи информационного уровн D О переключаютс элементы И-НЕ 5. t 17 и 18 соответстве.нн6, переходы что Zi; 1- Элемент И-НЕ с элементом И-НЕ ёызы 1 совместно 19, устанавлива элевают переход мент И-НЕ 2 в состо ние 2 О э элемент И-НЕ 5 переключает элемент И-НЕ 3, 2,, 0. переход 20. Элемент И-НЕ 1 дополнительно устанавливает элемент И-НЕ 6 в состо ние Z О, переход 21. Таким образом, происходит асинхронна передача нулевой логической информации с входа задержки его выход 22 О В таком положении триггер находитс , пока на входе задержки действует нулевой потенциал, а действие тактового импульса оказывает действие лишь на элемент И-НЕ, переход 22, вызванный фронтом тактового импульса. Элемент И-НЕ 7 переключает элементы И-НЕ 6 и 3, переходы 23 и 2if соответственно , не оказыва вли ни на выходное состо ние основной пам ти триггера. ,. Переход 25 элемента И-НЕ 7 от действи спада тактового импульса вызывает срабатывание элементов И-НЕ 6 и 3, 2А 2а О, переходы 2б и 27 -6 соответственно, что также не сказываетс на изменении состо ни триггера .. Таким образом, единична информаци с входа задержки (D U передаетс с внутренней задержкой от действи спада тактового импульса, а нулева информаци (D 0) передаетс с минимальной задержкой от уровн входного потенциала. Технико-экономическое преимущество предлагаемого триггера в сравнении с известным заключаетс .в.повышении его быстродействи и упрощении его конструкции.The invention relates to microelectronics and can be used in radio electronic devices and, in particular, in digital technology. A trigger is known, made of logical elements, and in it the input information is transmitted to its output only upon receipt; clocking pulse. The disadvantage of this trigger is complexity and low speed due to the need to transmit information regardless of the level of the information signal. The closest technical solution to the invention is a trigger containing eight AND-NOT or I.PI-NOT elements, the output of the first element being connected to the second input of the second and first input of the seventh element, the output of which is connected to the first inputs of the third and fourth elements and the second input of the sixth element, the output of which is connected to the second input of the fourth element. and the first input of the fifth element, the output of which is connected. with the third input of the sixth element and the second input of the third element whose output is connected to the second input of the first element, the first input I of which is connected to the output of the second element, the first input of which is under. The key to the output of the fourth element of the second and third inputs of the seventh element are respectively enabling 1 and clock inputs, and the second input of the fifth element is the information input of the delay, the output of the second element is connected to the third input of the eighth element, the output of which is connected to the third inputs of the third, the fourth and fifth elements, the first input of the eighth element is connected to the third input of the seventh element, and the second input of the eighth element is prohibiting. The first input of the sixth element serves to start hydrochloric setting a trigger in a single position. The disadvantage of this trigger is the difficulty of having to control the recording of information by a large number of control signals, some of which are external and therefore put the passage of information recording signals depending on their control action, which does not impart a trigger sufficient autonomy in controlling the passage of the clock signal, since the trigger itself does not control the prohibition of the passage of the clock signal, but only allows it to pass to one or to another Trigg channel and that is associated with the necessity of administration of additional external prohibiting signals which may prohibit the passage of the clock signal. The presence of a large number of logical interactions of internal and external control signals reduces the speed when writing information to a trigger, since each logical transition takes a certain time to propagate the signal. The aim of the invention is to increase the trigger speed and simplify it. The goal is achieved by the fact that in a trigger containing AND elements NOT from the first to the seventh, the output of the first element AND-N € is connected to the first inputs of the second second element AND-NOT and the seventh element AND-NOT, the output of the seventh element AND-NOT is connected to the first inputs of the third and fourth elements AND-NOT and the first input of the sixth element AND-NOT, the output of which is connected to the second input of the fourth element AND-NOT and the first input of the fifth element H-NOT, the output of which is connected to the second inputs of the sixth element AND- NOT the third element AND NOT, output d which is connected to the first input of the first element, the second input of which is connected to the output of the second NAND, the second input of which is connected to the output of the fourth NAND element, the second and third inputs of the 7th NAND element and the second input of the N AND N element are respectively the enable and clocking inputs AND the delay input of the trigger, the outputs of which are the outputs of the first second element AND-NOT, (the course of the first element AND-NC is connected to the third input of the neck element AND-NOT and the third inputs of the first and fourth elements AND DO NOT connect enes with the input aderzhki trigger. FIG. 1 shows a functional diagram of the trigger; in fig. 2 - temporary diagrams that show the work of the trigger. The trigger contains (see Fig. 1} the elements from the first 1 to the sixth 6, which perform the functions of the main and auxiliary memory of the trigger, and the seventh 7 AND-NOT element, which performs the functions of the input logic. In the static state, when For example, the logic inputs of the unit, i.e., 1, act on the delay input and the enable input, and the signal does not act on the clock input, i.e., the AND-NE elements 1 5 and 7 are in the same state , AND-NOT elements 2, 3, and 6 are in the zero state. Thus, the trigger is ready to rewrite information from the delay input, to it the outputs, the initial position of which.,. At the front of the clock pulse, the NE-7 element switches to 2 O status, the transition (see Fig. 2), since the potential of the logical unit operates on all its inputs. The AND-NE element 7 causes the IS-3 and 6 elements to be switched to the 2 2 1 state, the 9 and 10 transitions, respectively. The IS-NOT 6 element switches the IS-5 element, the 11. transition, and thus the information from the delay input is overwritten into the auxiliary memory. the trigger. about . The decline of the clock pulse ale AND-NOT 7. works, the transition 12, and causes the switching element AND-NOT; 4, transition 13, which sets the element AND-NOT 2 to the single state, Z2 1, and the element AND-NOT 1 is set to the zero state, Z 0, transition 15. Thus, the single information is overwritten from the auxiliary memory in main trigger trigger value. In this position, the trigger finds c, while a single potential acts at the input of the delay, and the further action of the clock pulse does not affect the trigger elements, since the NAND 7 element is blocked by a zero potential of the trigger output (2 O), which also blocks the AND element - NOT 6, which eliminates asynchronous transfer of information from the delay input to the auxiliary trigger memory at D 1. As the potential at the delay input changes to zero, asynchronous logic zero transfer to the trigger output begins. From the action of the information level D O, the elements AND-NOT 5 are switched. T 17 and 18 correspond to nn6, transitions that Zi; 1- The AND-NOT element with the AND-NOT element 1, jointly 19, sets the transition AND-NOT 2 to the state 2 About this AND-NOT element 5 switches the AND-NOT element 3, 2 ,, 0. transition 20. The element AND-NOT 1 additionally sets the element AND-NOT 6 to the state Z O, transition 21. Thus, zero logic information is transmitted asynchronously from the delay input to its output 22 O In this position, the trigger is present while the zero potential acts on the delay input and the action of the clock pulse has an effect only on the NAND element, the transition 22, caused by the front clock pulse. The AND-NE element 7 switches the AND-NE elements 6 and 3, the transitions 23 and 2if, respectively, without affecting the output state of the main memory of the trigger. , Transition 25 of the NE-7 element from the effect of the clock pulse decay causes the AND-NOT 6 and 3, 2A 2A O elements to trigger, transitions 2b and 27-6, respectively, which also does not affect the trigger state change. Thus, a single information from the delay input (DU is transmitted with an internal delay from the effect of a clock pulse downturn, and zero information (D 0) is transmitted with a minimum delay from the input potential level. The technical and economic advantage of the proposed trigger compared to the known one is an increase in its rapidity rostering and simplifying its design.