SU1027695A1 - Multichannel interpolatng time interval counter - Google Patents

Multichannel interpolatng time interval counter Download PDF

Info

Publication number
SU1027695A1
SU1027695A1 SU823417422A SU3417422A SU1027695A1 SU 1027695 A1 SU1027695 A1 SU 1027695A1 SU 823417422 A SU823417422 A SU 823417422A SU 3417422 A SU3417422 A SU 3417422A SU 1027695 A1 SU1027695 A1 SU 1027695A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
output
outputs
register
Prior art date
Application number
SU823417422A
Other languages
Russian (ru)
Inventor
Жорж Николаевич Ветшев
Original Assignee
Научно-Исследовательский Институт Ядерной Физики При Томском Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Политехническом Институте Им.С.М.Кирова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Ядерной Физики При Томском Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Политехническом Институте Им.С.М.Кирова filed Critical Научно-Исследовательский Институт Ядерной Физики При Томском Ордена Октябрьской Революции И Ордена Трудового Красного Знамени Политехническом Институте Им.С.М.Кирова
Priority to SU823417422A priority Critical patent/SU1027695A1/en
Application granted granted Critical
Publication of SU1027695A1 publication Critical patent/SU1027695A1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

2. Измер  вль по п. 1,о т л и чающийс  тем что интерпол  тор содержит хронизатор К групп одновибраторов и К дешифраторов , причем первые входы дешифраторов подключены к соответствующим информационным входам интерпол тора , вторые входы дешифраторов объединены и подключены к первому входу хрониэатора, второй выход которого  вл етс  выходом интерпол тора , а группа выходов хронизатора подключена к группе входов всех дешифраторов,.входы каждого дешифратора подключены к входам соответствующей группы одновибраторов, группы выходов К групп -одновибраторов  вл ютс  к группами выходов интерпол тора .2. Measured according to claim 1, which means that the interpolator contains a chroniser K groups of single vibrators and K decoders, with the first inputs of the decoders connected to the corresponding information inputs of the interpolator, the second inputs of the decoders are combined and connected to the first input of the chronometer, the second output of which is the output of the interpolator, and the group of outputs of the chroniser is connected to the group of inputs of all decoders, the inputs of each decoder are connected to the inputs of the corresponding group of single vibrators, the group of outputs K groups -odnovibratorov are output to interpolator groups.

3. Измеритель по п; 1, о т личаюадийс  тем, что накопитель содержит элемент ИЛИ; вы|ходной регистр, счетчик адреса ,цешифратор адреса и /А линеек пам |ти , кажда  из которых содержит элемент ИЛИ, усилитель, элемент И- и группу из Р последовательно соединенных регистров, причем инверсный выход разр да зан тости Р-го регистра подключен к управл ющему входу (Р -1)-го регистра, где Р 1, 2,.., Р вход разр да зан тости первого регистра соединен с вйходом элемента ИЛИ, К разр дных входов3. Measuring instrument according to p; 1, about the fact that the drive contains the element OR; you | the output register, the address counter, the address censor, and / A memory lines, each of which contains an OR element, an amplifier, an AND element, and a group of P serially connected registers, the inverse output of the P th register occupancy to the control input (P -1) -th register, where P 1, 2, .., P input of the occupation of the first register is connected to the input of the element OR, To the discharge inputs

первого регистра соединенна с cooTBeT- ствуимцими входами элемента ИЛИ, входы которого в соответствии с номе- ром К , где К 1,2... подключены к i-входам К групп входов накопител , дополнительна  группа входов которого соединена с дополнительными разр дньади входами всех первых регистров в каждой линейке и первый вход накопител  подключен к входам всех М. усилителей, выход i -го усилител  соединен с входами синхронизации всех Р регистров i-и лйнейки пам ти, перва  и втора  группу разр дных выходов всех М последних регистров соединены соответственно С первой и второй группами разр дных входов выходного регистра, выходы разр дов которого  вл ютс  выходами накопител , а дополнительные входы выходного регистра соединены с выходами счетчика адреса И входами Дешифратора адреса, i выход которого соединен с первыми входами М элеглентов И, вторые входы которых подключены к пр мым выходам разр да зан тости последнего регистра, управл ющий вход которого соединен с выходом , i-го элемента и, выходы всех М элементов И через элемент ИЛИ подключены к управл к цему входу выходного регистра, счетный вход сче тчика адреса соединен с вторым входом накопител .the first register is connected to the cooTBeT by means of the inputs of the OR element, whose inputs are in accordance with the number K, where K 1,2 ... are connected to the i-inputs of the drive input groups, an additional group of inputs of which are connected to the additional bits of all the inputs the first registers in each line and the first input of the accumulator are connected to the inputs of all M amplifiers, the output of the i th amplifier is connected to the synchronization inputs of all the P registers of the i and memory lines, the first and second group of bit outputs of all M last registers are connected With the first and second groups of the bit inputs of the output register, the bit outputs of which are the accumulator outputs, and the additional inputs of the output register are connected to the outputs of the address counter AND the inputs of the Address Decoder, i the output of which is connected to the first inputs M of the I and I elements, the second inputs of which connected to the direct outputs of the last-register discharge capacity, the control input of which is connected to the output of the i-th element and the outputs of all M elements AND through the OR element connected to the control to the output input of the output register, the counting input of the address counter is connected to the second input of the storage device.

1one

Р зобретение относитс  к информационно-измерительной технике и может быть использовано в информационно-измерительных системах  дерной и атомной физики и техники , в системах врем импульсной метрологии , оптической и лазерной локации, в радио- и гидролокации, в навигации и технике св зи.The invention relates to information-measuring technology and can be used in information-measuring systems of nuclear and atomic physics and technology, in systems of pulse metrology, optical and laser location, in radio and sonar, in navigation and in communication technology.

Известен интервалометр с фемтосекундным разрешением, который измер ет интервалы времени методом, последовательного счета с врем ам-плитудной интерпол цией и усреднение ем 13 .A intervalometer with femtosecond resolution is known, which measures time intervals by the method of sequential counting with amplitude interpolation and averaging time 13.

Однако данный интервалометр ра- , ботает с увеличением масштаба времени на несколько пор дков, что приводит к соответствующему увеличению затрат времени на .одно преобразование . Кроме того, при работе, .с потоками информационных сигналов большой интенсивности имеет место потер  измерительной информации.However, this intervalometer works by increasing the time scale by several orders of magnitude, which leads to a corresponding increase in the time spent on a single transformation. In addition, during operation, with the flow of information signals of high intensity, there is a loss of measuring information.

известен также интерпол ционный мамвритель временных интервалов вThe interpolation time interval in the

кбтбром дл  снижени  погрешностей измерени  вводитс  автоматическа  цифрова  коррекци  аддитивной, мультипликативной и нелинейной погрешностей путем кусочно-линейной аппроксимации передаточной характеристики преобразовател  масштаба времени 23.The digital numerical correction of additive, multiplicative, and nonlinear errors is introduced by the KBDBM to reduce measurement errors by piecewise linear approximation of the transfer characteristic of the time-scale converter 23.

К недостаткам указанного измерител  относ тс  большие затраты времени на масштабные преоб.разовани , относительно малую загрузку и дополнительные затраты времени и оборудовани  на обеспечение работы в режиме калибровки. The disadvantages of this meter include the large amount of time spent on large-scale conversions, the relatively small load and the additional time and equipment required to ensure the work in the calibration mode.

Наиболее близким к предлагаемому  вл етс  многоканальный интерпол ционный измеритель временных интервалов , содержащий счетчик и интерпол тор , группа К входов которого  вл етс  группой к информационных входов устройства, первый вход интерпол тора параллельно соединен с выходом генератора импульсов врем задак цей последовательности и через последовательно соединенные селектор грубоГО измерени  и счетчик с информаци ным входом схемы считывани  грубог кода выход которой подключен к вх ду цифрового запоминающего устройс ва, соединенного выходом с входом схемы вывода информации на внешнее устройство накоплени  и .обработки, а входом - с выходом через арифметическое устройство сложени  резул татов точного и грубого измерени  и преобразователь амплитуда-код с выходом коммутатора аналоговых сигналов, который первым входом со единен с первым выходом интерпол тора , а группой Дк-l) входов через соответствующие  чейки: пам ти аналогового запоминаказе го устройства с первой группой.(К-1} выходов интерпол трра , который вторым выходом подключен к управл имцему входу селектора грубого измерени , а вто рой группой (К-1) выходов через элемент ИЛИ - к управл |(йцему входу смены считывани  грубого кода Существенным Недостатком извест ного многоканального интерпол цион ного измерител  вр ленных интервалов  вл етс  наличие нелинейных искажений передаточных характеристик аналоговых интерпол ционных пр образователей врем -амплитуда. Дру гой существенный недостаток рбусло лен тем, что в структурной схеме данного измерител  применен стартстопный режим работы измерител  с последующим последовательным опросом через преобразователь амплитуда-код  чеек пам ти аналогового запоминающего устройства по адресам всех каналов измерени , что блокирует входные информационные каналы на врем  очередного цикла работы преобразовател  амплитудакод . В результате блокировки симальное значение коэффициента использовани  известного измериTeJra значиГельно уменьшаетс  по сравнению с единицей, так как потери вход1даых информационных сигналов в течение интервала . блокировки неизбежны и растут вместе увеличением интёнсивностей потоков с нгитов ох источников входных информационных сигналов. Цель изобретени  - повышение точ ности путем уменьшени  нелинейных искажений при измерени х и уменьшение относительных потерь данных при работе с интенсивньши случайными потоками входных инфо ж ационных сигналов. Поставленна  цель достигаетс  тем, что вмногоканальный интерпол ционный измеритель временных интервалов, содержащий счетчик и интерпол ционные входы которого  вл ютс  информационными входами. устройства, введены накопитель и /элемент И, призам К групп, входов накопител  подк;о)чены к X группам выходов интерпол тора, дополнительна  группа входов накопител  соединена с выходами разр дов счетчика, а первь вход - со счетным входом счетчика и выходом элемента И, первый вход которого , соединен с первым управл ющим входом устройства, второй управл ющий вход которого rtодключен к вторс у у входу накопител , выход интерпол тора соединен с в то{Из1м входом элемента И, выходал накопител   вл ютс  выходом устройства. Кроме того, интерпол тор, содержит хронизатор, К групп одновибраторов и К дешифраторов, причем первые входы дешифраторов подключены к соответствующим информационHbBxt входам интерпол тора, второе входы дешифраторов объединены и подключены к первому выходу хронизатора , второй выход которрго  вл етс  выходом интерпол тора, а группа выходов хронизаторга подключена к группе входов всех дешифраторов, входы каждого деигафратора подключены к входам соответствуквдей группы одновибраторов, группы выходрв К групп одйовибраторов  вл  отс  К группами выходов интерпол тора, При этом Накопитель содержит элемент ШИ, выходной регистр, счётчик адреса, дешифратор адреса и М линеек пам ти, кажда  из которых содержит элемент 1ШИ, усилитель, элемент И и группу из Р последовательно соединенных регистров, причем инверсный выход разр да зан тости Р-го регистра подключен к управл ихцему входу (р -1)-го регистра, где Р 1, 2..-., Р вход разр да зан тости первого регистра соединен с выходом элемента ИЛИ,К разр дных входов первого регистра соединены с соответствующими входами элемента ИЛИ, входы которого в соответствии с нсмлером К , где К 1,2..., подключены к -f -м входам К групп входов накопител , Дополнительна  труппа входов которого соединена с дополнительными разр дными входс1ми всех первых ре гистров в каждой линейке и первый вход накопител  подключен к входам всех М усилителей, выход i-Го усилител  соединен с входами синхронизации всех Р регистров -и линейки.пам ти, перва  и втора  группы разр дных выходов всех Wk последних регистров соединены соответственно с первой и второй группами разр дных входов выходного регистра, выходы разр дов которого  вл ютс  выходами накопител , а дополнительные входел выходного регистра соединены с выходами счетика адреса и входами дешифратора адреса/ i выход которого соединен с первьлми входами М элементов И, BTOf&ie входы которых подключены к пр мым выходам разр да зай тости последнего регистра, управл ющий вход которого соединен с выходом i-ro элемента И, выходы всех АЛ элементов И через элемент.ИЛИ подключен к управл ющему входу выходного регистра, счетный вход счетчика адреса соединен с входом накопител . На фиг. 1 представлена структур на  схема многоканального интерпол ционного измерител  временных I интервалов; на фиг. 2 - структурна схема накопител  на фиг. 3 - временные диаграммы выходных сигналов хронизатора, где а - сигнал циклов синхронизации, б - сигнал тактовой синхронизации, в - сигналы масштаб ных шкал времени. Многоканальный интерпол ционный измеритель содержит элемент И 1, счетчик 2, интерпол тор 3, состо щий из хрониэатора 4,.дешифраторов 5.1-5.К и групп одновибраторов 6.1 6.К (по М одновибраторов в группе и накопитель 7. На фиг. 1 обозначе ны также соответственно первый и второй управл к дие входы 8 и 9, информационные входы 10.1-10.К и выходы 11 измерител}} - всего ( 11 + к) . Вход 8 соединен с элементом И 1, выход которого подключен к первому входу накопител  7 и счетному входу счетчика 2, соедине ного ц-разр дными выходами с накопителем 7. Хронизатор 4 группой Уи выходов и первым выходом соединен с группами п входов и вторым входом всех дешифраторов 5.1-5.К. Номер К дешифратора 5, где К 1,2...,К, соответствует номеру К канала. Информационные входа 10.110 .К канала подключены к первому . входу своих дешифраторов 5.1-5.К, выходы KOtopax через группу одновибраторов б.1-6.К соединены с группой М входов накопител  7, соединенного вторым входом с входом 9, а выходом - с выходом 11. Хронизатор 4 вторым выходом соединен с вторым входом элемента И 1. Накопитель 7 (фиг. 2) вып6;шен ,в виде М одинаковых линеек пам ти, кажда  из которых содержит элемент ИЛИ 12.1 (12.М) с К входами, усили тель 13.1 (13.М|, элемент Hl4.i Д14.М) и Группу Р последовательно соединенных регистров 15..1р Ч15.1-Ц-15.Мр ). В каждой линейке пам ти последующий регистр 15 инверсным выходом разрйзда зан тости подключен к управл ющему входу предыдущего регистра 15, а входы синхронизации всех Р регистров 15 единены с выходом своего усилител  13. Входы всех усилителей 13.1-13.М соединены с первым входом накопител  7, подключенным к выходу элеента И 1. Вход разр да зан тости первого регистра 15 линейки пам ти с номером i , где i О,...,(М-1) соединен с выходом элемента ИЛИ 12, группа К входов которого в соответствии с номером К канала, где К 1,2...,К, параллельно соединена с группой К разр дных входов i-го первого регистра 15 и i -ми входами К групп входов накопител , которые подключены к выходам соответствующих групп одновибраторов 6 интерпол тора 3. Разр дные выходы счетчика 2 соединены с группами и-разр дных . входов всех первых регистров 15.115 .М. Вход 9 подключен к счетному входу счетчика 16 адреса, который группой Уп -разр дных выходов соединен с группой ги-разр дных входов дешифратора 17 адреса и группой уп-разр дных входов выходного регистра 18, соединенного управл ющим входом с выходом элемента ИЛИ 19. Элемент И 14 i-ой линейки пам ти соединен первым входом с пр мым выходом разр да зан тости последнего регистра 15, вторЬвл входом с 1 -М выходом дешифратора 17 адреса , выходом - с 1 -М входом элемента ИЛИ 19 и управл надим входом последнего регистра 15. Группы Си + К)-разр дных выходов последних регистров 15 всех М линеек пам ти соединены с группой (и+ К)-разр дных входов выходного регистра 18, группа (м+ h-f к)разр дНых выходов которого соединенас выходом М измерител . Дешифраторы 5.1-5.К одинаковы и выполнены по схеме полного дешифратора с УИ информационными входами, двум  управл ющими входами и М-« информационньа и выходами. Многоканальный интерпол ционный измеритель временных интервалов работает следующим образом. В исходном состо нии накопитель 7 и счетчик 2 установлены в нуль ( на, фиг. 1 вход установки.в нуль счетчика, 12 не показан). Сигнал 1, подаваемый на вход 8, разрешает работу измери- , тел  в режиме непрерывного преобрааовани  входной аналоговой информации, i . поступающей в виде сигналов 1 логи ческого уровн  на соответствующие инфОБ 1ационные входы lO.l-lD.K. Налина первсм входе дечие сигнала ЦшфраТора 5 (сигнал поступает с соответствующего входа 10.1-10.К) разрешает считывание входного позиционного двоичного кода с группыinразр дных выходов х юнизатора 4 по сигналам тактовой синхрониза . ции, поступающим с первого выходе хро низатора 4. Хронизафор 4 . в режиме непрёЕЯ:1Вно генерации шлрабатывает ч едукщие си налы: сигнал цикловой син;кронизацйи (фиг. За/ с периодом Т, котощй .с второго выхдда хрониэатора 4 через, открытый по первому входу элемент И 1 поступает на счетный вход счетчика 2 и одвовременбё на входы всех усйлиагелей 13.1-13.М накопител  7/ сигнал тактовой синхронизации ( фиг. Зб) с периодом TO, которьй с первого выхода хронизатора 4 поступает одновременно на вторые входы всех де11Шф раторов 5.1-5.К и. составной параллельный сигнал циклической кодовой измерительной шкатш , состо щий простых Сигналов (фиг. с периодами 2Т,. кбфорые с группы п выходов хронизатора. 4 nocTynaiют одновременно на группы Hi входов всехК дешифраторов 5.1-5.К. Интервал Та равнс 1ерного разбиени  оси .реального времени фиксирует цену де лени  Tj Зф -( маа табной шк лы времени где в - 1,2.. i. , Vnийдекс , характеризукиций цену делени данной шкалы в квантах ; Т - минимальный эталон (кваНт), соответству ашшй единице младшего разр да позиционного двоичного кода. Интервал Т 2 Т0 cooTBeTCTBjeT интервалу времени однозначного отсчета по циклической КОДОВОЙ измерительной шкале врекюни. Сигнал тактовой синхронизации обеспечивает то 1ную Фиксацию интё1 г вала Tjj - TQ (цена делени  младшей шкалы из набора н . На и тв| г вале Т числовой эквивалент позиц онноГо двр ичного, кода обеспечивает фиксацию номера 1 этого интервала, где Ч 0/1... ,2 -1. Таким Образейи линейность функции преобразовани  и мер егшос интервалов времени s код обеспечена за счет равномерного ра;збиени  интервала времени 7 однозначного отсчета с ,ъю заданного набора интервалов Tg {фиг. 3) Пйлноха набора Уп масштабных шкал вре мени дл  одновременной однозначной индикации номерам интервала TQ равномерного разбиени  интервала Т на М 2 интервалов следует из услови  кодировани  (без избыточности ) m -разр дньш двоичным кодом числа М. Символам О и 1 1сода соответСтвуют относительные уровни масштабных сигналов и -1 (фиг. Зв). На фиг. Зв заштри Сован интервал 70 при 4 14. Передний фронт сигнала цикловой синхронизации (фиг. За) совмеи н с н чапвм интервала времени, Т и началом нулевьос интервалов У f всех Уй Мас1атабных шкал времени хронизатора 4, что обеспечивает в каждсш flKKne единый отсчет нул  по всем масштабным шкалам времени интерпол topa Зи счётчика 2, КОТОЕШЙ суммирует число одннаковш эталонозв, задаваемых на ка щом цикле масштабным интервалом Т 2 Т,. Результат измерени  представл ет ( + и)-разр дное двоичное число. W мпадш1р разр дов числа определ ютс  в результате преобразовани  позиционной двоичный код - ПОЗИЦИОННЫЙ единичный код - позиционный Двоичный код, выполн Еемого интерпол тором 3 и Накопителем 7, и ц старших с азр дов - в результате преоб-: разовани  последовательного; единичного -кода в позиционный двоичный код, вьв1ОлН емо17о счетчиком 2. Преобразование позиционного двоичного кода в ПОЗИЦИОННЫЙ единичшй код вьшолн ют дешифраторы S.1-5.К при наличии на их первс входе сигнала 1 и на первом входе сигнала тактовой синхронизации. При работе дешифраторов 5.1-5.К К-го кансша на его -м выходе, где i - числовой эквивалент входного кода на; текущем интервале 7, ycтaнaвJIивaeтc  кратковременньш сигнал логического уровн  1, запускак  йй одновибратор 6, KOTOpbdt формирует сигнал i -заданной длительности, поступаккфий в {-ю линейку пгим ти накопител  7. в начале каждого очередного цикла работы накопител  7 по сигналам цикловой синхронизации (фиг.: За/, nocTynaKxmiM с вьцсодов усилителей 13.1-13.К на входы синхронизации регистров ) 15, производ т сдвиг информации в сторону последних регистров 15-1р -IS.Mp. Сигналы, управл ющие сдвигеич, поступают с инверсных выходов разр дов зан тости (Р + +1)-х регистров 15 на управл ющие входы р-х регистров 15 и разрешаю передачу коДов с (Н+ К -f l)-разр дных выходов р-го регистра 15. Vp -и линейки пам ти на разр дные входа (p-fll-ro регистра 15, где Р 1,2... {.P-i) . Передача информации с разр дных выходов регистров 15 производитс  в начале каждого -го интервала времени Т, где j 0,1...,, в, момент перехода синхросигнала из состо ни  в состо ние вод информации из последнего Р-го регистра 15 производитс  4epja3 выходной регистр 18 принудительно по Сигналам последовательного единичного кода,поступающим от вне11него устройст ва.накоплени  (не показано и обравотхи информации на вход 9. Первые perHCTJfaj 15.1-15.М при приеме информации работают одинаково . Сигнал 1 с выхода i-ro одновибратора б.К К-го канала длительностью И поступает одновременно на K-Й вход признаков каналов регистра 15 4-и линейки. пг«« ти и на К-й вход элемента ИЛИ 12, с выхода которого сигнал 1 поступает ,на вход разр да зан тости того же регистра 15. В онце длительности T-(j сигнал 1 Стробирует при переходе из состо ни  1 в состо ние О группу Си + К + 1 разр дных входов первого регистра 15 и разрешает прием информационных сиг налов , поступивших на разр дные входы к моменту времени стробировани . Задание моментов стробировани  инфор мационных входов первых регистров 15 обеспечивает в j-м цикле работы согласованный прием измерительной инфор мации, поступающей с информационных выходов интерпол тора 3 и разр дных выходов сгчетчика 2, который увеличивает содержимое на единицу в середине j-rc эталонного интервала времени Т в момент перехода сигнала цикловой синхронизации (фиг. За) из состо ни  Сигналы нового в состо ние кода, эквивалентного числуj , поступают на разр дные выходы счетчика 2 с задержкой относительно середины интервала Т на врем , запаздывани  и |«1ксируют посто нное, значение кОда до середины следующего (}+ 1-)-го )интервала Т. Выбор длительностей Т сигналов 1, фомируемых одновибраторами б, обеспечивает съем информации с разр дных выходов счетчика в пределах интервала посто нства выходного кода. Заем первой половины j + 1)-го эталонного интервала времени Т необходим дл  приема от интер пол тора 3 информации, содержащейс  в старших разр дах позиционного еди ничного кода и относ щейс  к второй половине j -го эталонного интервала времени Т. Первый регистр , -и линейки пам ти осуществл ет прием сигналов 1, поступак цих с выходов одновибраторов б от произвольной группы Iu $ тех каналов измерени ,на входах 10 Которых в -i-м интервале времени TO j-го цикла.работы находилис информационные сигналы 1. Содержи мое К разр дов регистра 15 эквивалентно К-разр дному коду признаков каналов, на К позици х которого расположены символы 1. Номер К разр да признаков каналов однозначно соответствует номеру. К входа 10 канала измерений. Символы 1 в К, разр дах служат признаками того, чт результаты измерений, зафиксированные регистром 15 в (« + 1) информационных разр дах, относ тс  к соответствующим этим символам К. входам 10 каналов изЛереНи . Вывод информации из накопител  7 осуществл ет по заданной рабочей прог рамме внешнее, устройство накоплени  и обработки информации, которое по входу 9 передает на вход счетчик 16 сигналы последовательного единич ного коца, а принимает с выхода 11 сигналы( и+ К)-разр дного кода. Сигналы позиционного двоичного кода числа 1 , задак1щего адрес Н -и линейки пам ти и двоичнШ} эквивалент позиционного единичного кода, с разр дных выходов счетчика 16 поступают одновременно на группу, у гразр дных входов выходного регистра 18 и на группу VM входов дешифратора 17 адреса, который преобразует позиционный двричный код числа ( в позиционный единичный код числа -i , сигнал 1 которого с i-rp выхода дешифратора 17 адреса поступает на второй вход элемента И/ 14,(-и линейки пам ти. При наличии в разр де зан тости последнего регистра 15 Ip 1 -и линейки пам ти символа 1 сигнал 1 с выхода этого разр да проходит на выход элемента И 14 и поступает одновременно на управл ющий вход того же регистра 15 ip и через элемент ИЛИ 19 на управл ющий вход выходного регистра 18 и разрешает считывание информации с Vn -разр дных выводов счетчика 16 и (и + к)-разр дных выходов последнего регистра 15 Vp 1 -oft .линейной пам ти. Если задан циклический режим вывода, то счетчик 16 последовательно и периодически опрашивает все М линеек пам ти. Кодова  комбинаци (т+- И+К)-разр дного кода,передаваема  с разр дных выходов выходного регистра 18 на выход 11 устройства , содержит ги разр дов младшие разр ды кода точного измерени , VJ разр дов 1 старшие разр ды; кода измерени  числа циклов точ- ного измерени  и К разр дов кода признаков каналов, позици м К которого однозначно соответствуют номера К каналов измерени  ( входа 10) . Единица младшего разр да (v«+H)разр дного позиционного двоичного кода соответствует интервалу времени Т0 равномерного разбиени  оси реального времени. Уравнение измерени  Т по числу My , представленному в (wf-f И)-разр дном позиционном двоичном коде, определ ет результат измерени . Начало измер емого интер-, вала времени Т)( совпадает с началом нулевого интервала времени Т, соответствующего рабочему циклу j О, в пределах которого переходит в открытое состо ние элемент Hi. При работе предлагаемого измерител  в составе, напрт ер, спектрометров элементарных частиц по времени пролета, рефлектометров, систем радиолокационного наблюдени  и др, интервалы времени Т) могут отсчитыватьс  от заданных опорных (реперных информационных сигналов, подаваемых, .например, на первый вход 10.1. При необходимости опорные (реперные) сигналы можно подавать на произволуйд заданный набор входов 10, различа  их от сигналов, несущих изме р  тельнуку информацию, tto заданному закрйу модул ции во временной области , напр|Шер, ШИМ, КШ,Closest to the proposed one is a multichannel interpolation time interval meter, containing a counter and an interpolator, whose input group K is a group of device information inputs, the first interpolator input is connected in parallel with the output of the pulse generator, in time of sequence, and through serially connected selector coarse measurement and a counter with an information input of a coarse readout circuit whose output is connected to the input of a digital storage device, connecting output with the input of the output circuit to the external storage device and. processing, and input - with output through an arithmetic device for adding exact and coarse measurement results and an amplitude-code converter with an output of an analog signal switch, which is connected to the first output of the interpolator with the first input, and the group Dk-l) of the inputs through the corresponding cells: the memory of the analog storage device with the first group. (K-1} of the interpol ppr outputs, which by the second output is connected to the control input of the coarse measurement selector, and the second group (K-1) of the outputs through the OR element to the control | (for the change input of the coarse code readout Significant Disadvantage of the known multichannel Interpolation meter of the time intervals is the presence of nonlinear distortion of the transmission characteristics of analog interpolation time-amplitude drivers.  Another significant drawback is that in the block diagram of this meter, the start-stop mode of the meter is applied, followed by sequential polling through the converter, the amplitude-code of the memory cells of the analog storage device at the addresses of all measurement channels, which blocks the input information channels for the next cycle of operation Amplitude encoder.  As a result of the blocking, the maximum value of the utilization factor of the known TeJra measurement is significantly reduced compared to unity, since the loss of input information signals during the interval.  blockages are inevitable and grow together with an increase in the intensities of flows from the ngits oh sources of input information signals.  The purpose of the invention is to improve accuracy by reducing nonlinear distortion in measurements and reducing the relative loss of data when working with intense random streams of input information signals.  This goal is achieved by the fact that the multi-channel interpolation time interval meter containing the counter and interpolation inputs of which are information inputs.  devices, entered the drive and / element I, the prizes of K groups, the accumulator inputs are connected to X groups of interpolator outputs, an additional group of inputs of the accumulator is connected to the bits output of the counter, and the first input - with the counting input of the counter and output of the I element The first input of which is connected to the first control input of the device, the second control input of which rt is connected to the secondary input of the storage device, the output of the interpolator is connected to the {I1 input of the element And, the output of the storage device is the output of the device.  In addition, the interpolator contains a chronizer, K one-shot groups and K decoders, with the first inputs of the decoders connected to the corresponding information HbBxt interpolator inputs, the second inputs of the decoders combined and connected to the first output of the chroniser, the second output of which is the output of the interpolator, and the group the outputs of the chronizer are connected to the group of inputs of all decoders, the inputs of each de-digitizer are connected to the inputs of the corresponding single-vibrator group, the output groups of the single-vibrator groups of owners To the output groups of the interpolator, In this case, the Drive contains an SHI element, an output register, an address counter, an address decoder and memory bars, each of which contains a 1ShI element, an amplifier, an And element, and a group of P-series-connected registers; Yes, the P-th register is connected to the control input (p -1) -th register, where P 1, 2. . -. , P the input of the bit of the first register is connected to the output of the OR element, K to the bit inputs of the first register are connected to the corresponding inputs of the OR element, the inputs of which are in accordance with the example K, where K 1,2. . . , connected to the -f-th inputs To the drive input groups, the additional group of inputs of which is connected to the additional bit inputs of all the first registers in each line and the first input of the drive is connected to the inputs of all M amplifiers, the output of the i-th amplifier is connected to the synchronization inputs all P registers and rulers. the memory, the first and second groups of bit outputs of all Wk last registers are connected respectively to the first and second groups of bit inputs of the output register, the bit outputs of which are drive outputs, and additional inputs of the output register are connected to address count outputs and address decoder inputs (i) the output of which is connected to the first inputs M of the elements AND, BTOf & i.e. the inputs of which are connected to the direct outputs of the occupancy rate of the last register, the control input of which is connected to the output of the i-ro element AND outputs of all AL elements AND through the element. OR is connected to the control input of the output register, the counting input of the address counter is connected to the input of the accumulator.  FIG.  Figure 1 shows the structures on the multichannel interpolation meter for time intervals I; in fig.  2 is a block diagram of the accumulator in FIG.  3 - time diagrams of the output signals of the chroniser, where a is the signal of synchronization cycles, b is the clock synchronization signal, and c is the signals of the time scale.  The multichannel interpolation meter contains an And 1 element, a counter 2, an interpolator 3 consisting of a chronier 4 ,. decoders 5. 1-5. K and groups of one-shot 6. sixteen. K (for M single vibrators in the group and drive 7.  FIG.  1, the first and second control inputs 8 and 9, information inputs 10, respectively, are also indicated. 1-10. K and outputs 11 gauge}} - total (11 + k).  Input 8 is connected to the element I 1, the output of which is connected to the first input of the accumulator 7 and the counting input of the counter 2 connected by c-bit outputs to the accumulator 7.  The timing device 4 is a group of Ou outputs and the first output is connected to groups of n inputs and the second input of all decoders 5. 1-5. TO.  The number K of the decoder 5, where K 1,2. . . , K, corresponds to the number of the channel.  Informational inputs 10. 110. To the channel connected to the first.  the input of their decoders 5. 1-5. K, KOtopax outputs through a group of one-shot b. 1-6. To are connected to a group of M inputs of the drive 7, connected by a second input to input 9, and the output to output 11.  The timing 4 second output connected to the second input element And 1.  Drive 7 (FIG.  2) Issue 6; Shen, in the form of M identical memory lines, each of which contains the element OR 12. 1 (12. M) with To inputs, amplifier 13. 1 (13. M |, element Hl4. i D14. M) and Group P of serially connected registers 15. . 1p Ch15. 1-C-15. Mr).  In each memory line, the next register 15, the inverse output of the occupancy gap, is connected to the control input of the previous register 15, and the synchronization inputs of all the P registers 15 are the same as the output of their amplifier 13.  Inputs of all amplifiers 13. 1-13. M connected to the first input of the drive 7, connected to the output element And 1.  The input is the bit depth of the first register 15 of the memory bar with the number i, where i O ,. . . , (M-1) is connected to the output of the element OR 12, the group K of the inputs of which are in accordance with the channel number K, where K 1,2. . . , K, is connected in parallel with the group K of the bit inputs of the i-th first register 15 and the i-th inputs of the K groups of the drive inputs, which are connected to the outputs of the corresponding groups of single-oscillators 6 of the interpolator 3.  The bit outputs of counter 2 are connected to the groups of i-bit.  inputs of all first registers 15. 115 M.  Input 9 is connected to the counting input of the counter 16 of the address, which is connected by a group of Up-and-Outputs to a group of g-bit inputs of the address decoder 17 and a group of up-and-down inputs of the output register 18 connected by a control input to the output of the OR 19 element.  Element AND 14 of the i-th memory line is connected to the first input with the direct output of the last register 15 occupied bit, the second input with the 1-M output of the address decoder 17, the output with the 1-M input of the OR 19 and control of the last register 15.  Group C + K) -display outputs of the latest registers 15 of all M memory lines are connected to a group of (and + K) -discharge inputs of the output register 18, the group (m + h-f k) of the discharge outputs of which is connected to the output M of the meter.  Decoders 5. 1-5. K are the same and are made according to the scheme of a complete decoder with UI information inputs, two control inputs and M- and information outputs.  The multichannel interpolation time interval meter works as follows.  In the initial state, the accumulator 7 and the counter 2 are set to zero (in FIG.  1 installation entry. zero counter, 12 not shown).  Signal 1, applied to input 8, enables the measurement of bodies, in the mode of continuous conversion of input analog information, i.  arriving in the form of signals of the 1 logical level to the corresponding INFOB operation inputs lO. l-lD. K.  The first input is the input of the CshfraTor 5 signal (the signal comes from the corresponding input 10. 1-10. K) allows reading the input position binary code from the group of the discharge outputs x of the juizator 4 according to the clock synchronization signals.  received from the first output of the chronizer 4.  Chronisfor 4.  in non-direct mode: 1In the generation, the signal is generated by the driving signals: cyclic blue signal; kronization (FIG.  For / with period T, kostoch. From the second exit of the chronicler 4, the element I 1, opened at the first input, enters the counting input of counter 2 and at the time of the inputs of all the usi-gels 13. 1-13. M drive 7 / clock synchronization signal (FIG.  Zb) with the period TO, which from the first output of the chroniser 4 enters simultaneously to the second inputs of all waddlers 5. 1-5. To and.  a composite parallel signal of a cyclic code measurement box, consisting of simple Signals (Fig.  with periods of 2T ,.  Kfforie with group n exits chronizator.  4 nocTynaiut simultaneously on the groups of Hi inputs of all K decoders 5. 1-5. TO.  The interval Ta is the equilibrium splitting of the axis. real time fixes the price of the division of Tj Zf - (the standard time class where in - 1.2. .  i.  , Vn, characterization of the price of dividing this scale in quanta; T is the minimum standard (kwNt) corresponding to the lower order unit of the positional binary code.  The interval T 2 T0 is the cooTBeTCTBjeT time interval of a one-digit reading on the Vrekyuni cyclic CODE measurement scale.  The clock synchronization signal provides the first fixation of the Tjj - TQ intrag shaft (division value of the lowest scale from the set n.  On and tv | ga T is the numerical equivalent of a positional code, the code ensures fixation of the number 1 of this interval, where H 0/1. . .  , 2 -1.  Thus, the linearity of the transformation function and the measure of its time intervals s code is ensured by uniformly distributing the time interval 7 of the one-to-one counting c, ü of a given set of intervals Tg {Fig.  3) Pelnoha dial-up time scales for simultaneous unambiguous indication of the numbers of the interval TQ of a uniform division of the interval T into M 2 intervals follows from the coding condition (without redundancy) of the m-bit of the binary code of the number M.  Symbols O and 1 1 soda correspond to relative levels of scale signals and -1 (FIG.  Sv)  FIG.  Zv shade Sovan interval 70 at 4 14.  The leading edge of the frame alignment signal (FIG.  Over the time interval, T, and the beginning of zero intervals. At all of Uy Mass Scalers time scales 4, which provides in every flKKne a single zero count on all time scale interpol topa Zi counter 2, KOTO sums the number of one-time reference, set on each cycle by the scale interval T 2 T ,.  The measurement result is a (+ and) digit binary number.  W digitization bits of the number are determined by converting the positional binary code — the POSITIONING single code — the positional binary code performed by Interpolator 3 and Drive 7, and the higher-order C-bits from the conversion: sequential development; unit code in the positional binary code, in the 1H is his counter 2.  Conversion of the positional binary code into the POSITIONING single code is performed by decoders S. 1-5. When there is a signal 1 at their first input and at the first input of a clock synchronization signal.  When working decoders 5. 1-5. K K th kunssha at its –th output, where i is the numerical equivalent of the input code on; the current interval is 7, the set of JI is defined as a short-time signal of logic level 1, which is triggered by the one-shot 6, KOTOpbdt generates a signal of i-specified duration, the input to the {-th ruler of the accumulator 7.  at the beginning of each successive cycle of operation of accumulator 7 by frame alignment signals (FIG. : For /, nocTynaKxmiM from the output of amplifiers 13. 1-13. K to the inputs of register synchronization) 15, the information is shifted towards the latest registers 15-1p -IS. Mp.  The signals controlling the shift are received from the inverse outputs of the occupancy bits (P + +1) -x of the registers 15 to the control inputs of the p-x registers 15 and permit the transmission of codes from the (H + K -fl) -discharge outputs p th register 15.  Vp are memory lines for bit inputs (p-fll-ro register 15, where P 1,2. . .  {. P-i).  The transfer of information from the bit outputs of the registers 15 is performed at the beginning of each -th time interval T, where j is 0.1. . . In the moment of the synchronization signal transition from the state to the state of water information from the last P-th register 15, 4epja3 output register 18 is forcibly produced by signals of a sequential unit code from an external device. accumulation (not shown and information about input 9.  The first perHCTJfaj 15. 1-15. M when receiving information work the same way.  Signal 1 from the i-ro one-shot output b. To the K-th channel with the duration And comes simultaneously to the K-th input of the signs of the channels of the register 15 of the 4th ruler.  pg «« ti and to the K-th input of the element OR 12, from the output of which the signal 1 is fed, to the input of the occupation of the same register 15.  At the end of the duration T- (j signal 1 Strobe, when transitioning from state 1 to state O, group C + K + 1 of bit inputs of the first register 15 and enables reception of information signals received on the bit inputs by the time of gating.  Specifying the gating moments of the information inputs of the first registers 15 provides, in the jth cycle of operation, a consistent reception of measurement information from the information outputs of the interpolator 3 and the bit outputs of the counter 2, which increases the content by one in the middle of the j-rc reference time interval T at the time of the transfer of the frame alignment signal (FIG.  For) from state Signals of a new code state, equivalent to the number j, are sent to the bit outputs of counter 2 with a delay relative to the middle of the interval T for a time delay and | "1x constant, the value of COD to the middle of the next (} + 1-) th) interval T.  The selection of the durations of T signals 1, formatted by one-shot b, provides information retrieval from the bit outputs of the counter within the interval of the output code constant.  The loan of the first half of the j + 1) -th reference time interval T is necessary for receiving from the interporter 3 information contained in the higher bits of the positional unit code and relating to the second half of the j -th reference time interval T.  The first register, - and the memory bars, receives signals 1 received from the outputs of one-shot b from an arbitrary group Iu $ of those measurement channels, at the inputs of 10 of which are in the i-th time interval TO of the j-th cycle. work was found informational signals 1.  The content of the K bits of register 15 is equivalent to the K-bit of the feature code of the channels, at the K positions of which the characters 1 are located.  The number K of the channel feature identification uniquely corresponds to the number.  To input 10 channel measurements.  Symbols 1 in K, bits are indicative of the fact that measurement results recorded by register 15 in (+ 1) information bits refer to the corresponding symbols K.  the inputs of 10 channels from the Lens.   The information output from the accumulator 7 carries out an external, information storage and processing device, which, at input 9, transmits to the input of counter 16 signals of a sequential unit cell, and from output 11 signals (and + K) -discharge code .  The signals of the position binary code of the number 1, which assigns the address H to the memory bar and the binary equivalent of the positional unit code, from the bit outputs of counter 16 are fed simultaneously to the group, to the main inputs of the output register 18 and to the VM group of the decoder's 17 addresses, which converts the positional digit code of the number (to the positional unit code of the number -i, the signal 1 of which from the i-rp output of the address decoder 17 is fed to the second input of the And / 14 element, (- and the memory line.  When the last register 15 Ip 1 is in the bit memory of symbol 1, the signal 1 from the output of this bit goes to the output of the AND 14 element and is fed simultaneously to the control input of the same register 15 ip and through the OR 19 element to the control input of the output register 18 and allows the reading of information from the Vn-bit outputs of the counter 16 and (and + k) -digit outputs of the last register 15 Vp 1 -oft. linear memory.  If the cyclic output mode is set, then counter 16 sequentially and periodically polls all of the memory lines.  The code combination (t + - I + K) of the digit code transmitted from the bit outputs of the output register 18 to the output 11 of the device, contains the gaps of the low bits of the exact measurement code, VJ bits of the 1 high bits; the measurement code of the number of accurate measurement cycles and K bits of the feature code of the channels, to the positions To of which the numbers K of the measurement channels uniquely correspond (input 10).  The unit of the least significant bit (v «+ H) of the bit position binary code corresponds to the time interval T0 of the uniform partition of the real-time axis.  The measurement equation T according to the number My, represented in the (wf-f I) -discharge of the positional binary code, determines the measurement result.  The beginning of the measured time interval, T) (coincides with the beginning of the zero time interval T, corresponding to the work cycle j O, within which the element Hi goes to the open state.  During operation of the proposed meter in the composition of, for example, the spectrometers of elementary particles over time of flight, reflectometers, radar observation systems, etc., time intervals T) can be measured from the given reference (reference information signals supplied,. for example, on the first entry 10. one.  If necessary, the reference (reference) signals can be fed to an arbitrary set of inputs 10, distinguishing them from signals carrying measurement information, tto a given modulation curve in the time domain, eg | Sher, PWM, KS,

После Накоплени  заданного объема измерений и вьюода остаточной информации и д всех М лииеек пгш ти накопп-теп  7 рабочий интервал времени заканчиваетс  и Иа вход подаетс  логического уровн  О, ко закрывает. элемент И 1« Одновре йбнно сигнал 1 подаетс  на вход установки в нуль счетчика 2 иAfter the accumulation of a given volume of measurements and the view of the residual information and all the M lines of accumulation 7, the working time interval ends and the I input is fed to the logical level O, which closes. element And 1 "At the same time, signal 1 is fed to the input to the zero setting of counter 2 and

йавливает еЬо в исходное нулевое состо ние. Pushes the EBO into its original zero state.

Таким образом, предлагаемое H366peTjeHHe позвол ет увеличить точность (на два пор дка) за счет уменьшени  нелинейных искажений (соответственно с 10 %j .передаточной характеристики преоб{ азовател  аналог-код и уменьшить относительные потери данных при приеме входных сигналов от и ;точ- НИКОВ входных инфо1 ационных сигна лов большой интенсивности.Thus, the proposed H366peTjeHHe allows to increase the accuracy (by two orders of magnitude) by reducing nonlinear distortions (respectively, from 10% j. Transfer characteristic of the analog-code transmitter and reducing the relative data loss when receiving input signals from and; input information signals of high intensity.

ч «Sih "Si

. J. J

Claims (3)

; 1. МНОГОКАНАЛЬНЫЙ ИНТЕРПОЛЯЦИОННА ИЗМЕРИТЕЛЬ ВРЕМЕННЫХ ИН.фЕРВАЛОВ# содержащий счётчик и ин’терпелятор, информационные входы которого являются информационными входами устройства, о т л и ч а - ю щ и й с я тем, что, с целью повышения точности измерений путем умень-. шения нелинейных искажений и уменьшения относительных потерь данных, при работе с интенсивными случайными потоками входных информационных сигналов, в него введены накопитель и элемент И, причем К групп входов накопителя подключены к К Группам выходов интерполятора, дополнительная Труппа входов накопителя соединена с выходами разрядов счетчика, а первый вход со счетным входом счетчика н выходом элемента И) первый вход которого соединен с первым управляющим входом устройства, второй управляю- g ritu<2 куля wA’t'iMartT’rt пАТгклкшген к вто*· Жщий вход которого подключен к второму входу накопителя, выход интер полятора соединен с вторым входом элемента Й, выходы накопителя являются выходом устройства.; 1. MULTI-CHANNEL INTERPOLATION MEASURER FOR TEMPORARY INFERVALS # containing a counter and an interpolator, the information inputs of which are information inputs of the device, so that in order to increase the accuracy of measurements by reducing . solution of nonlinear distortions and reduction of relative data loss when working with intense random streams of input information signals, a drive and an element And are introduced into it, with K groups of drive inputs connected to K Groups of outputs of the interpolator, an additional Troupe of drive inputs connected to the outputs of the bits of the counter, and the first input with the counter input of the counter and the output of the element I) the first input of which is connected to the first control input of the device, the second control is g ritu <2 coolers wA't'iMartT'rt pATgklsgen to the second * the input of which is connected to the second input of the drive, the output of the interpolator is connected to the second input of element Y, the outputs of the drive are the output of the device. 2. Измеритель по п. 1,о т л и чающийся тем^ что интерполя* тор содержит хронизатор* К групп одновибраторов и К дешифраторов , причем первые входы дешифраторов подключены к соответствующим информационным входам интерполятора, вторые входы дешифраторов объединены и подключены к первому входу хронизатора, второй выход которого является выходом интерполятора, а группа выходов хронизатора подключена к группе входов всех дешифраторов,.входы каждого дешифратора подключены к входам соответствующей группы одновибраторов, группы выходов К групп одновибраторов являются К группами выходов интерполятора.2. The meter according to claim 1, wherein the interpolator * torus contains a chroniser * K groups of single-vibrators and K decoders, with the first inputs of the decoders connected to the corresponding information inputs of the interpolator, the second inputs of the decoders combined and connected to the first input of the chronizer , the second output of which is the output of the interpolator, and the group of outputs of the chronizer is connected to the group of inputs of all decoders, the inputs of each decoder are connected to the inputs of the corresponding group of single vibrators, the group of outputs To groups of novibratorov K groups are the interpolator outputs. 3. Измеритель по π.' 1, о т личающийся тем, что накопитель содержит элемент ИЛИ; выходной регистр, счетчик адреса; Дешифратор адреса и /А линеек памяти, каждая из которых содержит элемент ИЛИ, усилитель, элемент И- и группу из Р последовательно соединенных регистров, причем инверсный выход разряда занятости Р-го регистра подключен к управляющему входу (Р -1)-го регистра,. где Р = 1,3. Meter according to π. ' 1, characterized in that the drive contains an OR element; output register, address counter; An address decoder and / and memory rulers, each of which contains an OR element, an amplifier, an And element, and a group of P series-connected registers, the inverse output of the occupancy discharge of the P-th register being connected to the control input of the (P -1) -th register, . where P = 1, 2..., Р вход разряда занятости первого регистра соединен с выходом элемента ИЛИ, К разр*ядных входов первого регистра соединен^ с соответ·* ствующими входами элемента ИЛИ, входы которого в соответствии с номе- \ ром К , где К = 1,2..., подключены к 1 -входам К групп входов накопителя, дополнительная группа входов которого соединена с дополнительными разрядными входами всех первых регистров в каждой линейке и первый вход накопителя подключен к входам всех ΛΛ усилителей, выход »-го усилителя соединен с входами синхронизации Всех Р регистров i-й линейки памяти, первая и вторая группу разрядных выходов всех М последних регистров соединены соответственно с первой и второй группами разрядных /ходов выходного регистра, выходы разрядов которого являются выходами накопителя, а дополнительные входы выходного регистра соединены с выходами счетчика адреса и входами Дешифратора адреса, ι выход которого соединен с первыми входами М элементов И, вторые входа которых ’подключены к прямым выходам разряда занятости последнего регистра, управляющий вход которого соединен с выходом , Ϊ-го элемента И, выходы всех элементов И через элемент ИЛИ подключены к управляющему входу выходного регистра, счетный вход счетчика адреса соединен с вторым Входом накопителя.2 ..., P the input of the employment register of the first register is connected to the output of the OR element, K the bit * of the core inputs of the first register is connected ^ with the corresponding * * inputs of the OR element, the inputs of which are in accordance with the number K, where K = 1 , 2 ..., are connected to 1-inputs of K groups of drive inputs, an additional group of inputs of which is connected to additional bit inputs of all the first registers in each line and the first drive input is connected to the inputs of all ΛΛ amplifiers, the output of the ’amplifier is connected to the inputs synchronization of all P registers of the i-th line and memory, the first and second group of bit outputs of all M last registers are connected respectively to the first and second groups of bit / moves of the output register, the bit outputs of which are the outputs of the drive, and the additional inputs of the output register are connected to the outputs of the address counter and the inputs of the Address Decoder, ι output which is connected to the first inputs of the M elements AND, the second inputs of which are connected to the direct outputs of the discharge category of the last register, the control input of which is connected to the output of the Ϊ-th element And, the outputs of all elements AND through the OR element are connected to the control input of the output register, the counting input of the address counter is connected to the second input of the drive.
SU823417422A 1982-03-30 1982-03-30 Multichannel interpolatng time interval counter SU1027695A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823417422A SU1027695A1 (en) 1982-03-30 1982-03-30 Multichannel interpolatng time interval counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823417422A SU1027695A1 (en) 1982-03-30 1982-03-30 Multichannel interpolatng time interval counter

Publications (1)

Publication Number Publication Date
SU1027695A1 true SU1027695A1 (en) 1983-07-07

Family

ID=21004667

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823417422A SU1027695A1 (en) 1982-03-30 1982-03-30 Multichannel interpolatng time interval counter

Country Status (1)

Country Link
SU (1) SU1027695A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Электроника, М., Ни|з, 4974, 19, с. 18. j 2.Прибору и техйика экспери- i мента., 1981, К 1, с. 76-82. 3. Айторское свиде ельство СССР 6845ёО к . 604 F 10/04, 1975. *

Similar Documents

Publication Publication Date Title
SU1027695A1 (en) Multichannel interpolatng time interval counter
US5598176A (en) Time period adjustable bar graph display
SU919080A1 (en) Digital coding pulse repetition frequency converter
SU1124352A1 (en) Graphic information output device
SU712953A1 (en) Multichannel frequency-to-code converter
SU1191903A1 (en) Function generator
SU1406511A1 (en) Digital phase-meter
SU1732469A1 (en) Programmed analog-to-digital converter
SU741262A1 (en) Device for converting series binary code into 32-digit parallel binary-decimal code
SU981925A1 (en) Time interval meter
SU1298836A1 (en) Digital synthesizer of varying frequency
SU807311A1 (en) Measuring information processing device
SU1287025A1 (en) Automatic meter of pulse power of microwave frequency radio signals
SU836792A1 (en) Multichannel follow-up analogue-to-code converter
SU1626160A1 (en) Multi channel indicator with ability to store signal in digital form
SU1290471A1 (en) Digital generator
SU1168865A1 (en) Stroboscopic oscillographic recorder of single electric signals
SU1195355A1 (en) Device for collecting and registering flight information
SU930656A1 (en) Multichannel analogue-digital converter
SU1257635A1 (en) Device for displaying information on screen of cathode-ray tube
SU1120385A1 (en) Multichannel angle-to-phase-to-code digitazer
SU1117653A1 (en) Device for calculating mass of petroleum and petroleum derivatives in reservoirs
SU978098A1 (en) Time interval converter
SU1164609A1 (en) Device for converting time scale of single nanosecond electric signals
SU1765890A1 (en) Device for measuring dynamic response of high-speed digit-to-analog converters