SU1024928A1 - Устройство дл тарировки телеметрических данных - Google Patents

Abstract

1.УСТРОЙСТВО ДЛЯ ТАРИРОВКИ ТЕЛЕМЕТРИЧЕСКИХ ДАННЫХ, содержащее датчики, выходы которых подключены к первому входу блока ввода данных первый выход которого подключен к первому входу вычитател , выход которого соединен с первым входом блока сравнени , выход которого подключен к первому входу блока управлени  , второй выход блока ввода данных соединен с вторым входом блока управлени , блок посто нной пам ти, первый коммутатор, от л и ч а ю щ ее с   тем, что, с целью повышени  быстродействи  устройства, в него введены блок запрета, блок оперативной пам ти, второй коммутатор, выход которого соединен с первым входом блока посто нной пам ти, выход которого соединен с первым входом первого коммутатора, выход которого соединен с первым входом блока оперативной пам ти, выход блока оперативной пам ти соединен с вторым входом вычитател  и первым входом блока запрета,первый выход и второй вход которого подключены соответственно к входу и выходу устройства,второй и третий вход блока запрета подключены соответственно к третьему входу и первому выходу блока управлени , второй выход которого соединен с вторым входом блока посто нной пам ти, третий выход - с вторыми входами первого коммутатора и блока сравнени , четвертый и п тый выходы - соответственно с вторым и третьим входами блока оперативной пам ти, шестой выход - с третьим входом блока сравне , седьмой и восьмой выходы -. сони  ответственно с первым и вторым входами второго коммутатора, дев тый, дет с тый выходы и четвертый вход блока управлени  - соответственно с вторым и третьим входами и третьим выходом блока ввода данных, первый выход которого подключен; к третьим входам первого и второго коммутаторрв. 2. Устройство по п.1,6 т л и ч аю щ е е с   тем, что блок управлени  содержит генератор тактовой частоты , счетчики импульсов, таймер, ю триггер, коммутатор, дешифраторы, 4ik элемент И, формирователи импульсов, СО первый, второй и третий входы первою го счетчика импульсов объединены 00 соответственно с первым и вторым входами второго счетчика импульсов и с первым входом коммутатора и подключены к первому, четвертому и второму входам блока, .выход генератора тактовой частоты соединен с первыми входами элемента И, третьего счетчика импульсов, через таймер - с первым входом триггера, через четвертый счетчик импульсов - с входом первого дешифратора и непосредственно - с дес тым выходом блока, выход тригге

Description

pa соединен с вторыми входами элемента И и третьего счетчика импульсов, выход последнего подклю11ен к второму входу триггера, выход элемента И соединен с дев тым выходом блока, второй вход коммутатора подключен к третьему входу блока, выход - к третьему входу второго счетчика, вы ход которого соединен через второй дешифратор с третьим входом коммутатора и первым выходом блока, через третий дешифратор - с третьим выходом блока и непосредственно с п тым выходом блока, выход первого счетчика соединен с седьмым выходом блока, первый выход первого дешифратора - с шестым выходом блока,второй выход через первый формирователь

импульсов - с четвертым выходом блока третий выход - с входомчвторого фор.нировател  импульсов, первый и второй выходы которого подключены соответственно к второму и восьмому выходам блока.

3. Устройство по П.1, о тл и ч аю щ е е с   тем, что блок сравнени  содержит элемент И,Д -триггер,элемент сравнени , вход которого подключен к первому входу блока, выход к первому входу Д -триггера, первый вход элемента И соединен с вторым входом блока, выход - с вторым входом Д-триггера, выход которого соединен с выходом блока, второй вход элемента И и третий вход А -триггера объединены иподключены ктретьему входу блока.

Изобретение относитс  к вычислительной технике и может быть примене но в системах предварительной обработ ки телеметрической информации с целью разгрузки центрального процессора от решени  задачи тарировки телеметрических данных, поступающих от многозначных быстродействующих линейных и нелинейных датчиков телеметрической информации. Известно вычислительное устройство содержащее процессор, выход которого соединен с первыми входами запоминающего блока, устройства вывода и устройства ввода, выход устройства ввода подключен к вторым входам устройства вывода, запоминащегоблока и к входу процессора. Это устройство может быть использовано дл  тарирова ни  телеметрических данных О. Недостатком данного устройства  вл етс  то, что дл  тарировани  телеметрических данных здесь использую с  дорогосто щие вычислительные ресурсы процессора, а быстродействие невелико, к тому же устройство не позвол ет тарировать данные от многозначных быстродействующих телеметрических датчиков, поскольку оно не может определить к какой ветви характеристики относитс  поступившее сообщение. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  обработки телеметрических данных, содержащее датчики, выходы которых соединены с входом блока ввода данных, первый выход блока ввода данных подключен к первым вхо-, дам вычитающего блока, блока регистров и блока тарировки, выход кбторого соединен с первым входом коммутатора тарированных данных, второй вход которогоподключен к первому выходу распределител  констант, вы-ход - к входу процессора. Вход и первый выход блока пам ти соединены соответственно с первыми выходом и входом блока управлени , второй выход блока пам ти - с первым входом распределител  констант, второй выход которого подключен к второму входу блока тарировки, второй выход блока управлени  соединен с вторым входом блока тарировки, четвертый выход - с вторым входом блока регистров и через блок формировани  порога - с первым входом блока сравнени , выход блока регистров - с вторым входом вычитающего блока, выход которого соединен с вторым входом блока сравнени , выход которого соединен с вторым входом блока управ лени , второй выход блока ввода данных - с третьим входом блока управ3 . }Q лени . Это устройство позвол ет тари ровать данные 1 от многозначных датчиков 2., Недостатком известного устройства  вл етс  его низкое быстродействие, поскольку нар ду с табличным способом тарировани  здесь дл  линейных датчиков используетс  способ решени  линейного уравнени  вида АХ + В, где X входна  телеметрическа  величина; А,В - константы; У - тарированна  величина. К тому же каждое тарированное значение немедленно передаетс  в процессор. При этом процессор работает в режиме с прерывани ми, что отнимает врем  процессора от решени  основной задачи. Целью изобретени   вл етс  повышение быстродействи  процесса тарировки телеметрической информации. Эта цель достигаетс  тем, что в устройство дл  тарировки телеметрических данных, содержащее датчики, выходы которых подключены к первому входу блока .ввода данных, первый выход которого подключен к первому вхйду вычитател , выход которого сое динен с первым входом блока сравнени выход которого подключен к первому входу блока уп 5авлени , второй выход блока ввода данных соединен с вторым входом блока управлени , блок посто нной пам ти, первый коммутатор, вве дены блок запрета, блок оперативной пам ти, второй Коммутатор, выход которого соединен с первым входом блок посто нной пам ти, которого со единен с первым входом первого комму татора, выход которого соединен с первым входом блока олеративной пам  ти, выход блока оперативной пам ти соединен с вторым входом вычитател  и .первым входом блока запрета, первый выход и второй вход которого подключены соответственно к входу и выходу устройства, второй выход и третий вход блока запрета подключены соответственно к третьему входу и первом выходу блока управлени , второй выхо которого соединен с вторым входом блока посто нной пам ти, третий, выг ход - с вторыми входами первого коммутатора и блока сравнени , четвертый и п тый выходы - соответственно С вторым и третьим входами блока оперативной пам ти, шестой - с третьим входом блока сравнени , седьмой и восьмой выходы - соответствен но с первым и вторым входами второго коммутатора, дев тый, дес тый выходы и четвертый вход блока управлени  соответственно с вторым и третьим входами и третьим выходом блока ввода данных, первый выход которого подключен к третьим входам первого и второго коммутаторов. Блок управлени  содержит генератор тактовой частоты, счетчики импульсов , таймер, триггер, коммутатор, дешифраторы, элемент И, формирователи импульсов, первый, второй и третий входы первого счетчика импульсов объединены соответственно с первым и вторым входами второго счет-чика импульсов и с первым входом коммутатора и подключены к первому, четвёртому и второму входам блока, выход генератора тактовой частоты соединен с первыми входами элемента И, третьего счетчика импульсов, через таймер - с первым входом три|- гера, через четвертый счетчик импульсов - с входом первого дешифратора и непосредственно - с дес тым выходом блока, выход триггера соединен с вторыми входами элемента И и третьего счетчика импульсов,выход последнего подключен к второму входу триггера, выход элемента И соединен с дев тым выходом блока; второй вход коммутатора подключен к третьему входу блока, выход к третьему входу второго счетчика, выход которого соединен через второй дешифратор с третьим входом коммутатора и первым выходом блока, через третий дешифратор - с третьим выходом блока и непосредственно с п тым выходом блока, выход первого счетчика соединен с седьмым выходом блока, первый выход первого дешифратора - с шестым выходом блока , второй выход через первый формирователь импульсов - с четвертым выходом блока, третий выход - с входом второго формировател  импульсов, первый и второй выходы которого подключены соответственно к второму и восьмому выходам блока. Блок сравнений содержит элемент И, А-триггер, ЭJ eмeнт сравнени , вход которого подключен к первому входу блока, выход/- к первому входуД-триг гера, первый вход элемента И соединен с вторым входом блока , выход - с вторы  входом Д-триггера, выход которого соединен с выходом блока, второй вход элемента И и третий вход Д -триггера объединены и подключены к третьему .входу блока. Повышение быстродействи  устройства здесь достигаетс  применением таблич- ю ного способа тарировани  данных, а также уменьшением числа прерываний процессора за счет накоплени  тарированных данных от группы датчиков в блоке оперативной пам ти и переда этих данных в процессор по окончани тарировки последнего датчика. На фиг. 1 изображена функциональна  схема предлагаемого устройств на фиг.2 - структурна  схема блока управлени ; на фиг.З - структурна  схема блока сравнени . Устройство дл  тарировки телемет рических данных содержит блок 1 посто нной пам ти, второй коммутатор 2 (адреса), блок 3 ввода данных, датчики А, блок 5 запрета, первый коммутатор 6 (тарированных данных}, блок 7 управлени , блок 8 оперативной пам ти, вычитатель 9, блок 10 сравнени  , и процессор 11. Блок 7 управлени  содержит генератор 12 тактовой частоты, первый счетчик 13 (строчных) импульсов, таймер 14 (регенерации динамической пам ти), четвертый счетчик 15 (тактовых ) импульсов, триггер 16, коммутатор 17, третий де1уифратор 18 (двузначного датчика), второй дешифратор 19 (обмена с процессором), первый дешифратор 20 (тактовых импульсов ), элемент И 21, третий счетчик 22 импульсов (регенерации динамической пам ти), второй счетчик 23 импульсов (адреса блока оперативной пам ти), формирователь 24 импуль сов (блока посто нной пам ти).формирователь 25 импульсов (блока оперативной пам ти), Блок 10 сравнени  содержит элемент 26 сравнени , элемент И 27 и А-триггер 28. Процесс тарировки телеметрической информации от однозначного датчика осуществл етс  следующим образом. С датчиков 4 телеметрическа  информаци  поступает в виде восьмиразр дного кода, синхрониз 1руема  строч ными (ССИ) и кадровыми КСИ) синхро102 86 импульсами, на первый вход блока 3 ввода данных. Здесь осуществл етс  запись пришедшего восьмиразр дного кода и хранение его до прихода еле дующего ССИ, что необходимо дл  формировани  адреса блока 1 посто нной пам ти и передачи ССИ и КСИ в блок 7 управлени , ССИ поступают на второй вход блока 7 управлени  и обсчитываютс  счетчиком 13 этого блока. Таким образом, осуществл етс  перебор датчиков по их текущим адресам. Восьмиразр дный код входной телемерии и состо ние счетчика 23 составл ют текущий четырнадцатиразр дный адрес блока 1 посто нной пам ти, который формируетс  коммутатором 2, на третий вход которого подаетс  восьмиразр дный код из блока 3 ввода данных , на второй вход коммутатора 2 подаетс  шестиразр дный код счетчика адреса с восьмого выхода блока 7 управлени . Работой данного коммутатора управл ет блок 7 управлени , подачей управл ющего сигнала синхронно с с седьмого выхода блока 7 на первый . вход коммутатора 2, что дает возможность осуществить мультиплексный режим подачи адреса, необходимого дл  работы блока 1 посто нной пам ти, на второй вход блока 1 подаютс  управл ющие сигналы RAS, CAS, WE в виде отрицательных импульсов, что дает возможность произвести считывание информации в блоке 1 посто нной пам ти. Данна  информаци  из блока 1 поступает на первый вход коммутатора 6, который открыт дл  прохождени  этой информации по первому входу сигналом, поступающим с третьего выхода блока 7. Этим же сигналом коммутатор 6 закрыт дл  прохождени  входной телеметрии по входу три, поступающей с первого выхода блока 3Таким образом, выходна  телемет-; рическа  информаци  блока 1 без задержки поступает на первый вход лока 8 оперативной пам ти, где существл етс  ее запись, в соответствии с адресом, поступающим с п тоо выхода блока 7 управлени  на ретий вход блока 8, по команде WE, оступающей в виде отрицательного мпульса с четвертого выхода блока 7 на второй вход блока 8. По окончаии процесса записи телеметрической нформации в блоке 8 устройство готово к приему следующей телеметричес кой информации от. датчиков k. Процесс тарировки данных от много значного датчика телеметрической информации протекает следующим образом . С датчиков k телеметрическа  информаци  поступает в виде восьмиразр дного кода, синхронизируема  ССИ и КСИ, на первый вход блока 3. Форми рование адреса и управление блоком 2 осуществл етс  аналогично описанному случаю. Аналогично, как ипри тарировке однозначного датчика, ССИ и КС подаютс  в блок управлени  и обсчитываютс  счетчиком 23, выходной код которого подаетс  на дешифратор 18, по команде которого переключаетс  коммутатор 6, разреша  прохождение входного кода телеметрии дл  записи блок 8 оперативной пам ти. Этот код поступает на второй вход вычитател  9, на первый вход которого подаетс  значение входного кода телеметрии из предыдущего кадра Х.по адресу, поступающему с п того выхода блока 7 управлени  на третий вход блока 8 оперативной пам ти, В вычитателе 9 происходит вычитание двух восьмиразр дных кодов Х., Результат поступает на первый вход блока срав нени , где происходит сравнение с по рогом. Работа блока разрешена по команде, поступающей с третьего выхода блока 7 управлени  на второй вход блока. 10 сравнени . Результат сравнени  подаетс  в блок 7 управлени  , на вход один, по команде, формируемой блоком управлени  и поступающей с выхода шесть на третий вход блока 10. Блок сравнени  работает в соответствии с выражением .5-нет перехода, X. - Хы - X ,5есть переход. Таким образом, если перехода не было, то происходит считывание тарирйванного значени  так же как и у однозначного датчика, если блок 10 сравнени  зафиксировал переход, то по команде блока 7 управлени  к состо нию счетчика 13 строчных импуль сов добавл етс  единица и считывание тарированного значени  происходит со следующей таблицы, соответствующей другой ветви многозначного датчика. Далее происходит запись этого значени  в блок 8, аналогично рассмотренному. После зап.иси тарированного значени  в блок 8 происходит переключение коммутатора 6 сигналом с блока 7 управлени , поступающим с третьего выхода этого блока на второй вход коммутатора 6 и через данный коммутатор на первый вход блока 8 oneоперативной пам ти поступает значение Xt текущее значение кода входной телеметрии, необходимое дл  последующего вычислени  в соответствии с выражением (2). Ло окончании этой операции устройство готово к тарировке следующего значени  телеметрии от датчиков 4. Устройство работает до накоплени  тарированной информации от 60 датчиков, после чего переходит в режим выдачи, т.е. передачи этих значений в процессор 11. Передача тарированной информации в процессор 11 осуществл етс  по команде блока 7 управлени , поступающей с его первого выхода на третий вход блока 5 запрета, разреша  прохождение информации с выхода блока 8 оперативной пам ти через блок 5 запрета в процессор 11. После приема каждого слова процессор 11 выдает положительный импульс, который поступает на второй вход блока 5 запретаи далее с второго выхода на третий вход блока 7 где происходит смена состо ни  счетчика , по которому происходит считывание j: блока 8 оперативной пам ти следующего слова. Эта операци  повтор етс , пока в процессор 11 не передадут все 60 слов, после чего обмен автоматически прекращаетс  и устройство готово к новому циклу тарировки телеметрической информации .

i

/0

7

Фиг.1

Входы олока

Выход

28

Claims (3)

1.УСТРОЙСТВО ДЛЯ ТАРИРОВКИ ТЕЛЕМЕТРИЧЕСКИХ ДАННЫХ, содержащее датчики, выходы которых подключены к первому входу блока ввода данных первый выход которого подключен к первому входу вычитателя, выход которого соединен с первым входом блока сравнения, выход которого подключен к первому входу блока управления, второй выход блока ввода данных соединен с вторым входом блока управления, блок постоянной памяти, первый коммутатор, от л и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства, в него введены блок запрета, блок оперативной памяти, второй коммутатор, выход которого соединен с первым входом блока постоянной памяти, выход которого соединен с первым входом первого коммутатора, выход которого соединен с первым входом блока оперативной памяти, выход блока оперативной памяти соединен с вторым входом вычитателя и первым входом блока запрета,первый выход и второй вход которого подключены соответственно к входу и выходу устройства,второй выход и третий вход блока запрета подключены соответственно к третьему входу и первому выходу блока управления, второй выход которого соединен с вторым входом блока постоянной памяти, третий выход - с вторыми входами первого коммутатора и блока сравнения, четвертый и пятый выходы - соответственно с вторым и третьим входами блока оперативной памяти, шестой выход - с третьим входом блока сравнения , седьмой и восьмой выходы -. соответственно с первым и вторым входами второго коммутатора, девятый, десятый выходы и четвертый вход блока с управления - соответственно с вторым и третьим входами и третьим выходом блока ввода данных, первый выход которого подключен.· к третьим входам первого и второго коммутаторов.

2. Устройство по π.Ι,ό т л и чающееся тем, что блок управления содержит генератор тактовой частоты, счетчики импульсов, таймер, триггер, коммутатор, дешифраторы, элемент И, формирователи импульсов, первый, второй и третий входы первого счетчика импульсов объединены соответственно с первым и вторым входами второго счетчика импульсов и с первым входом коммутатора и подключены· к первому, четвертому и второму входам блока, выход генератора тактовой частоты соединен с первыми входами элемента И, третьего счетчика импульсов, через таймер - с первым входом триггера, через четвертый счетчик импульсов - с входом первого дешифратора и непосредственно - с десятым выходом блока, выход триггеSU „,.1024928

V ра соединен с вторыми входами элемента И и третьего счетчика импульсов, выход последнего подключен к второму входу триггера, выход элемента И соединен с девятым выходом блока, второй вход коммутатора подключен к третьему входу блока, выход - к третьему входу второго счетчика, выход которого соединен через второй дешифратор с третьим входом коммутатора и первым выходом блока, через третий дешифратор - с третьим выходом блока и непосредственно - с пятым выходом блока, выход первого счетчика соединен с седьмым выходом блока, первый выход первого дешифратора - с шестым выходом блока,второй выход через первый формирователь импульсов - с четвертым выходом блока третий выход - с входомхвторого формирователя импульсов, первый и второй выходы которого подключены соответственно к второму и восьмому выходам блока.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок сравнения содержит элемент И,Д -триггер,элемент сравнения, вход которого подключен к первому входу блока, выход к первому входу Д -триггера, первый вход элемента И соединен с вторым входом блока, выход - с вторым входом Д-триггера, выход которого соединен с выходом блока, второй вход элемента И и третий вход Д -триггера объединены иподключены ктретьему входу блока.-