SU1022148A1 - Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той - Google Patents

Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той Download PDF

Info

Publication number
SU1022148A1
SU1022148A1 SU823408748A SU3408748A SU1022148A1 SU 1022148 A1 SU1022148 A1 SU 1022148A1 SU 823408748 A SU823408748 A SU 823408748A SU 3408748 A SU3408748 A SU 3408748A SU 1022148 A1 SU1022148 A1 SU 1022148A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control unit
counter
elements
Prior art date
Application number
SU823408748A
Other languages
English (en)
Inventor
Валерий Федотович Гребенников
Людмила Николаевна Иванова
Вячеслав Валентинович Калугин
Виктор Иванович Лачугин
Владимир Александрович Овчеренко
Вениамин Иванович Соболев
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU823408748A priority Critical patent/SU1022148A1/ru
Application granted granted Critical
Publication of SU1022148A1 publication Critical patent/SU1022148A1/ru

Links

Description

пр мым входом третьего элементов И, второй пр мой вход и выход третьего элемента И соединены соответственно
с вторым входом блока управлени  и вторым входом первого элемента ИЛИ.
. 1 ; : , : ,. , Изобретение относитс  к вычислительной технике и может быть использовано дл  формировани  кода с плавающей зап той в процессе ввода в электронное вычислительное устрой ство информации в форме с фиксированной зап той. Известно устройство дл  преобразовани  чисел из формы с фиксированной зап той в форму с плавающей зап той в электронных вычислительных машинах, которое реализова ,но , на типовых электронных узлах: регистре хранени , регистре сдвига , сумматоре и устройстве . управлени . Преобразование чисел производитс  алгоритмом, реализованном на уровне стандартных команд или микрокоманд машины Г 3 Недостатком данного устройства  вл етс  низкое быстродействие. Наиболее близким к предлагаемому по технической сущности  вл етс . устройство, содержащее два регистра сдвига с последовательност ми цифр и символов, два регистра сдвига,св занных с сумматорами, два триггера, группу элементов И, элемент И-НЕ и устройство управлени  СЯ. К недостаткам известного устройст ва относ тс  сложный алгоритм и низкое быстродействие.; Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство дл  преобразовани  чисел из формы с фиксированной зап той в форму с плавающей зап той, содержащее блок управлени  регистр, счетчик, два триггера и два элемента И, первые входы которых сое динены с инверсными выходами соответ ствующих триггеров, первый выход« бл ка управлен)л  соёдийён с входом сдви га рег истра, выход которого сое- динен с выходом мантиссы.устройства ,выход пор дка к тйрого соединен с выходом счетчика, дополнительно Введены два элемента ИЛИ и третий Триггер, выход которого соединен с выходом знака пор дка устройства, вход числа которого соединен с ин .формационным входом регистра и через первый элемент ИЛИ с входом первого триггера пр мой выход которого соединен с первым входом блока управлени  и вторым входом второго элемента И, третий- вход которого соединен с первым выходом блока управлени  и вторым входом первого элемента И, третий вход которого соединен с пр мым выходом второго триггера, вход которого соединен с входом положени  зап той устройства, вход запуска которого соединен с вторым входом блока управлени , второй выход которого подключен к входу записи регистра,выход первого элемента И соединен с входом третьего триггера и первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента И и входом счетчика. Причем блок управлени  содержит генератор импульсов, три элемента И, два элемента ИЛИ, два счетчика и дешифратор, первый выход которого соединен с вторым выходом блока управлени , первый выход которого сое- динен с управл ющими входами первого счетчика и дешифратора, информационные входы которых соединены соответственно с выходом первого элемента И и выходом счетчика, второй выход дешифратора соединен с инверсным входом первого элемента И, пр мой вход которого соединен с выходом второго элемента И первым выходом блока управлени  и первым входом первого элемента ИЛИ, выход которого через второй счетчик соединен с входами второго элeмeнta ИЛИ, выход которого соединен с первым входом BTOpofo и инверсным входом третьего элементов И, выход генератора импульсов соединен с вторым .входом второго и первым пр мым входом третьего э тементов И, второй пр мой вход и выход третьего элемента И соединены соответственно с вторым входом блока управлени  и вторым вхо дом первого элемента ИЛИ. На фигЛ представлена блок-схема устройства; на фиг.2 - блок-схема блока управлени ; на фиг.З - временные диаграммы работы блока управлени . Устройство содержит регистр 1, блок 2 управлени , триггеры 3 и 4, элементы И 5 и 6, счетчик 7, элементы ИЛИ 8 и 9 и триггер 10. Блок управлени  содержит генератор 11 импульсов, элементы И l2-1,c4eTчик 15, дешифратор 16, элемент ИЛИ 17, счетчик 18 и элемент ИЛИ 19. Устройство работает следующим образом . В исходном состо нии триггеры 3, й 10 и счет1«1к 7 наход тс  в нуле; С приходом импульса запуска на вход устройства на выходе блока 2 управлени  формируютс  синхронизирующие импульсы, которые управл ют поступле нием входного кода на входы устройства , записью кода мантиссы в регистр 1 и синхронизируют работу элементов И 5 и 6. Преобразуемое число поступает на входы устройства последовательно двоично-дес тичный разр д за разр дом и параллельно - внутри одного двоично-дес тичного разр да в форме с естественной зап той. Тетрады цирф поступают на вход устройства, сигнал положени  зап той поступает на вход положени  зап той устройства. Рассмотрим преобразование числа больше единицы. В этом случае счетчик 7 считает количество цифр целЫ Mao ти Числа, начина  с первой цифры, не равной нулю. С приходом на вход устройства первой цифры целой части числа, не равной нулю триггер 3 устанавливаетс  в единичное состо ние, так как в тетрадах цифр от 1 до Э содержитс  хот  бы одна единица, и элемент Иб пропускает синхроимпульсы через элемент ИЛИ 8 на счетчик 7 Количество пропущенных синхроимпульсов равно количеству значащих циф|;: до зап той. Сигнал зап той устанавливает триггер в единичное состо ние и запрещает дальнейшее прохождение , синхросигналов, соответствующих цифрам от О до 9, следующих за зап той. Таким образе, в счетчике 7 формируетс  код пор дка.Знак пор дкаопредел етс  состо нием три1- гера 10. В рассматриваемом случае триггер 10 не мен ет начального нулевого состо ни , что соответствует положительному знаку пор дка. Одновременно с кодом пор дка формируетс  и нормализованный код мантиссы . Цифры целсЛ и дробной части числа потетрадно записываютс  в 1 по управл ющим сигналам с выхода блока 2 управлени , которые формируютс  с приходом первой ненулевой тетрады входного кода и соответствующим по влением единичного сигнала на входе блока 2. Прием и запись первой ненулевой тетрады организован в старший разр д мантиссы .. Рассмотрим преобразование числа меньше единицы. В этом случае пор док формируетс  подсчетом количества нулей после зап той. В исходном состо нии триггеры 3 j и 10 наход тс  в нуле, элементы И 5 и 6 закрыты, и синхросигналы, соответствующие нул м целой части числа, не проход т на счетчик 7. С приходом сигнала зап той на вход устройства триггер k устанавливаетс  в единичное состо ние, и счетчик 7 подсчитывает синхроимпульсы, соответствующие количеству нулей после зап той и поступающие на сметчик 7 через элементы И5 и ИЛИ 8. Счетчик 7 блокируетс  с приходом на вход устройства первой цифры, не равной нулю. При этом триггер 3 устанавлива етс  в единичное состо ние и запрещает дальнейшее прохождение сигналов соответствующих цифре О через злеме«т И5 на вход счетчика 7 Триггер 10 устанавливаетс  в еди«ичное состо ние синхросигналом, соответствующим первой цифре О, следующим сразу за зап той, что соответствует отрицательному знаку пор дка. Одновременно с кодом пор дка фор-мируетс  йормапизованный код мантиссы , как в рассмотренном вьние случае. i Блок 2 управлени  работает следующим образом. В исходном состо нии счетчики 15 и 18 наход тс  в нуле.С приходом импульса Пуск очередной импульс генератора t1 тактовых импульсов через элементы И 12 и ИЛИ 17 заносит единицу в сметчик 18, после чего элемент И 12 запираетс , а элемент И 13 отпираетс  фиг. ЗО, О , -б , 2 Jединичным сигналом с выхода элемента ИЛИ 19. Модуль счетчика 18 равен (), где VI - число разр дов входного числа . Счетчик 18 считает по заднему фронту входных импульсов, и за цикл работы этого счетчика через элементы И 13 и И проходит У) импульсов генератора 11, начина  со второго. ТаКИМ образом, импульсы с выхода элемента И 13 (Фиг.3d) производ т сдаи ;; и входного кода на И разр дов, синхронизируют; запись мантиссы в 1 и производ т опрос состо ни  триггеров 3 и Л. Эти же импульсы проход т на вход счетчика 15 который начинает считат импульсы при наличии е4йн нного , сигнала на входе блока (фиг.Зе| ; т.е., если триггер 3 находитс  в ; единичном состо нии. Д|ешифратор 16 вырабатывает сигналы (фиг,Зж).
Sf...r
Q,V
ТД
о 10
Ш
fff 8 по вл ющиес  последовательно н Уи+1)ых выходах, начина  с первого , где Hi - разр дность мантиссы . По вление единицы на(ы+1)м выходе дешифратора перекрывает, поступление импульсов на вход счетчика 15 через элемент И . Таким образом, сигналы на выходах дешифратора 16 управл ют записью первой ненулевой тетрады входного кода в старший разр д регистра 1. Дл  установки схемы устройства в исходное состо ние, т.е. дл  установки триггеров 3 и to и счетчика 7 в нуль, может, например, использоватьс  инверсный сигнал с выхвда элемента ИЛИ 19. По сравнению с базовйм объектом, | вл ющимс  одновременно и прототипа, у которого ввод,преобразование мис  и нормализаци  мантиссы осуществл ютс  за шесть циклов, в предлагаемом устройстве эти же операции выполн ютс  за один цикл, т.е. сок1|| щено врем  преобразовани  примерно р шесть раз.
стг
в
L- i-OJ
M
77
f$
2
/
-o --
г /
fff
//
т т/
ж
т
fff
4f.Z -
/7Г
Фг№,г

Claims (2)

1 .· УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ ФОРМЫ С ФИКСИРОВАННОЙ ЗАПЯТОЙ В ФОРМУ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ, содержащее блок управления, регистр, счетчик, два триггера и два элемента И, первые входы которых соединены с инверсными выходами соответствующих триггеров, первый выход блока управления соединен с входом сдвига регистра , выход которогосоединен с выходом мантиссы устройства, выход порядка которого соединен с выходом счетчика, о т л и ч *а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены два элемента ИЛИ и третий триггер, выход которого соединен с выходом знака порядка устройства, вход числа которого соединен с информационным входом регистра и через первый элемент ИЛИ > с входом первого триггера, прямой выход которого соединен с первым в ходом блока управления и вторым входом второго элемента И, третий вход которого соединен с первым выходом блока управления и вторым вхо дом первого элемента И, третий вход которого соединён с прямым выходом второго триггера, вход последнего соединен с входом положения запятой устройства, вход запуска которого соединен с вторым входом блока управления, второй выход которого ПОДКЛЮГ· чен к входу записи регистра, выход первого элемента И соединен с входом третьего триггера и первым входом второго элемента ИЛИ, второй входи выход которого соединены соответственно с выходом второго элемента И и входом счетчика. g
2. Устройство по п.1, о. т л и ч атем, что блок управлегенератор импульсов, И, два элемента ИЛИ, и дешифратор, первый ю щ е е с я ния содержит три элемента два, счетчика выход которого соединен с вторым выходом блока управления, первый вход которого соединен с управляющими входами первого счетчика и дешифратора, информационные входы которых соединены соответственно с выходом первого элемента И и выходом счетчика, второй выход дешифратора соединен с инверсным входом . первого элемента И, прямой вход которого соединен с выходом второго элемента И, первым выходом блока управления и первым входом первого элемента ИЛИ, выход которого через второй счетчик соединен с входами второго элемента ИЛИ, выход которого соединен с первым входом второго и инверсным входом третьего элементов • И, выход, генератора импуСпьсов соединен с вторым входом второго и первым
8HZZ0I <п> ГТ прямым входом третьего элементов И, второй прямой вход и выход третьего элемента И соединены соответственно с вторым входом блока управления и вторым входом первого элемента ИЛИ.
SU823408748A 1982-03-10 1982-03-10 Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той SU1022148A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823408748A SU1022148A1 (ru) 1982-03-10 1982-03-10 Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823408748A SU1022148A1 (ru) 1982-03-10 1982-03-10 Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той

Publications (1)

Publication Number Publication Date
SU1022148A1 true SU1022148A1 (ru) 1983-06-07

Family

ID=21001624

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823408748A SU1022148A1 (ru) 1982-03-10 1982-03-10 Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той

Country Status (1)

Country Link
SU (1) SU1022148A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Электронна вычислительна машина Электроника-бО. Эксилуатационна документаци . Книга 8 УНИИ, Электроника, 1978, с. 6/. 2. Патент Великобритс1нии № 138В596 кл. G Об F 5/00, опублик. 1975 (прототип) .. *

Similar Documents

Publication Publication Date Title
SU1022148A1 (ru) Устройство дл преобразовани чисел из формы с фиксированной зап той в форму с плавающей зап той
SU1023323A1 (ru) Устройство дл извлечени кубического корн
SU1113799A1 (ru) Устройство дл извлечени квадратного корн
RU1800459C (ru) Устройство дл сопр жени с датчиками
SU1157541A1 (ru) Устройство дл умножени последовательного действи
SU782166A1 (ru) Двоичный п-разр дный счетчик импульсов
SU1141407A1 (ru) Устройство дл вычислени квадратного корн
SU1481750A1 (ru) Функциональный преобразователь
RU1798901C (ru) Однотактный умножитель частоты
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU1104508A1 (ru) Делительное устройство
SU932493A1 (ru) Частотно-импульсное множительно-делительное устройство
SU1249510A1 (ru) Устройство дл вычислени модул и аргумента вектора
SU1097994A1 (ru) Устройство дл преобразовани двоичного кода в код системы счислени с отрицательным основанием /его варианты/
SU922706A2 (ru) Датчик времени
SU1187162A1 (ru) Устройство дл вычислени тангенса
SU660048A1 (ru) Двоичный умножитель числа импульсов на 5
SU1141403A1 (ru) Устройство дл делени
SU1141400A1 (ru) Устройство дл делени в системе остаточных классов
SU1103226A1 (ru) Устройство дл вычислени квадратного корн
SU1260946A1 (ru) Вычислительное устройство
SU1297071A1 (ru) Устройство дл вычислени факториала
SU716146A1 (ru) Счетчик импульсов
SU441561A1 (ru) Устройство дл делени количества последовательных импульсов