SU1022112A1 - Устройство дл формировани интегральной составл ющей закона регулировани - Google Patents
Устройство дл формировани интегральной составл ющей закона регулировани Download PDFInfo
- Publication number
- SU1022112A1 SU1022112A1 SU813345386A SU3345386A SU1022112A1 SU 1022112 A1 SU1022112 A1 SU 1022112A1 SU 813345386 A SU813345386 A SU 813345386A SU 3345386 A SU3345386 A SU 3345386A SU 1022112 A1 SU1022112 A1 SU 1022112A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- output
- memory register
- adder
- signal
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
УСТРОЙеТШ ДЛЯ ФОРМИРОВАНИЯ ИНТЕГРАЛЬНОЙ СОСТАВЛЯЮ ЙШЙ ЗАКОНА ИЕГУЛИРСЗВАНИЯ, содержашее Ш1фро-а11алоговый прео6{)азователь, генератор частоты эааакикего сигнала аатчих частоты сигнала обратнс св зи, от ли ч а ю ш е 0с тем, что, с веелью. пбвьоиени точности регулировани , в него введены блок синхрон1 1.за11Ш и сюе п ненные послеаовательно с Фетчик uKi- пульсов, первый регистр пам ти, первый сумматор, второй регистр пам ти, второй сумматор и третий регастр пам ти, Blii хов которого поаключен к второму вхЬау второго сумматора и к ахоцу логового преобразовател , прйчеМ второй вхоц третьего регистра п&м чл Mitaatto isv к первому выходу блока синхронидаивИ пооключеиного вхопом к выхеву аафчиха . .частоты сигнала обра-той otaieh, а второй, /третий и четвертый выхоаЬ вйюка сш осронизации подключены к BTO|%tM BxoiiaM соответственно второго pereclt e пам г, первого регистра пам та и счетчика пульсов, перщлй Вхоа которого поцклк ч а к выходу генератора частоты ааваюшегч сигнала.
Description
Изобретение относитс к автоматичес му управлению и может быть йспользо ванр ал построени цифровых систем автоматического регулировани , в кото рых информаци о зааанном и фактическо значении регулируемой коорцинаты представлена в частотной форме. Известно устройство дл формировани интегральной составл ющей закона регул ровани , содержащее генератор частоты зааающего сигнала, датчик частоты сиг нала обратной св зи, блок несовпадени , цифро-аналоговый преобразователь и реверсивный счетчик, входы которого через блок несовпадени подключены к ге- нератору частоты задающего сигнала и к датчику частоты сигнала обратной св зи а выход - к входу цифро-аналогового преобразовател . Среднее значение напр жени на выходе этого устройства определ етс следующи выражением u.« -v-J X5{i;-xa)dt, X - соответственно заданное и действительное значение регулируемой координаты} посто нна времени интегрировани , определ етс , как правило, параметрами объекта регулировани ; Кд - коэффициент передачи датчика д - коэффициент передачи цифроаналогового преобразовател ( вес единицы младшего разр да ). Однако в установившемс режиме на выходе реверсивного счетчика существуют пульсации единицы младщего разр да. Это приводит к периодическим уменьшени м и увеличени м на единицу дис кретности Д напр жени на выходе цифро-аналогового преобразовател , что снижает статическую точность регулировани . При заданном значении коэффициента передачи датчика регулируемой координаты , требуемую посто нную времени интегрировани , можно обеспечить только соответствующим выбором единицы дискретности Л. Это исключает возможность выбора Л исход из услови обеспечени требуемой статической точности регулировани , что может приводить к ее снижению. Целью изобретени вл етс повышение тошости регулировани . Поставленна цель достигаетс тем, что в устройство дл формировани интегральной составл ющей закона регулировани , содержащее цифро-аналоговый преобразователь генератор частоты зада ющего сигнала и датчик частоты сигнала обратной св зи, введены блок синхронизации и соединенные последовательно счет чик импульсов, первый регистр пам ти, первый сумматор, второй регистр пам ти, второй сумматор и третий регистр пам ти , выход которого подключен к второму входу второго сумматора и к входу цифро-аналогового преобразовател , причем второй вход треть&го регистра пам ти подключен к первому выходу блока синхронизации, вход которого подключен к выходу датчика частоты сигнала обратной св зи, а второй, третий и четвертый выходы блока синхронизации подключены к вторым входам соответственно второго регистра пам ти, nejjsoro регистра пам ти и счетчика импульсов, первый вход которого подключен к выходу генератора частоты задающего сигнала. На чертеже представлена функциональна схема устройства дл формировани интегральной составл ющей закона регулировани . Устройство содеркит генератор 1 частоты задающего сигнала, счетчик 2 импульсов , первый регистр 3 пам ти, первый сумматор 4, второй регистр 5 пам ти , второй сумматор 6, третий регистр 7 пам ти, цифро-аналоговый преобразователь 8, блок 9синхронизации и-датчик 10 частоты сигнала обратной св зи. Устройство работает следующим обрагзом . Сумматоры 4 и 6 могут быть построны на одноразр дных полных сумматорах. дно из слагаемых сумматора 4 вл етс посто нней величиной, что упрощает схему. Блок 9 синхронизации осуществл ет синронизацию работы устройства. С приходе а вход блока синхронизации импульса частоты сигнала обратной св зи на его выодах формируютс четыре тактирующих импульса, сдвинутых во времени. Первый тактирующий импульс поступает на вход ервого регистра 3 пам ти, который при том фиксирует число, записанное в c4eTw ике 2 импульсов. Второй тактирующий импульс поступает на соответствующие ходы триггеров счетчика 2 импульсов, и устанавливает их в нулевое состо ние. ретий и четвертБ1й тактирующий импулыы поступают на входы соответственно второго 5 и третьего 7 регистров пам ти , которые при этом фиксируют коды чисел, сформированные на stixoaax первого 4 и второго 6 сумматоров. На счетный вхоа счетчика 2 импуль .Л сов Б течение периоаа T частоты т поступают импульсы f . Крц числа V записанного в счетчик, равен сумме им« пульсов (цискретных величин) частоты t, поступивших на его вход за врем Т . В то же врем 1| поскольку любой счетчик вл етс интегратором, число , с точностью цо одного квант/а (импульса) равно интегралу от частоты за в ре- (T)at (2) где частота, пропорциональна заданному значению Х регулируемой координаты; f - период частоты J , пропо{ циональной фактическому значению регулируемой координаты; $-КдХ - частота, пропорциональна фактическому значению X регулируемой координаты; Ха К А коэффициенты передачи соответственно генератора частоты задающего сигнал 1 и датчика частоты сигнала обратной св зи, причем , что необходимо дл нормальной работы уст7 ройства. Код числа ) фикснруют в первом регистре пам ти и подают на вход сум матора 4. На выходе последнего формиру ют код числа, --w -K, (г) 21 1,1 --fe - Код лшсла фиксируют во втором регистре 5 пам ти и подают на первый вход второго сумматора 6. Второй сумматор 6 и третий регистр 7 пам ти образуют накапливающий сумматор, на выходе которого формируетс код числа. N; N, c:r.i где у - число периодов Т частоты сиг нала обрагиоА св зи, пр ж1едших за врем интегрировани Ьу,. Выражение (4) с учетом выраи ний (2) и (3) можно представить в следующем виде , 5) где f - локальное врем , св занное с реалы1ым временем соотношением . и , r--i-r Т... ги Длительность произвольного периода частоты сигнала обратной св зи определ етс вьражением Г5(г)атч. (6) Запишем выражение (5) с учетом выражени (6) ir, Л--Л- Л л После преобразований выражение (7) ртнимает следующий вид , При условии, что врем интегрировани -bv равно: .--.5т-. bi . выражение (8) можно представить в сле-ч дующем виде bni-fK I K,Itn,,w-x(t )ia-t (9 Следовательно, напр жение на выходе цифро-аналогового преобразовател 8 равно: )-7H)3atr L о tx3W-x (i)aif (10) Таким образом, на выходе устройства формируетс аналоговый сигнал U , характеризующий интегральную составл ю- щую закона регулировани . Если действительное значение регулируемой координаты равно заданному, то
ф аовый сдвиг межау выхоонымй часто теми генераторе частоты аадаюшего cmv нала н аатчика частоты сигнала обратной св зи остаетс посто нным. Поэтрму в течен ю кажаого перпооа TJ - в счет чшс 2 поступает ооно и то же чисАо ,М импульсов, равное
Слеаовательно, пульсации напр жени на вьЪсоае цифро-аналогового преобразовател отсутствуют.
Анализ выражени (1) показьшает, что при заданных значени х коэффициента передачи КдИ посто нной времени ин-гэг рировани за счет соответствуюрюго вы
бора значени коэффициентаК К / можно установить требуемое значение Ь, которое спредел етс заданной статической точно стью регулировани .
Устройство дл формировани интег ральной составл ющей закона регулирова ни может быть использовано при постро ении систем автоматического регулировани , в которых информаци о заданном и фактическом знвчени х регулируемой координаты представлена в частотной форме, в частности при построении системы управлени двигателем посто нного тока. В этом случаетрегулируемой координатой вл етс скорость вращени двигател , а в качестэе датчика обратной св зи используетс импульсный датчик.
Claims (1)
- УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИНТЕГРАЛЬНОЙ СОСТАВЛЯЮЩЕЙ ЗАКОНА РЕГУЛИРОВАНИЯ, содержащее цифро-аналоговый преобразователь, генератор частоты задающего сигнала и датчик частоты сигнала обратной связи, о т ли ч а го щ е ее я тем, что, с целью, повышения точности регулирования, в него введены блок синхронизации и соединенные последовательно счетчик им— 1 пульсов, первый регистр памяти, первый сумматор, второй регистр памяти, второй сумматор и третий регистр памяти, выход которого подключен к второму входу второго сумматоре и к входу цифро-аналогового преобразователя, причем второй вход Третьего регистра памяти подключен к первому выходу блока синхронизации, подключенного входом к выходу датчика ..частоты сигнала обратной оВййи, а второй, j третий н четвертый выходы блока синхронизации подключены к вторым входам соответственно второго регистра памяти, первого регистра памяти и счетчика им- . β пульсов, первый вход которого подключен к выходу генератора частоты задающего сигнала.ί1 JL022112
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813345386A SU1022112A1 (ru) | 1981-10-12 | 1981-10-12 | Устройство дл формировани интегральной составл ющей закона регулировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813345386A SU1022112A1 (ru) | 1981-10-12 | 1981-10-12 | Устройство дл формировани интегральной составл ющей закона регулировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1022112A1 true SU1022112A1 (ru) | 1983-06-07 |
Family
ID=20979473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813345386A SU1022112A1 (ru) | 1981-10-12 | 1981-10-12 | Устройство дл формировани интегральной составл ющей закона регулировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1022112A1 (ru) |
-
1981
- 1981-10-12 SU SU813345386A patent/SU1022112A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Куавсский Р. А., Шубенко В. А. Электропривооы посГо нногч) тока .с пифррвым управлением. М,, Серги , 1973, с. 36-39 (пропготи ). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4409564A (en) | Pulse delay compensation for frequency synthesizer | |
EP0205544B1 (en) | Frequency divider | |
US4034367A (en) | Analog-to-digital converter utilizing a random noise source | |
SU1022112A1 (ru) | Устройство дл формировани интегральной составл ющей закона регулировани | |
US3657558A (en) | Multiple ramp waveform generator | |
EP0662755A1 (en) | Ramp generator | |
SU1401576A1 (ru) | Генератор псевдослучайных сигналов | |
SU842881A1 (ru) | Устройство дл определени ОпТиМАльНОгО пЕРиОдА фуНКциОНиРО-ВАНи издЕли | |
SU790100A1 (ru) | Умножитель частоты | |
SU1388861A1 (ru) | Устройство дл расширени диапазона в системе остаточных классов | |
JP2517764Y2 (ja) | D/a変換装置 | |
JP3074739B2 (ja) | 交流電圧のサイクル制御方法 | |
SU1211758A1 (ru) | Устройство дл определени параметра степенной модели среднего значени случайного сигнала | |
SU1347112A1 (ru) | Устройство дл управлени регул тором переменного напр жени со звеном повышенной частоты | |
JPS6367439B2 (ru) | ||
SU1345181A1 (ru) | Генератор последовательности обобщенных чисел Фибоначчи с произвольными начальными услови ми | |
SU1413697A1 (ru) | Электропривод посто нного тока | |
SU1003354A1 (ru) | Делитель частоты следовани импульсов | |
SU508958A1 (ru) | Устройство формировани сигналовчастотной телеграфии с подавленнымиизлучени ми | |
JPS56117424A (en) | Time-division type d-a converter | |
SU1387178A1 (ru) | Генератор случайного процесса | |
JPH04262614A (ja) | 期間信号を出力する電子装置 | |
SU1173504A1 (ru) | Устройство дл управлени вентильным преобразователем | |
SU1001433A1 (ru) | Устройство дл управлени группой импульсных преобразователей | |
SU1408437A1 (ru) | Генератор случайного потока импульсов |