Изобретение относитс к импульсной технике. Известен цифровой умножитель час тоты, содержащий квадрцевый генератор и последовательно соединенные дифференцирующую цепь, элемент ИЛИ, управл емую линию эадержки иделитель частоты Cl3« Однако известный умножитель отли чаетс сложностью и обладает неравномерностью выходной последовательн ти импульсов, Наиболее близким по технической сущности к изобретению вл етс удв итель частоты следовани импульсов, содержащий два элемента И-НЕ, первы вход одного из которых непосредстве но, а второго черев инвертор соедин ны с входной шиной, а выходы - с вх дами элемента ИЛИ, Триггер и интеграторы 2. Однако при изменении входной час тоты это устройство не обеспечивает сохранени равномерной импульсной последовательности, так как длитель ность импульсов, формируемых устройством , опреде л етс лишь посто н ной времени интегрирующих цепей. Цель изобретенИЯ - получение рав номерного распределени импульсов н выходе устройства. Цель достигаетс тем, что в удвоитель частоты следовани импульсо содержащий первый и второй элементы первые входы которых соединены соот ветственно непосредственно и через инвертор с входной шиной, а выходы с входами элементов ИЛИ, и интеграторы , введены два делител напр жени на два и первый и второй элемен ты сравнени , выходы последних подключены к вторым входам соответству щих элементов И, первые входы - к выходам соответственно первого и вт рого интеграторов,вторые входы к выходам соответственно первого и второго делителей напр жени на два. входы которых соединены с выходами соответственно второго и первого интеграторов , входы которых подключены соответственно к выходу инвертора и к входной шине, а входы сброса к выходам соответственно первого и |Второго элементов И. .На чертеже представлена структурна схема устройства. Устройство содержит инвертор 1, элемент ИЛИ 2, интеграторы 3 и 4, делители 5 и б, элементы 7 и 8 сравнени , элементы И 9 и 10, входную шину 11 и выходную 12 шины. Работа устройства основана на сле д щем изменении пороговых уровней напр жений устройства сравнени , переключение которых происходит в моменты времени, соответствующие половине интервала между фронтами импульсов входной частоты. В установившемс режиме работы с поступлением на шину 11 положительного импульса напр жение на выходе интегратора 3 линейно возрастает до УРОВНЯ, пропорционального длительности входного сигнала, С окончанием положительного импульса на шине 11 на выходе интегратора 3 сохран етс посто нный уровень напр жени , который через делитель 6 с коэффициентом делени 1/2 поступает на инвертирующий Вход элемента 8. Одновременно с этим по вл етс положительный импульс напр жени на выходе инвертора 1. При этом линейно нарастает напр жение на выходе интегратора 4 и прикладываетс к иеинвертирующему входу элемента 8. В момент времени, соответствующий половине паузы между положительными импульсами , происходит переключение элемента 8,сопровождающеес по влением на выходе положительного импульса. При совпадении этого импульсаи импульса с выхода инвертора 1 на выходе элемента 10 по вл етс импульс, который через элемент 2 поступает на шину 12 и по входу сброса устанавливает в исходное состо ние интегратор 3 и непосредственно св занный с НИК} элемент 7. Аналогично работает -удвоитель и в следук ций полупериод входной частоты . С окончанием паузы между входными импульсами на выходе интегратора 4 устанавливаетс посто нный уровень напр жени , пропорциональный длительности паузы. Линейно возрастающее выходное напр жение интеграто-. ра 3 сравниваетс на элементе 7 с половиной напр жени интеграторс1 4, задаваемого с помощью делител 5. Переключение элемента 7 происходит в момент времени, соответствующий половине длительности входного импульса . Под действием импульсов на выходе элемента 7 и шине 11 на выходе элемента 9 по вл етс положительный импульс, который через элемент 2 поступает на шину 12 и по входу сброса устанавливает в исходное состо ние интегратор 4 и непосредственно св занный с ним элемент 8. Данный удвоитель частоты следовани импульсов осуществл ет автоматическое слежение за изменением входной частоты, длительность каждого предыдущего полупериода преобразуетс в уровень напр жени , который определ ет момент переключени элемента 7 или 8 в текущем полупериоде . На выходе элемента 7 частота повторени импульсов в два раза выше входной частоты. Диапазон рабочих частот данного устройства снизу ограничиваетс посто нной времени интегрировани интегратора , сверху - точностью иThe invention relates to a pulse technique. A digital frequency multiplier is known, which contains a quadrant oscillator and a series-connected differentiating circuit, an OR element, a controlled control line frequency separator Cl3. However, a known multiplier is complex and has an uneven output pulse sequence. The closest to the technical essence of the invention is The pulse frequency module contains two NAND elements, the first input of one of which is direct, and the second through the inverter are connected to the input bus, and Exit - Rin with rows of OR, Trigger integrators and 2. However, when changing the input hour Toty this device does not provide uniform storing the pulse sequence, as NOSTA The duration of pulses generated by the device is determined only l N hydrochloric time constant integrating circuits. The purpose of the invention is to obtain a uniform distribution of pulses on the device output. The goal is achieved by the fact that a pulse containing a first and a second element in the frequency follower the first inputs of which are connected, respectively, directly and via an inverter to the input bus, and the outputs to the inputs of the OR elements, and the integrators, are two voltage dividers, two and one the comparison elements, the outputs of the latter are connected to the second inputs of the corresponding elements And, the first inputs to the outputs of the first and second integrators respectively, the second inputs to the outputs of the first and second dividers, for example voltage by two. whose inputs are connected to the outputs of the second and first integrators, respectively, whose inputs are connected respectively to the output of the inverter and to the input bus, and the reset inputs to the outputs of the first and | second elements, respectively. The drawing shows the block diagram of the device. The device contains an inverter 1, the element OR 2, the integrators 3 and 4, the dividers 5 and b, the elements 7 and 8 of the comparison, the elements 9 and 10, the input bus 11 and the output 12 bus. The operation of the device is based on the following change in the threshold levels of the comparison device voltages, which are switched at the times corresponding to half the interval between the edges of the input frequency pulses. In the steady-state operating mode with a positive pulse on the bus 11, the voltage at the output of the integrator 3 increases linearly to a LEVEL proportional to the duration of the input signal. With the end of the positive pulse on the bus 11, the voltage of the integrator 3 remains constant with a division factor of 1/2, arrives at the inverting input of element 8. At the same time, a positive voltage pulse appears at the output of the inverter 1. In this case, the voltage rises linearly on you ode integrator 4 and is applied to the input ieinvertiruyuschemu element 8. In a time corresponding to half of the pause between pulses positive, switching element 8 comes up, followed by the appearance of a positive pulse at the output. When this pulse coincides with the pulse from the output of the inverter 1, a pulse appears at the output of element 10 and goes through bus 12 to element 12 and integrator 3 returns to reset state and element 7. It works similarly to doubler and in the following half-period of the input frequency. With the end of the pause between the input pulses at the output of the integrator 4, a constant voltage level is set proportional to the pause duration. Linearly increasing output voltage integrato. Section 3 is compared on element 7 with a half voltage of integrator1 4 defined by divider 5. Element 7 is switched at a time instant corresponding to half the duration of the input pulse. Under the action of pulses at the output of element 7 and bus 11, at the output of element 9, a positive pulse appears, which through element 2 enters bus 12 and, at the reset input, integrates 4 and the element 8 directly connected with it sets this element. pulse frequency automatically monitors the input frequency, the duration of each previous half-period is converted to a voltage level that determines the moment of switching element 7 or 8 in the current half-period. At the output of element 7, the pulse repetition frequency is twice as high as the input frequency. The operating frequency range of this device is limited from below by the integrator integration time constant, from above by accuracy and
10196151019615
быстродействием примен емых элементов,формирование равномериой импульснойthe speed of the applied elements, the formation of uniform impulse
в первую очередь элементов сравиени .последовательности в широком часТг )ким образом, предлагаемый удво-тотном диапазоне и обладает высокимfirst of all, the elements of a sequence, in a wide frequency of Tg, are thus proposed in a double range and have a high
итель частоты импульсов обеспечиваетбыстродействием.The pulse frequency model provides high-speed operation.