00 ю Изобретение относитс к импульсной технике и может быть использова дл временного согласовани сигнало в устройствах временной обработки и формации. Известен временной селектор целы импульсов, содержащий два триггера, линию задержки, инвертор и элемент Однако то устройство пропускают на выход импульсы, совпадающие со -стробирующим сигналом или запаздывающие относительно его и не пропус кает импульсы, опережающие его. Вре менного согласовани импульсов вход ного и стробируемых сигналов устрой ство не обеспечивает. Наиболее близким к изобретению по технической сущности вл етс вр менной селектор импульсов, содержащ триггер входного сигнала. триггер стро.бируемого сигнала, вход установ ки нул которого соединен с выходом элемента ИЛИ через : лемент задержки элемент И, первый вход которого под ключен к выходу триггера стробируем го сигнала, второй вход подключен к (ВЫХОДУ Триггера входного сигнала, э менты запрета, выходы которых соединены с входами элемента ИЛИ, входы запрета соединены с входными шинами а информационные входы - с выходами триггеровС2 . Однако известный временный селектор импульсов хорошо работает тол КО в том случае, когда врем задержки элемента задержки и временные сдвиги в различных цеп х не слишком большие. Если временные сдвиги велики, то импульсы на выходе устройства будут короче входных, так как сигнал сброса триггеров вырабатываетс через врем , равное времени задержки элемента задержки, после окончани первого пришедшего на вход устройства импульса. При увеличении времени задержки элемента задержки ухудшаетс разре шающа способность устройства. Кроме того, врем возврата устрой ств.а в исходное состо ние, после окончани входного сигнала равно удвоенному времени задержки элемента задержки, что снижает бистродействие устройства. Целью изобретени вл етс повышение быстродействи устройства и расширение его функциональных возмож ностей. обеспечиваемое получением на выходе устройства импульсов, длительность которых была бы не меньше входных, без ухудшени его разрешающей способности. Поставленна цель достигаетс 1тем, что во временной селектор импульсов , содержащий два триггера, пе вый элемент ИЛИ, элемент задержки, первый элемент И, первый вход которо го соединен с выходом первого. тригге ра, а второй вход подключен к выходу второго триггера, элемент запрета, вход запрета которого соединен с S-входом второго триггера, введены второй элемент И и второй элемент ИЛИ, первый вход которого соединен с шиной входного сигнала и первом входом первого элемента ИЛИ, а выход подключен к первому входу второго элемента И, второй вход которого соединен с шиной стробируемого сигнала, а выход соединен с вторыми входами первого и второго элементов ИЛИ и с S-входом первого триггера , R-вход которого соединен с R-входом второго триггера и выходом элемента запрета, информационный вход которого через элементзадержки соединен с выходом второго триггера, S-вход которого соединен с выходом первого элемента ИЛИ, На чертеже приведена структурна схема предлагаемого устройства. Устройство содержит триггеры 1 и 2, элементы 3 и 4 И, элемент Задержки 5, элементы 6 и 7 ИЛИ, элемент 8 задержки, шину 9 входного сигнала и шину 10 стробируемого сигнала . Устройство работает следующим образом . Импульс входного сигнала с 9 поступает на первый вход элемента 6 и через элемент 7 на первый вход элемента 4, Если во врем действи этого импульса на шину 10, т.е. на второй вход элемента 4,, поступает импульс стробируемого сигнала, частично или полностью перекрывающийс с импульсом на шине 9, на выходе элемента 4 устанавливаетс уровень логической единицы. Этот уровень устанавливает триггер 1 в единицу и одновременно поступает на вторые входы элементов б и 7. Если импульс на шине 9 заканчиваетс раньше импульса на шине 10, то на первый вход элемента 7 поступает уровень логического нул , на второй его вход продолжает поступать уровень логической единицы с выхода с-лемента 4. Уровень погической единицы на выходе элемента 4 сохран етс до окончани импульса, поступающего на шину 10. Импульсы с выхода элемента 4 и с шины 9, поступа на входы элемента б, образуют на его выходе суммарный импульс, передний фронт которого совпадает с передним фронтом импульса на шине 9, а задний фронт совпадает с задним, фронтом импульса, поступающего на шину 10 и перекрывающегос с импульсом, поступающим на шину 3 (с учетрм задержки самих элементов 6 и 8 ). Суммарный импульс с выхода элемента б поступает на S-вход триггера 2 и устанавливает его в единицу . Одновременно, этот импульс поступает на вход запрета элемента 5, не позвол до окончани импульса про ходить на его выход уровню логической единицы, поступающему с выхода триггера 2 через элемент 8 на его информационный вход. После окончани импульса , на выходе элемента 5 устававливаетс уровень логической единигиы. который своим передним франтом устанавливает триггеры 1 и 2 в ноль. установки триггера 2 в ноль на вход элемента 8 поступает уровень логическрго нул , который по вл етс на его выходе через врем , равное времени задержки элемента. Таким образом, на вь1ходе элемента 5 дл ус тановки триггеров в ноль формируетс импульс, длительность которого равна времени задержки элемента задержки . Следовательно, устройство возвращаетс в исходное состо ние за врем равное времени задержки элемента задержки , а не удвоенному его значению кай в прототипе. : Импульсы с виходов триггеров .1 и . 2 поступают на входы элемента З.и (в случае их совпадени )на выходе элемента 3 oбpaзs oтc выходной сигнал . Который имеет по сравнению с им пульсами на выходе триггера 2 несов падающиё или совпадающие передние фронты и совпадающие задние фронты, причем импульсы на выходе устройст-. ва по длительности не меньше, чем длительность импульса, посту пвпщ 9Гб на шину 10 и перекрывающегос с импульсом, поступающим на шину 9, лри этом разрешающа способность устройства не ухудшаетс :, так как оно стробируетс импульсом входного сигнала i.a шине 9. I Врем задержки элемента 6 дсхпжно бытб таким, чтобы импульс, обра зующийс на выходе элемента 5, равный по длительности времени задержки ; элемента задержкн надежно устайавливал в ноль Bcei тригге1;мл. Использование изобретени позвол ет расширить функциональные воэмож ности устройства и получить более высокое его быстродействие/ т.е. работать на более высоких частотах по сравнению с прототипом. Испытани устройства подтвёрждают его преимущества перед известны- : ми, заключающиес в получении на выходе импульсов, длительность которых не меньше, чем длительность входных импульсов, и в возможности работы на более высоких частотах за счет того, что устройство возвращаетс в исходное состо ние за-врем , равное времени згщержки элемента задержки, а не удвоенному его значению как в прототипе.The invention relates to a pulse technique and can be used for temporal alignment of a signal in a time processing device and a formation. The time selector of pulses is known, which contains two triggers, a delay line, an inverter and an element. However, the device passes pulses to the output that coincide with the gating signal or are delayed relative to it and does not skip pulses that are ahead of it. The device does not provide time matching of the pulses of the input and gated signals. Closest to the invention in its technical essence is a temporal pulse selector containing a trigger for the input signal. trigger of a built-in signal, the setup input of which is connected to the output of the element OR through: delay element AND, the first input of which is connected to the trigger output of the strobe signal, the second input is connected to the (Trigger output of the input signal, prohibition elements, outputs which are connected to the inputs of the element OR, the inputs of the ban are connected to the input buses and the information inputs to the outputs of the trigger switches C. However, the known temporary pulse selector works well only when the delay time of the delay element and Negative shifts in different circuits are not too large. If the temporal shifts are large, then the pulses at the output of the device will be shorter than the input, since the trigger reset signal is generated after a time equal to the delay time of the delay element after the end of the first impulse that arrives at the input of the device. the delay time of the delay element deteriorates the resolution of the device.In addition, the time the device returns to its original state, after the end of the input signal is equal to twice the delay time of the elements This delay, which reduces the speed of the device. The aim of the invention is to increase the speed of the device and expand its functionality. provided by the output of the device pulses, the duration of which would be no less than the input, without deteriorating its resolution. The goal is achieved by the fact that, in the time selector of pulses, containing two triggers, the first OR element, the delay element, the first AND element, the first input of which is connected to the output of the first one. trigger, and the second input is connected to the output of the second trigger, a prohibition element, the prohibition input of which is connected to the S input of the second trigger, the second AND element and the second OR element are entered, the first input of which is connected to the input signal bus and the first input of the first OR element, and the output is connected to the first input of the second element I, the second input of which is connected to the bus of the gated signal, and the output is connected to the second inputs of the first and second elements OR and to the S input of the first trigger, the R input of which is connected to the R input of the second trigger andthe output of the prohibition element, whose information input through the delay element is connected to the output of the second trigger, the S input of which is connected to the output of the first OR element. The drawing shows the block diagram of the proposed device. The device contains triggers 1 and 2, elements 3 and 4 AND, element Delay 5, elements 6 and 7 OR, element 8 of delay, bus 9 input signal and bus 10 gated signal. The device works as follows. The impulse of the input signal from 9 is fed to the first input of element 6 and through element 7 to the first input of element 4, If during this pulse the bus 10, i.e. To the second input of element 4, a pulse of the gated signal arrives, partially or completely overlapping with the pulse on bus 9, the level of the logical unit is set at the output of element 4. This level sets the trigger 1 to unity and simultaneously enters the second inputs of elements b and 7. If the pulse on bus 9 ends before the pulse on bus 10, then the first input of element 7 receives a logic zero level, its second input continues to flow a logical one from the output of the c-element 4. The level of the pseudo-unit at the output of element 4 is maintained until the end of the pulse arriving at the bus 10. The pulses from the output of element 4 and from the tire 9, entering the inputs of element b, form at its output a total impulse s front which coincides with the front edge of the pulse on the bus 9, and the trailing edge coincides with the rear, the pulse supplied to the bus 10 and overlapped with pulse coming on bus 3 (c uchetrm delay elements themselves 6 and 8). The total pulse from the output of the element b is fed to the S input of the trigger 2 and sets it to one. At the same time, this impulse arrives at the input of the prohibition of element 5, preventing the end of the impulse from passing to its output to the level of a logical unit coming from the output of trigger 2 through element 8 to its information input. After the end of the pulse, the output of element 5 is set to a logical unity level. which, with its front dandy, sets triggers 1 and 2 to zero. Setting trigger 2 to zero at the input of element 8 enters a logical zero level, which appears at its output after a time equal to the element delay time. Thus, at the start of the element 5 for setting the triggers to zero, a pulse is formed whose duration is equal to the delay time of the delay element. Consequently, the device returns to its original state in time equal to the delay time of the delay element, and not to the doubled value of kai in the prototype. : Impulses from trigger triggers .1 and. 2 are fed to the inputs of the element Z.i. (in the case of their coincidence) at the output of the element 3, the samples are from the output signal. Compared to pulses at the output of trigger 2, it has inconsistent or coincident leading edges and coinciding trailing edges, with pulses at the output of the device. The length of the pulse is not less than the pulse duration, the post is 9GB per bus 10 and overlapping with the impulse arriving at the bus 9, this does not impair the resolution of the device: because it is gated with the impulse of the input signal ia bus 9. I Element time delay 6 is in such a way that the pulse resulting from the output of element 5 is equal in duration to the delay time; the element of the delay reliably set to zero Bcei trigger1; ml. The use of the invention allows to expand the functional capabilities of the device and to obtain a higher speed of operation / i. work at higher frequencies compared to the prototype. Testing of the device confirms its advantages over the known ones, which consists in receiving pulses at the output, the duration of which is not less than the duration of the input pulses, and in the possibility of operating at higher frequencies due to the fact that the device returns to its initial state , equal to the delay time of the delay element, and not double its value as in the prototype.