SU1015366A1

SU1015366A1 - Synchronization device

Info

Publication number: SU1015366A1
Application number: SU813362475A
Authority: SU
Inventors: Юрий Николаевич Бесов; Валерий Викторович Федотов
Original assignee: Предприятие П/Я В-2969
Priority date: 1981-12-11
Filing date: 1981-12-11
Publication date: 1983-04-30

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ , содержащее два регистра, два коммутато а, причем выходы первого и второго коммутаторов соединены соответственно с информационными входами первого и второго регистров, группа выходов первого регистра вл етс первой группой выходов фазовой синхронизации устройства и соединена соответственно с группой управл ющих входов второго коммутатора , группа информащюнных входов которого вл етс первой группой входов сигналов логического уело-. ВИЯ устройства, втора группа входов сигналов логического услови устройства соединена соответственно с группой.информационных входов первого коммутатора, группа управл ющих входов первого коммутатора соединена с группой выходов второго регистра и вл етс второй группой выходов фазовой синхронизации устройства , первый и второй ходы фазовой синхронизации устройства соединены соответственно с синхровходами первого и второго регистров, вход разрешени следующего состо ни -устройства соединен с управл ющим входом второго регистра, о тличающеес тем, что, с целью повьвыени надежности, в него введен блок сравнени , перва и (Л втора группы входов которого соединены с группой выходов первого и второго регистров соответственно, выход блока сравнени соединен с управл ющим входом первого регистра и вл етс контрольным выходом режима ожидани устройства.A SYNCHRONIZATION DEVICE containing two registers, two commutators, the outputs of the first and second switches are connected respectively to the information inputs of the first and second registers, the output group of the first register is the first group of device phase synchronization outputs and is connected respectively to the group of control inputs of the second switch The group of information inputs of which is the first group of inputs of the logic level signals. The VTI device, the second group of inputs of the logical condition signals of the device are connected respectively to the group of information inputs of the first switch, the group of control inputs of the first switch is connected to the output group of the second register and is the second group of outputs of the device phase synchronization are connected respectively, with the synchronous inputs of the first and second registers, the enable input of the next state of the device is connected to the control input of the second p The registrar, which is distinguished by the fact that, in order to increase the reliability, a comparison block is inserted into it, the first and (L second groups of inputs of which are connected to the output groups of the first and second registers, respectively, the output of the comparison block is connected to the control input of the first register and control output standby device.

Description

СПSP

соwith

оabout

О)ABOUT)

Изобретение относитс к вычислительной технике и может быть использовано в устройствах синхронизации, обеспечивающих требуемую последовав тельность операций.The invention relates to computing and can be used in synchronization devices that provide the required sequence of operations.

Известно устройство синхронизации , используемое дл выработки определенной последовательности синх роимпульсов и содержащее элемент И, счетчик,переключатель и одновибратор 1.A synchronization device is known that is used to generate a specific sequence of sync pulses and contains an AND element, a counter, a switch, and a one-shot 1.

Однако в известном устройстве отсутствует режим ожидани , что не позвол ет осуществл ть синхронизацию работы двух устройств.However, in the known device there is no standby mode, which does not allow synchronization of the operation of two devices.

Наиболее близким к предлагаемому вл етс устройство синхронизации, содержащее два регистра, два блока ко1ммутации и элемент ИЛИ. В каждом текущем состо нии формируетс следующее состо ние устройства синхронизации . Запись кодов в регистры осуществл етс в четные и нечетные такты синхроимпульсами, поступающим по шинам фазовой синхронизации. Входение в режим ожидани осуществл етс при отсутствии логических условий на входах схем коммутации, при этом в соответствующий регистр записываетс полностью нулевой код 00Closest to the present invention is a synchronization device containing two registers, two switching units and an OR element. In each current state, the next state of the synchronization device is generated. Writing codes into registers is carried out on even and odd clock cycles by clock pulses arriving over phase synchronization buses. Entry into the standby mode is carried out in the absence of logical conditions at the inputs of the switching circuits, with the fully zero code 00 being written into the corresponding register

Состо ние, соответствующее нулевому коду дл этого регистра, вл етс нерабочим и используетс схемой ИЛИ дл выработки сигнала, запрещающего изменение состо ни другого регистра, в котором он может находитьс до тех пор, пока на входах соответствующей схемы коммутаци не по в тс логические услови , необходимые дл перевода устройства синхронизации в следующее состо ние 2 .The state corresponding to the zero code for this register is inoperative and is used by the OR circuit to generate a signal that prohibits a change in the state of another register in which it can stay until the inputs of the corresponding circuit have logical conditions Necessary to transfer the synchronization device to the next state 2.

Недостатками указанного устройства вл ютс наличие одного нерабочего состо ни , соответствующего коду 000, а также невозможность использовани всех кодов (кроме кода 000) дл организации режима ожидани . Кроме того, отсутствует аппаратный Контроль дл режима разделени времени по каналам синхронизации . Все это сужает функциональные возможности устройства.The disadvantages of this device are the presence of one idle state corresponding to code 000, as well as the impossibility of using all codes (except code 000) for organizing the standby mode. In addition, there is no hardware control for the time division mode by synchronization channels. All this reduces the functionality of the device.

Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Поставленна цель достигаетс тем, что в устройство дл синхронизации , содержащее два регистра, два коммутатора, причем выходы первого и второго коммутаторов соединены соответственно с информационными входами первого и второго регистров, группа выходов первого регистра вл етс первой группой выходов фазовой синхронизации устройства и соединена соответственно с группой управл ющих входов второго коммутатора, группа информационных входов которого вл етс первой группой входов сигналов логического услови устройства , втора группа входов сигналов логического услови устройртва соединена соответственно с группой информационных входов первого коммутатора , группа управл ющих входов первого коммутатора соединена с группой выходов второго регистра и вл етс второй группой выходов фазовой синхронизации устройства, первый и второ входы фазовой синхронизгщии устройства соединены соответственно с синхровходами первого и второго регистров , вход разрешени следующего состо ни устройства соединен с управл ющим входом второго регистра, введен блок сравнени , перва и втора группы входов которого соединены с группой выходов первого и второго регистров соответственно, выход блока сравнени соединён с управл ющим входом первого регистра и вл етс контрольным выходом режима ожидани устройства.The goal is achieved by the fact that in a synchronization device containing two registers, two switches, the outputs of the first and second switches are connected respectively to the information inputs of the first and second registers, the output group of the first register is the first group of phase synchronization outputs of the device and is connected respectively to the group of control inputs of the second switch, the group of information inputs of which is the first group of inputs of the signals of the logical condition of the device, the second g The Upp inputs of the logic condition signals of the device are connected respectively to the group of information inputs of the first switch, the group of control inputs of the first switch is connected to the output group of the second register and is the second group of outputs of the device phase synchronization, the first and second inputs of the device phase synchronization are connected respectively to the synchronous inputs of the first and the second register, the enable input of the next state of the device is connected to the control input of the second register, a block is entered compared to In addition, the first and second groups of inputs of which are connected to the group of outputs of the first and second registers, respectively, the output of the comparison unit is connected to the control input of the first register and is the control output of the device idle mode.

На чертеже приведена схема устройства .The drawing shows a diagram of the device.

Устройство содержит регистры 1 и 2, коммутаторы 3 и 4, группы 5 входов сигналов логических ус,ловий, блок 6 сравнени , входы 7,8 и 11 фазовой синхронизации и группы 9 и 10 выходов фазовой синхронизации.The device contains registers 1 and 2, switches 3 and 4, groups 5 of the inputs of logic signals, signals, block 6 of comparison, inputs 7.8 and 11 of phase synchronization and groups 9 and 10 of outputs of phase synchronization.

Устройство работает следующим образом .The device works as follows.

Устройство дл синхронизации, изображенное на чертеже, позвол ет организовать режим ожидани на первом регистре. Аналогичным образом может быть организован режим ожидани и на втором регистре. Дл этбго входы блока сравнени необходимо подключить к выходам регистра 1 и коммутатора 4, а его выход - к управл ющему входу регистра 2. Подключение двух блоков сравнени позвол ет организовать режим ожидани попеременно и на первом, и на втором регистрах. Принцип работы устройства при организации режима ожидани во всех случа х одинаков и заключаетс в выработке блоком сравнени сигнала, запрещающего изменение состо ни регистра при попытке на нем в данный момент времени повторить состо ние другого регистра.The synchronization device shown in the drawing allows the standby mode to be organized in a first register. Similarly, the standby mode can also be organized in the second register. For this, the inputs of the comparison unit must be connected to the outputs of register 1 and switch 4, and its output - to the control input of register 2. Connecting two comparison units allows you to organize the standby mode alternately on both the first and second registers. The principle of operation of the device in the organization of the standby mode is the same in all cases and consists in the generation by the comparator of a signal prohibiting a change in the state of the register when an attempt is made on it at a given moment in time to repeat the state of another register.

Предположим, что код на выходе регистра 2 определ ет состо ние устройства синхронизации в данный момент времени и поступает на управл ющие ВХОД5Л ко№ утатора 3 и первую группу входов блока 6 сравнени В соответствии с .этим кодом коммутатор 3 пропускает на входы регистра 1 код одного из логических условий , подаваемых на группы 5 входных ший устройства синхронизации. Код, выработанный коммутатором 3,Suppose that the code at the output of register 2 determines the state of the synchronization device at a given moment in time and arrives at the control INPUT 5L of the notation of the 3 and the first group of inputs of the comparison unit 6. In accordance with this code, the switch 3 passes the code one to the inputs of the register 1 from the logical conditions supplied to the groups of 5 input devices of the synchronization. The code generated by the switch 3,

вл етс кодом, определ ющим следующее состо ние устройства, и запоминаетс регистром 1 в момент прихода сигнала синхронизации по входу 7 и в случае отличи этого кода от кода на выходе регистра 2. Изменение состо ни на выходе регистраis a code defining the next state of the device, and is stored by register 1 at the time of arrival of the synchronization signal on input 7 and in the case of the difference of this code from the code at the output of register 2. Change of state at the output of register

1приводит, в свою очередь, к выработке коммутатором 4 следующего состо ни регистра 2, в которое он переключаетс в момент прихода сигнала по входу 8 и т.д. В случае равенства кодов на выходах регистра1 leads, in turn, to the switch 4 generating the next state of register 2, to which it switches at the moment the signal arrives at input 8, and so on. In the case of equality of codes at the outputs of the register

2и коммутатора 3 блок 6 сравнени выдает на управл ющий вход регистра 1 сигнал, запрещающий .изменение его состо ни и в котором он находитс до тех пор, пока коды на входах схемы; сравнени остаютс одинаковыми.2 and switch 3, the comparison unit 6 outputs to the control input of register 1 a signal that prohibits changing its state and in which it remains until the codes at the circuit inputs; the comparisons remain the same.

Выход из режима ожидани осущестл етс в направлении, определ емом логическими услови ми на входных шинах коммутатора 3. Изменение логических условий приводит к изменению кода на выходе коммутатора 3 и к изменению сигнала на управл ющем ;входе.регистра 1. С приходом синх;росигнала по входу 7 регистр 1 изменит свое состо ние и т.д. Условием выхода из режима ожидани вл етс отличие кодов на входах блока сравнентл . Формирование логических условий выхода из режима ожидани и задани следующего Состо ни устройства осуществл етс , например, попараметру времени (таймеру),. количеству тактов задак цего генератора , по результатам вьшолн ни какой .либо асинхронной операции и т.д.Exit from the standby mode is carried out in the direction determined by the logic conditions on the input buses of the switch 3. Changing the logical conditions leads to a change in the code at the output of the switch 3 and to a change in the signal on the control; input.register 1. With the arrival of at input 7, register 1 will change its state, and so on. The condition for exiting standby mode is the difference between the codes at the inputs of the comparative unit. The formation of the logical conditions for exiting the idle mode and setting the next Device State is carried out, for example, with a time parameter (timer). the number of clock cycles of the generator, according to the results of any asynchronous operation, etc.

Наличие сигнала с выхода блока на входе 12 позвол ет устройству управлени , в составе которого работает устройство синхронизации, вести дополнительный контроль режима ожидани . По нему можно начинать формиров а ть п араметры време ни, количество тактов, начать асинхронную операцию и т.д. Одновременной смены логических условий на входах двух блоков коммутации быть не может, так как каждый предыдущий такт, четный или нечетный, измен услови .The presence of a signal from the output of the block at input 12 allows the control unit, within which the synchronization device operates, to conduct additional control of the sleep mode. According to it, you can begin to form time parameters, the number of cycles, start an asynchronous operation, etc. There can be no simultaneous change of logical conditions at the inputs of two switching units, since each previous clock cycle, even or odd, changes conditions.

подготагливает последующий, нечетный или четный.prepares subsequent, odd or even.

Описанный пор док работы предлагаемого устройства синхронизации одинаково верен дл любого кода и позвол ет, в отличие от прототипа . использовать все коды дл организации режима ожидани . Кроме того, нулевой код также вл етс рабочим состо нием..The described order of operation of the proposed synchronization device is equally true for any code and allows, unlike the prototype. use all codes for organizing standby mode. In addition, the zero code is also the operating state.

Такое включение блока сравнени в устройство обеспечивает также аппаратный контроль за режимом разделени временных состо ний на выходах обоих регистров {аппаратный контроль иSuch inclusion of the comparator unit in the device also ensures the hardware control over the time-sharing mode at the outputs of both registers {hardware control and

обеспечение режима разделени време- ни по каналам синхронизации). Практическим примером такой работы ус.тройства дл синхронизации может быть синхронизаци работы двух устройств с одним (например, работа двух контроллеров на одну магистраль , на одно ОЗУ и т.д.) и обеспечение режима разделени времени. В предлагаемом устройстве синхронизаци работы двух устройств задаетс состо ни ми с выходов первого и второго регистров, а их взаимодействие с общим устройством синхронизируетс одинаковыми состо ни ми. При этом режим разделени времени обеспечиваетс автоматически, поскольку по вление одинаковых состо ний на выходе регистров невозможно. ДоЯолнительйый эффект эаключаетс1 в исключении значительной части оборудовани , предназначенного дл provision of time division mode by synchronization channels). A practical example of such a device operation for synchronization can be the synchronization of the operation of two devices with one (for example, the operation of two controllers on one trunk, on one RAM, etc.) and the provision of time-sharing mode. In the proposed device, the synchronization of the operation of two devices is determined by the states from the outputs of the first and second registers, and their interaction with the common device is synchronized by the same states. In this case, the time division mode is provided automatically, since the occurrence of identical states at the output of registers is impossible. The EXCLUSIVE effect is to exclude1 in the exclusion of a significant part of the equipment intended for

взаимных блокировок, и согласовании работы устройств во времени.interlocks, and the coordination of the operation of devices in time.

Таким образом, предлагаемое устройство дл синхронизации по сравнению с известным позвол ет с помощью введенного блока сравнени использовать все состо ни регистров как рабочие,-все коды дл организации режима ожидани , организоватьThus, the proposed device for synchronization, in comparison with the known one, allows using the entered comparison block to use all the register states as working, all codes for organizing the sleep mode, to organize

(вести) аппаратный контроль режима .разделени времени на выходах регистров . Тем самым обеспечиваютс расширение функциональных возможностей устройства синхронизации при организации режима ожидани и повЕлиение его надежности.(lead) hardware control of the mode. time division at the outputs of registers. This provides an extension of the functionality of the synchronization device in the organization of the idle mode and increases its reliability.

// S// S

Claims

A SYNCHRONIZATION DEVICE comprising two registers, two switches, the outputs of the first and second switches being connected respectively to the information inputs of the first and second registers, the group of outputs of the first register is the first group of phase synchronization outputs of the device and connected to the group of control inputs of the second switch, respectively the information inputs of which is the first group of inputs of the signals of the logical ue- or device, the second group of inputs of the signals of the logical condition I device is connected respectively to the group of information inputs of the first switch, the group of control inputs of the first switch is connected to the group of outputs of the second register and is the second group of outputs of phase synchronization of the device, the first and second inputs of phase synchronization of the device are connected respectively to the sync inputs of the first and second registers, permission input the next state - the device is connected to the control input of the second register, characterized by the fact that, in order to increase reliability, ene comparing unit, first and second groups of inputs are connected to a group of outputs of the first and second registers, respectively, the output of the comparator is connected to a control input of the first register and a control output of the standby unit.

sl oo oe ^ 75