SU1013963A1

SU1013963A1 - Job selection device

Info

Publication number: SU1013963A1
Application number: SU813317928A
Authority: SU
Inventors: Анатолий Хатыпович Ганитулин; Вячеслав Вячеславович Мазаник; Александр Иустинович Шутилов
Priority date: 1981-07-17
Filing date: 1981-07-17
Publication date: 1983-04-23

Abstract

УСТРОЙСТВО ДЛЯ . ВЫБОРА ЗАДАН ИЙ , содержащее матрицу триггеров, ;группу элементов ИЛИ, первую группу элементов И, группу счетчиков, группу схем сравнени и счетчик тактов, причем единичные выходы триггеров ; каждого столбца матрицы соединены с входами соответствующего элемента ИЛИ группы, выход каждого элемента ИЛИ группы соединен с первым входом соответствующего элемента И первой . группы, выходы элементов И первсэй группы соединены со счетньами входами счетчиков группы, выходы которых соединены с первыми входами соответствующих схем сравнени группы, вто- . рые входы которых соединены с выходом счетчика тактов, о т л и ч а- . ю щ е е с тем, что, с целью расширени области применени , устройство содержит два элемента ИЛИ, элемент НЕ, счетчик ресурсов, элемент И, вторую , третью и четвертую группы элементов Kf первую и вторую группы триггеров и группу элементов задержки , причем первый вход элемента И соединен соединен с тактовым входом устройства, второй вход элемента И соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов ИЛИ группы, вы;ход элемента И соединен с вторыми входами элементов И первой группы, со счетным входом счетчика тактов и с входом первого элемента задержки группы, выход каждого элемента задержки группы соединен с первым Bxot дом одноименного элемента И второй группы и с входом следующего элемента задержки группы, вторые входы элементов И второй группы соединены с единичными выходами соответствующих триггеров первой группы,, нулевые и единичные входы которых соединены соответственно с единичными выходами триггеров второй группы и с выходами соответствующих элементов И третьей группы, первый и второй входы каждого элемента И третьей О) группы соединены соответственно с нулевым выходом соответствующего . триггера второй группы и с выходом соответствующей схемы сравнени груп; пы, единичный «ход каждого триггера второй группы соединен с выходом соответствующего элемента И четвертой группы, первый и второй входы каждого из которых соединены соответственно с выходом элемента НЕ и с выходом соответствующего элемента И о: второй группы, выходы элементов И со четвертой группы соединены с нулевыми входами триггеров соответствуюOJ щих строк материцы и с группой инСА формационных выходов .устройства, выходы элементов И второй группы соединены с входами второго элемента ИЛИ, выход которого соединен со счетным входом счетчика ресурсов, информационный вход которого соединен с .информационным входом устройства, выход переполнени счетчика ресурсов соединен с входом элемента НЕ,DEVICE FOR. THE SELECTION IS SETTING, containing a matrix of triggers,; a group of elements OR, a first group of elements AND, a group of counters, a group of comparison circuits and a clock counter, with single outputs of the triggers; each column of the matrix is connected to the inputs of the corresponding OR element of the group, the output of each element of the OR group is connected to the first input of the corresponding element AND first. The groups, the outputs of the elements And the first group of the group are connected to the counters of the counters of the group, the outputs of which are connected to the first inputs of the corresponding comparison circuits of the group, secondly. ry inputs are connected to the output of the clock counter, about tl and h a-. It is so that, in order to expand the field of application, the device contains two OR elements, a NOT element, a resource counter, an AND element, a second, third and fourth groups of Kf elements, the first and second groups of triggers, and a group of delay elements. the input element And is connected to the clock input of the device, the second input of the element And connected to the output of the first element OR whose inputs are connected to the outputs of the elements OR group, you; the course of the element AND connected to the second inputs of the elements AND of the first group, with the counting input of The clock tick and with the input of the first delay element of the group, the output of each delay element of the group is connected to the first Bxot house of the same name element of the second group and to the input of the next delay element of the group, the second inputs of the elements of the second group are connected to the single outputs of the corresponding triggers of the first group, zero and the single inputs of which are connected respectively to the single outputs of the second group trigger and the outputs of the corresponding elements AND of the third group, the first and second inputs of each element AND the third O) the groups are connected respectively with the zero output of the corresponding one. trigger of the second group and with the release of the corresponding group comparison scheme; Py, a single "stroke of each trigger of the second group is connected to the output of the corresponding element AND the fourth group, the first and second inputs of each of which are connected respectively to the output of the element NOT and the output of the corresponding element And o: the second group, the outputs of the elements AND from the fourth group are connected to zero inputs of the flip-flops of the corresponding rows of the mothers and with an insa group of formational outputs. devices, outputs of elements AND of the second group are connected to the inputs of the second OR element, the output of which is connected to the counting the input of the resource counter, the information input of which is connected to the information input of the device, the overflow output of the resource counter is connected to the input of the element NOT,

Description

Изобретение относитс к вычисли тельной технике и может быть испол зовано дл автоматизации выбора за даний на решение в системе обработки данных. Известно устройство дл определ ни кратчайшего пути в графе, содержащее генератор импульсов и мат цу формирователей дуг Недостатком устройства вл етс невозможность распределени узлов графов по рангам. Наиболее близким техническим ре шением к изобретению вл етс устройство дл моделировани сетевых графов, содержащее матрицу формирователей дуг, блок управлени , ге ратор импульсов, триггеры формирователей дуг, элементы ИЛИ, И, реги стрирукщие счетчики, счетчик числа импульсов, блоки сравнени 2, Недостатком устройства вл етс невозможность распределени задани по рангам с учетом ограниченного ресурса. Цель изобретени - расширение области применени устройства за счет возможности выбора заданий по рангам с учетом ограниченного ресурса . Поставленна цель достигаетс тем, что в устройство дл выбора заданий, содержащее матрицу тригге ров, группу элементов ИЛИ, первую группу элементов И, группу счетчико группу схем сравнени и счетчик так тов , причем единичные выходы тригге ров каждого столбца матрицы соединены с входами соответствующего эле мента ИЛИ группы, выход.каждого элемента ИЛИ группы соединен с первым входом соответствующего элемента И первой группы, выходы элементов И первой группы соединены со . счетными входами счетчиков группы, выходь которых соединены с первыми входами соответствующих схем сравнени группы, вторые входы которых соединены с выходом счетчика тактов , введены два элемента ИЛИ, элемент НЕ, счетчик ресурсов, элемент И,втора , треть и четверта группы элементов. И, перва и втора группы триггеров и группа элементов задержки , причем первый вход элемента И соединен.с тактовым входом устрой ства, второй вход элемента И соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами элементов ИЛИ группы, выход элемент И соединен с вторыми входами элемен тов И первой группы, со счетным вхо дом счетчика тактов и с входом первого элемента задержки группы, выход каждого элемента задержки группы соединен с первым входом одноименного элемента И второй группы и с входом следующего элемента, задержки группы, вторые входы элементов И второй группы соединены с единичными выходами соответствующих триггеров первой группы, нулевые ;и единичные входы которых соединены соответственно с единичными выходами триггеров второй группы и с выходами соответствующих элементов И третьей группы, первый и второй входы каждого элемента И третьей группы соединены соответственно с нулевьом выходом соответствующего триггера второй группы и с выходом соответствующей схемы сравнени группы, единичный вход каждого триггера второй группы соединен с вьдходом соответствующего элемента И четвертой группы, первый и второй входы каждого из которых соединены соответственно с выходом элемента НЕ и с выходом соответствующего элемента И второй группы, выходы элементов И четвертой группы соединены с нулевыми входами триггеров соответствующих строк матрицы и с группой информационных выходов устройства, выходы элементов И второй группы соединены -с входами второго элемента ИЛИ, выход которого соединен со счетным входом счетчика ресурсов, информационный вход которого соединен с информационным входом устройства, выход переполнени счетчика ресурсов соединен с входом элемента НЕ, На чертеже представлена структурна схема устройства. Предлагаемое устройство содержит матрицу 1, элемент И 2, первый элемент ИЛИ 3, триггеры 4 матрицы 1, группу элементов ИЛИ 5, группу элементов И б, группу счетчиков 7, счетчик 8 тактов, группу схем 9 сравнени , группу триггеров 10, группу элементов И 11, группу триггеров 12, группу элементов 13 задержки, riJynпы элементов И 14 и 15, элемент ИЛИ 16, счетчик 17 ресурсов, элемент НЕ 18, тактовый вход 19 устройства, информационный вход устройства- 20, информационные 5ЫХОДЫ 21 устройства. Устройство работает следующим образом . , . Первоначально в матрицу 1 с помощью управл ющей программы заноситс информаци о топологии графа (св з х между задани ми. При этом соответствующие триггерьа 4 устанавливаютс в единичное состо ние (единичные входы триггеров на чертеже не показаны;. Номер триггера 4 определ етс пересечением строки с номером , равным номеру начального узла дуги, и столбца с номером, равным номеру ее конечного узла. При этом на выходе элементов ИЛИ 5 в столбцах, соответствующих начальным задани м графа, по вл ютс .The invention relates to computing technology and can be used to automate the choice of decision items in a data processing system. A device is known for determining the shortest path in a graph, which contains a pulse generator and the armature former matrix. The disadvantage of the device is the impossibility of distributing graph nodes by rank. The closest technical solution to the invention is a device for modeling network graphs containing a matrix of arc drivers, a control unit, a pulse generator, arc driver triggers, OR, AND elements, register counters, pulse number counter, comparison blocks 2, Device disadvantage It is impossible to assign a task to the ranks given the limited resource. The purpose of the invention is to expand the field of application of the device due to the possibility of selecting tasks by rank, taking into account the limited resource. The goal is achieved by the fact that the device for selecting jobs contains a trigger matrix, a group of elements OR, a first group of elements AND, a counter group, a group of comparison circuits and a counter, and the single outputs of the triggers of each column of the matrix are connected to the inputs of the corresponding element OR group, the output of each element OR group is connected to the first input of the corresponding element AND of the first group, the outputs of the elements AND of the first group are connected with. two elements OR, an element NOT, a resource counter, an element AND, a second, a third and a fourth group of elements are entered by counting inputs of the group counters, the output of which is connected to the first inputs of the corresponding group comparison schemes, the second inputs of which are connected to the output of the clock counter. And, the first and second groups of triggers and a group of delay elements, the first input of the AND element is connected to the clock input of the device, the second input of the AND element is connected to the output of the first OR element, whose inputs are connected to the outputs of the OR elements of the group, the And output element is connected to the second inputs of the AND elements of the first group, with the counting input of the clock counter and with the input of the first delay element of the group, the output of each delay element of the group is connected to the first input of the same element AND of the second group and to the input of the next element, group delays, second inputs of elements AND of the second group are connected to single outputs of the corresponding triggers of the first group, zero, and single inputs of which are connected respectively to single outputs of triggers of the second group and to the outputs of the corresponding AND elements of the third group, the first and second inputs of each element And the third group connected respectively with the zero output of the corresponding trigger of the second group and with the output of the corresponding comparison circuit of the group, the single input of each trigger of the second group of coi inn with input of the corresponding element AND of the fourth group, the first and second inputs of each of which are connected respectively to the output of the element NOT and to the output of the corresponding element AND of the second group, outputs of the elements AND of the fourth group are connected to the zero inputs of the triggers of the corresponding rows of the matrix and to the group of information outputs of the device , the outputs of the elements of the second group are connected to the inputs of the second element OR, the output of which is connected to the counting input of the resource counter, the information input of which is connected to and formational input devices, output resources overflow counter is connected to the input of NOT circuit, the drawing shows a block diagram of the device. The proposed device contains a matrix 1, an element AND 2, the first element OR 3, triggers 4 matrices 1, a group of elements OR 5, a group of elements AND b, a group of counters 7, a counter of 8 cycles, a group of comparison circuits 9, a group of trigger 10, a group of elements AND 11, a group of flip-flops 12, a group of delay elements 13, riJyn-elements of elements 14 and 15, an element OR 16, a counter 17 of resources, an element NOT 18, a clock input 19 of a device, an information input of a device 20, informational OUTPUTS 21 devices. The device works as follows. , Initially, information about the topology of the graph (connections between tasks) is entered into matrix 1 using the control program. The corresponding trigger 4 is set to one (the single trigger inputs are not shown in the drawing ;. The trigger number 4 is determined by the intersection of the string with a number equal to the number of the initial node of the arc, and a column with the number equal to the number of its end node, and at the output of the OR 5 elements in the columns corresponding to the initial tasks of the graph appear.

нулевые сигналы, так как начальные задани не содержат вход щих дуг и т жггеры 4 в этом столбце наход тс в нулевом состо нии. Регистрирующие счетчики 7, счетчик 8, счетчик 17 . ресурсов, триггеры 10 и 12 наход тс В нулевом состо нии, С по влением импульса запуска на входе 19 элемент И 2 разрешает его прохождение на вторые входы элементов И 6 и счетчик 8. При этом импульс запуска не проходит через элементы И б на счетчики 7 тех столбцов матрицы 1, не все триггеры 4 которых наход тс в нулевом состо нии, и управл юща программа системы обработки данных по информационному входу 20 заносит в счетчик 17 ресурсов количество единиц свободного ресурса в дополнительном коде относительно полного ресурса системы. Далее содержимое регистрирующего счетчика 7 сравниваетс с содержимым счетчика 8 ча схеме 9 сравнени . При несовпадении содержимого счетчиков схема 9 сравнени вырабатывает импульс, который устанавливает в единичное состо ние триггер 12, .null signals, since the initial tasks do not contain incoming arcs and the t headers 4 in this column are in the zero state. Recording counters 7, counter 8, counter 17. resources, triggers 10 and 12 are in the zero state, With the appearance of a start pulse at input 19, the element AND 2 permits its passage to the second inputs of the elements 6 and the counter 8. At the same time, the start pulse does not pass through the elements b to counters 7 those columns of matrix 1, not all triggers 4 of which are in the zero state, and the control program of the data processing system for information input 20 records the number of free resource in the additional code relative to the total system resource in the resource counter 17. Next, the contents of the registering counter 7 are compared with the contents of the counter 8 of the comparison scheme 9. If the contents of the counters do not match, the comparison circuit 9 generates a pulse, which sets the trigger 12 to one state.

Единичные сигналы с единичных выходов триггеров 12 по задержанному сигналу с выхода элементов 13 задержки поочередно поступают на счетный вход счетчика 17 ресурсов. Если дл задани данного ранга есть единица ресурса, то на выходе элемента НЕ 18 находитс единичный сигнал, который устанавливает триггер 10 в единичное состо ние, единичный сигнал с единичного выхода которого устнавливает триггеры 12 в нулевое состо ние , а нулевой сигнал с нулевого выхода запрещает прохождение импульсов через соответствующий элемент И 11,-,Single signals from single outputs of the trigger 12 for the delayed signal from the output of the delay elements 13 in turn arrive at the counting input of the counter 17 of the resource. If there is a resource unit for setting this rank, then the output of the NOT 18 element is a single signal that sets trigger 10 to one state, the single signal from whose single output sets the triggers 12 to the zero state, and the zero signal from the zero output prohibits the passage pulses through the corresponding element And 11, -,

Одновременно единичный сигнал с выхода элемента НЕ 18 через соответствующий элемент И 15 устанавливает в нулевое состо ние триггер 4 . ветствующей строки матрицы. При этом на соответствукнцем выходе 21 по вл етс единичный сигнал, свидетельствующий о наличии задани . Если дл какогото задани графа данного ранга нет единицы ресурса (.число заданий дан-t ного ранга превышает число единиц ресурса;, то на выходе элемента НЕ 18 по вл етс нулевой сигнал и обнуление триггеров 12 и триггеров 4 стрюки матрицы 1 не происходит,At the same time, a single signal from the output of the element HE 18 sets the trigger 4 to the zero state via the corresponding element 15 AND. corresponding row of the matrix. In this case, a corresponding signal appears on the corresponding output 21, indicating the presence of a task. If there is no resource unit for a certain assignment of a graph of a given rank (the number of assignments of a given rank exceeds the number of resource units; then the output of the element HE 18 is a zero signal and zeroing of the triggers 12 and the triggers 4 pens of matrix 1 does not occur,

После управл юща программа системы обработки данных заносит в счетчик 17 ресурсов новое количество единиц ресурса, вырабатывает очередной импульс запуска и рассмотренный процесс повтор етс ,.Процесс заканчиваетс при обнулении всех триггеров 4 матрицы 1, Это свидетельствует о том, что все задани распределены по рангам с учетом ограниченного ресурса. При этом на выходе элемента ИЛИ 3 по вл етс нулевой сигнал , который запрещает прохождение импульсов запуска череэ элемент И 2, Максимальное число последовательных шагов при этс ч не превышает числа заданий, поступающих на обработку. Число импульсов, зафиксированное на каждом счетчике 7, соответствует номеру ранга каждого задани с учетом ограниченного ресурса, а на соответств ющих выходах 21 поочередно в ороцессе работы устройства по вл ютс единичные- сигналы, которые свйдетельст- вуют о том, что задание конкретного ранга обеспечено единицей ресурса.After the control program of the data processing system enters a new number of resource units into resource counter 17, it generates a regular start pulse and the process considered is repeated. The process ends when all triggers 4 of matrix 1 are zeroed. This indicates that all tasks are ranked with given a limited resource. At the same time, at the output of the element OR 3, a zero signal appears, which prohibits the passage of impulses to start the four-element AND 2 circuit. The maximum number of consecutive steps at this time does not exceed the number of tasks to be processed. The number of pulses recorded on each counter 7 corresponds to the rank number of each task taking into account a limited resource, and on the corresponding outputs 21 alternately in the oro-process of operation of the device appear single signals that indicate that a specific rank task is provided with a unit resource

Применение изобретени позвол ет расширить область применени устройства .The application of the invention allows to expand the scope of the device.

2J.2J.

Claims

DEVICE FOR TASKS OF TASKS, containing a matrix of 'triggers,' a group of OR elements, a first group of AND elements, a group of counters, a group of comparison circuits and a clock counter, with single outputs of triggers; of each column of the matrix are connected to the inputs of the corresponding element of the OR group, the output of each element of the OR group is connected to the first input of the corresponding element AND of the first group, the outputs of the elements of the first group are connected to the counting inputs of the group counters, the outputs of which are connected to the first inputs of the corresponding group comparison circuits, -. the first inputs of which are connected to the output of the clock counter, t l and h a-. In addition, in order to expand the scope of application, the device contains two OR elements, an NOT element, a resource counter, an AND element, the second, third and fourth groups of AND elements, the first and second groups of triggers and delay element group ', wherein the first input of the AND element • is connected to the clock input of the device, the second input of the AND element is connected to the output of the first OR element, the inputs of which are connected to the outputs of the OR elements of the group, the output of the AND element is connected to the second inputs of the AND elements of the first group, with counting input and with the input of the first delay element • of the group, the output of each delay element of the group is connected to the first input of the same element of the second group AND with the input of the next delay element of the group, the second inputs of the elements of the second group are connected to the unit outputs of the corresponding triggers of the first group ,. the zero and single inputs of which are connected respectively to the individual outputs of the triggers of the second group and with the outputs of the corresponding elements of the third group, the first and second inputs of each element of the third group with respectively unified with the zero output of the respective flip-flop of the second group and yield a corresponding comparison circuit body; Py, a single “move of each trigger” of the second group is connected to the output of the corresponding element AND of the fourth group, the first and second inputs of each of which are connected respectively to the output of the element NOT and to the output of the corresponding element AND of the second group, the outputs of the elements AND of the fourth group are connected to the zero inputs of the triggers of the corresponding rows of the motherboard and with the group of information outputs. devices, outputs of the AND elements of the second group are connected to the inputs of the second OR element, the output of which is connected to the counting input of the counter ESOURCES having an information input coupled to the data input of the _i device resources counter overflow output connected to the input of NOT circuit,

SU η 1013963