SU1005321A2 - Device for measuring noise level in speech pauses - Google Patents

Device for measuring noise level in speech pauses Download PDF

Info

Publication number
SU1005321A2
SU1005321A2 SU813264540A SU3264540A SU1005321A2 SU 1005321 A2 SU1005321 A2 SU 1005321A2 SU 813264540 A SU813264540 A SU 813264540A SU 3264540 A SU3264540 A SU 3264540A SU 1005321 A2 SU1005321 A2 SU 1005321A2
Authority
SU
USSR - Soviet Union
Prior art keywords
block
inputs
elements
output
outputs
Prior art date
Application number
SU813264540A
Other languages
Russian (ru)
Inventor
Виктор Васильевич Обез
Виктор Михайлович Смышляев
Владимир Михайлович Зорин
Original Assignee
Войсковая Часть 25871
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25871 filed Critical Войсковая Часть 25871
Priority to SU813264540A priority Critical patent/SU1005321A2/en
Application granted granted Critical
Publication of SU1005321A2 publication Critical patent/SU1005321A2/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(5if) УСТРОЙСТВО дл  ИЗМЕРЕНИЯ УРОВНЯ ШУМА В ПАУЗАХ РЕЧИ(5if) DEVICE FOR MEASURING NOISE LEVEL IN SPEECH PAUSES

Изобретение относитс  к радиотехнике , может использоватьс  дл  определени  уровн  шума в электроакустических , телефонных и вокоде.рных системах . По основному авт. сВо № 88626 известно устройство дл  измерени  уровн  шума в паузах речи, содержащее генератор импульсов, первый выход которого подключен к входу сче чика импульсов, а второй выход подключен к первому входу элемента запрета , второй вход которого соединен с выходом сумматора, цифро-аналоговый преобразователь, выход, которого подключен ко входу индикатора, последовательно соединенные усилитель, амплитудный детектор и синхронный интегратор, а также импульсно-кодо- вый модул тор, элемент задержки, эле мент ИЛИ и блок элементов И, при это п выходов импульсно-кодового модул тора подключены к соответствующим п входам элемента задержки и к соответ ствующим П входам сумматора, п инверсных выходов элемента задержки подключены к соответствующим п входам блока элементов И и к соответствующим другим п входам сумматора, п выходов блока элементов И подключены к соответствующим п входам цифро-аналогового преобразовател , выход счетчика импульсов подключен к п объединенным другим входам блока элементов И и к первому входу элемента ИЛИ, второй вход которого соединен с выходом элемента запрета, выход элемента ИЛИ подключен к тактовому входу элемента задержки, третий выход генератора импульсов подключен к другому входу синхронного интегратора, выход которого подключен к входу импульсно кодового модул тора Cl 3. Однако это устройство имеет невысокую точность измерени . Цель изобретени  - повышение точности . , 3 1 Дл  достижени  этой цели в устрой ство дл  измерени  уровн  шума в паузах речи, между выходом блока элеме тов И и входами цифроаналогового пре образовател , введен блок интерпол ции , причем второй выход счетчика им пульсов подключен к другому входу блока интерпол ции. Причем блок интерпол ции содержи последовательно соединенные элемент задержки, вычислитель, первый блок элементов И, блок элементов ИЛИ и второй блок элементов И, а также по роговый блок, выходы которого через компаратор подключены соответственно к входам инвертора, выходы котор го подключены к вторым входам перво гр блока элементов И и к первым вхо дам третьего блока элементов Й, выходы КОТОРОГО подключены к другим входам блока элементов ИЛИ, а вторые входы соединены с первыми выходами элемента задержки, инверсные вы ходы которого подключены к первым входам сумматора, вторые входы кото рого подключены к входам элемента задержки, а выходы подключены к входам компаратора, причем входы элемента задержки подключены к другим входам вычислител , при этом тактовый вход элемента задержки объединен с другими входами третьего блок элементов И, входы элемента задержки и выходы второго блока элементов И  вл ютс  соответственно входами и выходами блока интерпол ции. На фиг. 1 представлена структурна  схема предложенного устройства; на фиг. 2 - структурна  схема блока интерпол ции. Устройство дл  измерени  уровн  шума в паузах речи содержит усилитель 1, амплитудный детектор 2, синх ронный интегратор 3, импульсно-кодовый модул тор (ИКМ) , генератор 5 импульсов, счетчик 6 импу«пьсов, сумматор 7, элемент 8 задержк-и, элемент 9 запрета, элемент ИЛИ 10, блок 11 элементов И, цифро-аналоговый преобразователь (ЦАП) 12, индикатор 13, блок 1k интерпои ции, Причем блок интерпол у 1и содержит элемент 15 задержки, сумматор 16, компаратор 17, пороговый блок 18, вычислитель 10 среднеарифметического , блоки 20, 21 и 22 элементов И, инвертор 23, блок 2 элементов ИЛИ. 14 Устройство работает следующим образом . Синхронный интегратор 3, подсоединенный к входу ИКМ k, на своем выходе создает дискретизированные си1 налы огибающей зашумленной речи, которые следуют с заданной частотой генератора 5 импульсов, При этом частота дискретизации огибающей беретс  равной Гцо С выхода ИКМ k сигналы в цифровой форме в параллельном коде поступают на элемент 8 задержки и на первые входы сумматора 7. В элементе 8 задержки эти сигналы задерживаютс  на один такт и в инверсном коде подаютс  на соответствующие другие входы сумматора 7 В результате сложени  двух чисел (последующего и инверсного предыдущего) на выходе сумматора 7 по витс  импульс в том случае, если на первые входы сумматора 7 с ИКМ t поступит число большее, чем записанное в элемент 8 задержки Этот импульс будет запрещать прохождение через элемент 9 запрета тактового импульса на вход элемента 8 задержки и данное число не будет в него записано При поступлении с ИКМ k числа меньшего, чем Записанное в элементе 8 задержки, на выходе сумматора 7 импульса не будет , и тактовый импульс, пройд  элемент 9 запрета и элемент ИЛИ 10, запишет это число в элемент 8 задержки . Таким образом, в рпемент 8 задержки будет записано минимальное в данном измерительном цикле число. Цикл работы устройства задаетс  работой счетчика 6 импульсов При этом врем  эtoгo цикла должно быть больше веро тного времени следовани  естественных пауз в речевом сигнале, которое при измерении шума в спектральных каналах вокодера должно быть равным 1,25-1,5 с, С приходом циклового импульса (с первого выхода счетчика 6) в элементе 8 задержки будет записано новое число независимо от того, какое число было записано в нем, и в то же врем  этот импульс через блок 11 элементов И снимет информацию с элемента 8 задержки, котора  поступает в блок интерпол ции 14 на элемент задержки 15, на первые входы сумматора 6 и на первые входы вычислител  19 среднеарифметического. В .элементе 15 задержки эта информаци  задерживаетс  на один такт циклового импульса, который поступает со второго выхода счетчика бив иноерсном коде поступает на вторые входы сумматора 16, В результате сл жени  двух чисел (последующего и инверсного предыдущего) на выходе сумматора 16 получаетс  разностное число, которое поступает на схему компаратора 17i на вторые п входов которого пода-етс  пороговое число с порогово-го ё ®ка 18 Порог0В(эе число задаетс  путем под-ключе ни-  соответствующих шжч к высокому ИЛФ4 низкому noreHtfM-ajny , Если число с выход сумматора Т6 будет больше порогового числа, то на койпарштора 17 будет п-рисутствовать высокий потенциал , кото1 Пз1й разрешает прохожде ние через блок 22 элементов И и на блок 2 элемеи-тов Й5ЙЙ и-нформ али И, записанной в элемент 15 задер-жми, в противном на выходе ком аратора 17 будет присутствовать н изкий потенциал, который через инвертор 2 разрешает гр@хождение через бло-к 2Q элементов И на бло-к 2k элементов ИЛ информации с выхода вычислител  19« Вычислитель 19 среднеарифметического выполн ет операцию сложени  пред дущей и посл&дй«ющей информа-ции, а значение ср днеа рифметического двух чисел получаетс  путем отбрасывани  младшего раар- да полученной суммы. Подключение инфэрмации с выхода бло ка 24 элементое на вход Ц/М1 12 через блок 21 эиементое И осуществл  етс  цикловым импул.ьсом со второго выхода счет1 и4с-а 6 импульсов. Таким егёраэом, на выходе бл&ка интерполйч 1 будет присутствоват кодова  комбжнвни-  L,,,равна  есл« N,--N,-.,K или , если , где N уЩ соответственно последующа  и предыдуща  (подовые ком€инац.1И, К - по э оговое кодовое число 11редложен.ное устройство сохран ет все преимущества известного, и кроме того обеспечивает-точность работы устройства, изобретени  1.Устройство дл  измерени  уровн  шума в паузах речи по авт.,ев, Л° 88б2б отличающеес  тем, что, с целью по-вышени  точности между выхода+ии э ементов И и входами цифроаналог-оеого преобразовател  введен блок и«терпюл ц14м, примем второй выход счетчм-ка и мпу ьсов подключен к другому §лока интерпол ции 2,Устройство по п, 1, отличающеес  тем, что блок интерпол ции со-дерЖИт последовательно соединенные элемент з-адержки, вычислитель , первый блок элементов И, блок элементов 4Ш и второй блок элементов И, а та«же пороговый блок, выходы которог© через компаратор подключены соответственно к входам инвертора , выхсущй которого подключены к вторым входам первого блока элементов И и к первым входам третьего блока элементов И, выходы которого подключены к другим входам блока элементов ИЛИ, а вторые входы соединены с первыми выходами элемента задержки, инверсные выхеды которого подключены к первым входам сумматора, вторые входы которого подключены к входам элемента задержки, а выходы подключены к входам компаратора, причем входы элемента задер9к«.и подключены к другим входам вычИС ител , при этом тактовый вход элемента задержки объединен с другими В)«©дами третьего блока элементов И, входы элемента задержки и выходы второго блока элементов И  вл ютс  соответственно входами и выходами интерпол ции. Источ-ники информации, прин тые во внимание при экспертизе 1 . Авторское свидетельство СССР ff 88626it, к , Н 0 В ЗА6, 1981, (.прототип). B)(D n У V 4 л Выход Фиг.2The invention relates to radio engineering and can be used to determine the level of noise in electroacoustic, telephone, and voco-cellular systems. According to the main author. No. 88626 knows a device for measuring the noise level during speech pauses, which contains a pulse generator, the first output of which is connected to the input of the pulse counter, and the second output is connected to the first input of the inhibit element, the second input of which is connected to the output of the adder, a digital-to-analog converter, an output connected to the input of the indicator, an amplifier connected in series, an amplitude detector and a synchronous integrator, as well as a pulse-code modulator, a delay element, an OR element, and a block of AND elements; One of the pulse-modulator modulators is connected to the corresponding n inputs of the delay element and to the corresponding P inputs of the adder, n inverse outputs of the delay element are connected to the corresponding n inputs of the And element block, and to the corresponding other n inputs of the adder, n outputs of the And element block n inputs of the digital-analog converter; the output of the pulse counter is connected to n combined other inputs of the AND block and to the first input of the OR element, the second input of which is connected to the output of the element This prohibition, the output of the element OR is connected to the clock input of the delay element, the third output of the pulse generator is connected to another input of the synchronous integrator, the output of which is connected to the input of the pulse modulator Cl 3. However, this device has a low measurement accuracy. The purpose of the invention is to improve accuracy. , 3 1 To achieve this goal, an interpolation unit is inserted into the device for measuring the noise level during speech pauses, between the output of the element block I and the inputs of the digital-to-analog converter, and the second output of the pulse counter is connected to another input of the interpolation unit. Moreover, the interpolation block contains serially connected delay elements, the calculator, the first block of the AND elements, the block of the OR elements and the second block of the AND elements, as well as the horn block, whose outputs are connected via the comparator to the inputs of the inverter, respectively. g of the block of elements I and to the first inputs of the third block of elements E, whose outputs are connected to other inputs of the block of elements OR, and the second inputs are connected to the first outputs of the delay element, the inverse outputs of which are under Connected to the first inputs of the adder, the second inputs of which are connected to the inputs of the delay element, and the outputs are connected to the inputs of the comparator, and the inputs of the delay element are connected to other inputs of the calculator, while the clock input of the delay element is combined with the other inputs of the third block of elements And the inputs of the element The delays and outputs of the second block of And elements are respectively the inputs and outputs of the interpolation block. FIG. 1 shows a block diagram of the proposed device; in fig. 2 is a block diagram of an interpolation block. A device for measuring the noise level during speech pauses contains an amplifier 1, an amplitude detector 2, a synchronous integrator 3, a pulse-code modulator (PCM), a pulse generator 5, an impedance counter 6, PTS, an adder 7, a delay element 8, the element 9 prohibition, element OR 10, block 11 elements AND, digital-analog converter (DAC) 12, indicator 13, interpolation unit 1k, Moreover, the interpol block at 1 and contains delay element 15, adder 16, comparator 17, threshold block 18, calculator 10 arithmetic average, blocks 20, 21 and 22 elements And, inverter 23, block 2 elements Comrade OR. 14 The device operates as follows. A synchronous integrator 3 connected to the PCM input k creates discrete signals for the noisy speech envelope at its output, which follow a predetermined generator frequency of 5 pulses. The sampling frequency of the envelope is taken to be Gco. From the PCM output k, digital signals are received in a parallel code the delay element 8 and the first inputs of the adder 7. In the delay element 8, these signals are delayed by one clock cycle and in the inverse code are fed to the corresponding other inputs of the adder 7 as a result of adding two numbers (subsequent and inverse of the previous one) at the output of the adder 7 a Wits pulse if the first inputs of the adder 7 with PCM t receive a number greater than the delay recorded in the delay element 8 This pulse will prohibit the passage of the clock pulse through element 9 8 delays and this number will not be written to it. When the PCM receives a number k less than that recorded in delay element 8, there will be no pulse at the output of the adder 7, and the clock pulse passed the prohibition element 9 and the element OR 10 will write this number in ale nt 8 delays. Thus, in delay 8, the minimum in this measuring cycle will be recorded. The operation cycle of the device is set by the operation of the 6-pulse counter. In this case, the time of this cycle must be longer than the natural time of the pause in the speech signal, which, when measuring noise in the spectral channels of the vocoder, must be equal to 1.25-1.5 s, With the arrival of the cycle pulse (from the first output of the counter 6) in the delay element 8 a new number will be recorded regardless of what number was recorded in it, and at the same time this pulse through the block 11 of the elements AND will remove information from the delay element 8 that enters the inter 14 for the delay element 15, for the first inputs of the adder 6 and for the first inputs of the calculator 19 of the arithmetic average. In the delay element 15, this information is delayed by one cycle of the cyclic pulse that comes from the second output of the counter biv. The foreign code enters the second inputs of the adder 16. As a result of two numbers (subsequent and inverse of the previous one), the difference is obtained at the output of the adder 16, which enters the comparator circuit 17i on the second n inputs of which the threshold number is fed from the threshold threshold 18 P0V (this number is specified by the subkey, the corresponding shzhch to the high ILF4 low noreHtfM-ajny, If the number c b the flow of the T6 adder will be greater than the threshold number, then a high potential will be present at the co-parser 17, which will allow the passage through the block of 22 AND elements and the block 2 of the Y5YY and-nform alI elements recorded in the 15-delayed element otherwise, a low potential will be present at the output of the comparator 17, which through inverter 2 allows the gr @ to go through the block to 2Q elements AND to the block to 2k elements of IL information from the output of the calculator 19 "The calculator 19 of the arithmetic average performs the operation the last and the last & Form-tion, and the value cp dnea rifmeticheskogo two numbers is obtained by discarding Jr. raar- and the amount received. The connection of the information from the output of the block 24 element to the input of the C / M1 12 through the block 21 of the E and I is carried out by cyclic impulses from the second output of the count 1 and 4 s and 6 pulses. Thus, at the output of the & ka interpolych 1 there will be a combination code L ,,, equals if “N, - N, -., K or, if, where N УЩ, respectively, the previous and the previous one , K is the secret code number 11. The device retains all the advantages of the well-known, and in addition ensures the accuracy of the device, the invention 1. The device for measuring the noise level in speech pauses according to aut., L ° 88b2b, that, in order to improve the accuracy between the output of the AND, and the inputs of the digital analogue converter A block is inserted and the patient is set to 14, we will take the second output of the counter and the mobile device connected to another interpolation unit 2, the device according to n, 1, characterized in that the interpolation unit is co-derzhit serially connected element h-delay, calculator, The first block of elements And, the block of elements 4Ш and the second block of elements And, and the same threshold block, the outputs of which through the comparator are connected respectively to the inputs of the inverter, the output of which is connected to the second inputs of the first block of And elements and to the first inputs of the third block of elements And which exits o are connected to other inputs of the OR block, and the second inputs are connected to the first outputs of the delay element, the inverse outputs of which are connected to the first inputs of the adder, the second inputs of which are connected to the inputs of the delay element, and the inputs of the delay element “. and connected to the other inputs of the computing point, and the clock input of the delay element is combined with other B) "dami of the third block of elements And, the inputs of the delay element and the outputs of the second block of elements And are respectively s and outputs interpolation. Sources of information taken into account during the examination 1. USSR author's certificate ff 88626it, k, N 0 B ZA6, 1981, (. Prototype). B) (D n Y V 4 L Output Figure 2

Claims (2)

Формула изобретения число, которое поступает на схему компаратора 17, на вторые П входов которого подается пороговое число с порогового блока 18. Пороговое чис- Ю ло задается путем подключения соответствующих шин к высокому или низкому потенциалу. Если число с выхода сумматора 16 будет больше порогового числа, то на выходе компаратора 15 17 будет присутствовать высокий потенциал, который разрешает прохождение через блок 22 элементов И и на блок 24 элементов ИйИ информации, записанной в элемент 15 'задержки, в 20 противном случае на выходе компаратора 17 будет присутствовать низкий потенциал, который через инвертор 23 разрешает прехождение через бло-к 20 элементов И на блок 24 элементов ИЛИ 25 информации с, выхода вычислителя 19'« Вычислитель 19 среднеарифметическо го выполняет операцию сложения преды дущей и последующей информации, а значение среднеарифметического двух зо чисел получается путем отбрасывания младшего разряда полученной суммы. Подключение информации с выхода блока 24 элементов 1ФЛИ на вход ЦАП 12 через блок 21 элементов И осуществля-35 ется цикловым импульсом со второго выхода счетчика 6 импульсов.The claims are the number that goes to the comparator circuit 17, to the second P inputs of which a threshold number is supplied from the threshold unit 18. The threshold number is set by connecting the corresponding buses to a high or low potential. If the number from the output of the adder 16 is greater than the threshold number, then at the output of the comparator 15 17 there will be a high potential that allows the information recorded in the delay element 15 'to pass through the block 24 of the II elements And, in 20 otherwise the output of the comparator 17 will have a low potential, which through the inverter 23 allows the passage through the block of 20 elements AND to the block 24 of the elements OR 25 information from the output of the calculator 19 '"The arithmetic calculator 19 performs the addition operation The next and next information is available, and the arithmetic mean of two zooms is obtained by discarding the least significant digit of the received sum. Connection information output unit 24 to the input elements 1FLI DAC 12 through the block elements 21 and 35 osuschestvlya- etsya the cyclic pulse at the output 6 of the second pulse counter. Таким образом, на выходе блока интерполяции 14 будет присутствовать кодовая комбинация ’ , равная NeblX=Ni-1’ еслм Ni“Ni-1>K илиThus, at the output of the interpolation unit 14 there will be a code combination 'equal to N eblX = N i-1' eslm N i “ N i-1 > K or N =i 1 если N N* К &ЫХ 2 , если N^4 к, где соответственно последующая и предыдущая кодовые комбинации,N = i 1 if NN * К & НЫ 2, if N ^ 4 к, where respectively the subsequent and previous code combinations, К - пороговое кодовое число.K is the threshold code number. 1. Устройство для измерения уровня шума в паузах речи по авт«св , № 886264 отличающееся тем, что, с целью повышения точности между выходами блока элементов И и входами цифроаналогового преобразователя введен блок интерполяции, причем второй выход счетчика импульсов подключен к другому входу блока интерполяции.1. A device for measuring the noise level in pauses of speech by ed. St., No. 886264 characterized in that, in order to improve the accuracy, an interpolation block is introduced between the outputs of the AND block and the inputs of the digital-analog converter, the second output of the pulse counter connected to another input of the interpolation block . 2, Устройство по п, 1, отличающееся тем, что блок интерполяции содержит последовательно соединенные элемент задержки, вычислитель, первый блок элементов И, блок элементов ИгЯИ и второй блок элементов И, а также пороговый блок, выходы которого через компаратор подключены соответственно к входам инвертора , выходы которого подключены к вторым входам первого блока элементов И и к первым входам третьего блока элементов И, выходы которого подключены к другим входам блока элементов ИЛИ, а вторые входы соединены с первыми выходами элемента задержки, инверсные выходы которого подключены к первым входам сумматора, вторые входы которого подключены к входам элемента задержки, а выходы подключены к входам компаратора, причем входы элемента задержки подключены к другим входам вычислителя, при этом тактовый вход элемента задержки объединен с другими входами третьего блока элементов И, входы элемента задержки и выходы второго блока элементов И являются соответственно входами и выходами блока интерполяции.2, The device according to claim 1, characterized in that the interpolation unit contains a delay element connected in series, a calculator, a first block of AND elements, a block of NNR elements and a second block of AND elements, as well as a threshold block, the outputs of which through the comparator are connected respectively to the inputs of the inverter whose outputs are connected to the second inputs of the first block of AND elements and to the first inputs of the third block of AND elements, the outputs of which are connected to other inputs of the OR block, and the second inputs are connected to the first outputs of the delay element and, the inverse outputs of which are connected to the first inputs of the adder, the second inputs of which are connected to the inputs of the delay element, and the outputs are connected to the inputs of the comparator, and the inputs of the delay element are connected to other inputs of the calculator, while the clock input of the delay element is combined with other inputs of the third block of elements And, the inputs of the delay element and the outputs of the second block of AND elements are respectively the inputs and outputs of the interpolation block.
SU813264540A 1981-03-25 1981-03-25 Device for measuring noise level in speech pauses SU1005321A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813264540A SU1005321A2 (en) 1981-03-25 1981-03-25 Device for measuring noise level in speech pauses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813264540A SU1005321A2 (en) 1981-03-25 1981-03-25 Device for measuring noise level in speech pauses

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU886264 Addition

Publications (1)

Publication Number Publication Date
SU1005321A2 true SU1005321A2 (en) 1983-03-15

Family

ID=20949236

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813264540A SU1005321A2 (en) 1981-03-25 1981-03-25 Device for measuring noise level in speech pauses

Country Status (1)

Country Link
SU (1) SU1005321A2 (en)

Similar Documents

Publication Publication Date Title
US5365468A (en) Sampling frequency converter
JPS6131658B2 (en)
SU1132805A3 (en) Digital-to-analog converter
GB1504897A (en) Method for through connection check in digital data systems
US4071903A (en) Autocorrelation function factor generating method and circuitry therefor
CA1172366A (en) Methods and apparatus for encoding and constructing signals
AU622552B2 (en) A method and an arrangement for accurated digital determination of the time or phase position of a signal pulse train
US4379347A (en) Receiver for PCM-encoded multifrequency dialing signals
EP0379586A1 (en) Signal processor
US4075569A (en) Digital method and apparatus for dynamically generating an output pulse train having a desired duty cycle from an input pulse train
SU1005321A2 (en) Device for measuring noise level in speech pauses
US4111090A (en) Noise reduction circuit for a digital tone generator
US5043729A (en) Decoder for delta-modulated code
US4507792A (en) PCM Encoder conformable to the A-law
US3830977A (en) Speech-systhesiser
JP3312538B2 (en) Sound signal processing device
JP3171026B2 (en) Frequency spectrum analyzer
JPS61159826A (en) Digital-to-analaog converter
JPS6142895B2 (en)
SU1264354A2 (en) Device for measuring noise level during speech pauses
SU1314471A1 (en) Device for synchronizing with respect to group signal in multichannel communication systems
GB2031197A (en) Pseudo-random noise generator
SU1309055A1 (en) Device for simulating short-circuit signal
SU1347190A1 (en) Delta-modulated signal-to-pulse-code-modulated signal converter
GB2084433A (en) Methods and apparatus or encoding and constructing signals