SU1003334A1

SU1003334A1 - Преобразователь бипол рного кода в однопол рный

Info

Publication number: SU1003334A1
Application number: SU813332292A
Authority: SU
Inventors: Леонтий Константинович Самойлов; Виктор Владимирович Гайворонский; Сергей Павлович Тяжкун
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1981-08-27
Filing date: 1981-08-27
Publication date: 1983-03-07

Description

Изобретение относитс к проводной св зи и предназначено дл приема и преобразовани кодовых сигналов (одно- или двупол рных) с проводной симметричной линии св зи, в частности дл преобразовани бипол рного самосинхронизирующегос кода в однопол рные импульсы.

Известен преобразователь бипол рного сигнала в однопол рный, содержащий входное пороговое устройство, элемент ИЛИ-НЕ с инверсными входами и RS-триггер, причем выходы порогового устройства вл ютс входами всего устройства, выходы порогово- го устройства соединены с инверсными входами элемента ИЛИ-НЕ, а также с входами RS-триггера tl.

Данное устройство позвол ет принимать на входе самосинхронизирующийс бипол рный код, однако оно обладает низкой помехозащищенностью к синфазным помехам в линии св зи.

Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому вл етс устройство, содержащее резистивно-емкостные цепи согла,совани линии св зи, дифференциальный усилитель, два ключевых элемента, элементы И-НЕ и узел

регистрации парофазной помехи, причем резистивно-емкостные цепочки включены между входами дифференциального усилител и шиной нулевого потенциала , первый и второй выходы дифференциального усилител соединены с входами соответственно первого и второго ключевых элементов, выходы которых соединены с входами

10 элемента И-НЕ и с входами узла регистрации парофазной помехи, выход элемента И-НЕ вл етс информационным выходом приемника С2.

Данное устройство обладает бо15 лее высокой устойчивостью к синфазным помехам, чем предыдущее, однако также- имеет р д недостатков. Устройство не декодирует троичного сигнала , так как выдает на выход либо

20 нулевой, либо единичный сигнал, т.е. не различает положительное и отрицательное напр жение между проводами линии св зи и в обоих случа х выдает единичный сигнал на вы25 ходе. Поэтому оно не может, как предыдущее , декодировать бипол рный самосинхронизирующийс код. Низка , помехоустойчивость к парофазным импульсным помехам, не нарушающим

30 чередование пол рностей импульсов

в линии, объ сн етс тем, что входные емкости резистивно-емкостных цепей согласовани линии имеют небольшую величину и зар жаютс через низкое выходное сопротивление линии св зи. Поэтому короткие парофазные помехи вызывают срабатывание диф . ференциального усилител и, если така помеха не нарушит чередовани . пол рностей, произойдет искажение передаваемой информации. Низка помехоустойчивость к синфазным помехам обусловлена тем, что входные сигналы с линии подаютс непосредственно на входы дифференциального усилител .

Цель изобретени - повышение помехоустойчивости , надежности и расширение функциональных возможностей путем обеспечени декодировани троичных кодов.

Дл достижени указанной цели в преобразователь бипол рного кода в однопол рный, содержащий дифференциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилител , введены второй дифференциальный усилитель , четыре делител , два фильтрующих конденсатора, элемент ИЛИ и выходной усилитель, причем входы первого и второго делителей подключены к первому входу устройства, входы третьего и четвертого делителей подключены к второму входу устройства , первый и второй фильтрующие конденсаторы включены соответственно между выходами первого и третьего, второго и четвертого делителей, выходы первого и четвертого делителей соединены с пр мосмещенными входами соответственно первого и второго дифференциальных усилителей, выходы второго и третьего делител соединены с обратносмещенными входами соответственно второго и первого дифференциальных усилителей, выход второго дифференциального усилител соединен с входом второго ключевого элемента, выходы ключевых элементов подключены к соответствующим входам элемента ИЛИ, выход которого подключен к выходу синхронизации устройства, выход второго ключевого элемента через выходной усилитель подключен к информационному выходу устройства.

На фиг. 1 приведена электрическа принципиальна схема устройства, на фиг. 2 - временна диаграмма работы устройства. .

Устройство содержит первый и втот рой дифференциальные усилители на транзисторах 1 и 2, 3 и 4 соответственно , ключевые элементы на транзисторах 5 и 6, элементы ИЛИ на транзисторах 7 и 8, выходной усилитель

на транзисторах 9 и 10, делители напр жени на резисторах 11-18, фильтрующие конденсаторы 19 и 20, -резисторы 21-35.

Устройство работает следующим 5 образом.

При дифференциальном напр жении между первым и вторым входом по модулю меньше пороговой величины, задаваемой резисторами 21, 12 и 31, 10 17 соответственно в первом и втором дифференциальных усилител х, транзисторы 1 и 4 открыты, транзисторы 3, 2, 6 и 5 закрыты, на информационном выходе и выходе синхро5 низации будут низкие уровни напр жени , так как транзисторы 10 и 8 будут открыты и насыщены. Резисторы 28 и 35 могут быть соединены с коллекторами транзисторов 8 и 10

« или не соединены в зависимости от характера нагрузки на выходах устройства .

При синхронном нарастании или уменьшении напр жени в линии св зи, например, как показано на фиг. 2, + 7 Вв момент времени t{ или до -7 В в момент времени tj., преобразователь остаетс в исходном состо нии и на его выходах низкие напр жени . Диаграмма выходных напр 0 жений устройства (фиг. 2) показана дл случа , когда резисторы 28 и 35 соединены с коллекторами транзисторов 8 и 10.

Если происходит парофазное изме5 нение напр жени в линии св зи, например увеличение напр жени на первом входе относительно второго входа до пороговой величины, то происходит переключение второго

0 дифференциального усилител , открываютс транзисторы 3,6, 9 и 7, -закрываютс транзисторы 10 и 8 и на выходах устройства по вл ютс высокие уровни напр жени , т.е.

5 синхроимпульс и информационный импульс . Когда парофазное напр жение, между первым и вторым входами отрицательное и больше (по абсолютной величине) заданного порога, переключаетс первый дифференциальный каскад, открываютс транзисторы 2, 5 и 7 и по вл етс высокое напр жение на выходе синхронизации. Инфор мационный выход в этом случае имеет низкий уровень напр жени , Делители входного напр жени обеспечивают уменьшение амплитуды сигналов на базах транзисторов дифференциальных усилителей, что позвол ет увеличить максимально допустимое синфазное

0 входное напр жение до iOB, а допустимое парофазное напр жение - до Д5В. Фильтрующие конденсаторы 20 и 19 образуют интегрирующие цепочки соответственно с резисторами 13,

5 18, 11 и 16, что позвол ет повысить

парофазную помехоустойчивость за счет срезани импульсных наводок с длительностью, меньшей длительности информационнь1х сигналов. Элемент ИЛИ обеспечивает сигнализацию о на .личии в линии парофазной разности напр жений между проводами, а выходной усилитель указывает пол рность этого напр жени .

Таким образом, введение новых элементов-делителей, фильтрукнцих конденсаторов элемента ИЛИ, выход .ного усилител - позвол ет повысить устойчивость устройства к парофазным помехам и допустимый уровень входных синфазных и парофазных напр жений , существенно расширить функциональные возможности устройства. Предлагаемый преобразователь может декодировать парофазные сигналы обычных ТТЛ-формирователей, квазитроичные сигналы, бипол рный код . в услови х синфазных помех, превышащих по амплитуде напр жение питани преобразовател (синфазные помехи до 10В при питании +5В). По сравнению с существующими ЭСЛ дифференциальными приемниками предлагаемый преобразователь обладает бог лее высокими помехоустойчивостью и надежностью и более широкими функциональными возможност ми.

Claims

Формула изобретени

Преобразователь бипол рного кода в однопол рный, содержащий дифференциальный усилитель и два ключевых элемента, причем вход первого ключевого элемента соединен с выходом дифференциального усилител , отличающийс тем, что, с целью повышени его помехоустойчивости , надежности и расширени функциональных возможностей путем обеспечени декодировани . троичных кодов, в него введены второй дифференциальный усилитель, четыре делител , два фильтрующих конденсатора , элемент ИЛИ и.выходной усилитель, причем входы первого и второго делителей подключены к первому входу устройства, входы тре- тьего и четвертого делителей под0 ключены к второму входу устройства, первый и второй фильтрующие конденсаторы включены соответственно между выходами первого и третьего, втот рого и четвертого делителей, выхо5 ды первого и четвертого делителей соединены с пр мосмещенньми входами соответственно первого и второго дифференциальных усилителей, выходы второго и третьего делителей соеди0 нены с обратносмещеиными входами соответственно второго и первого дифференциальных усилителей j выход второго дифференциального усилител соединен с входом второго ключево5 о элемента, выходы ключевых элементов подключены к соответствукадим входам элемента ИЛИ, выход которого подключен к выходу синхронизации устройства, выход второго ключевоQ го элемента через выходной усилитель подключен к информационному выходу устройства.

Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 595853, кл. Н 03 К 5/00, 15.07.76.
2. Семенов А.А. Приемопередатчики с квазитроичной кодировкой информации дл симметричной линии св зи. ОИЯИ 11-11627, Дубна, 1978, с. 6, рис. За. - РЖ Электросв зь, 1979, №1, реферат 1.64.325.

Sroff/

Sff

Фиг. /