SU1003304A1 - Trigger device - Google Patents
Trigger device Download PDFInfo
- Publication number
- SU1003304A1 SU1003304A1 SU813352746A SU3352746A SU1003304A1 SU 1003304 A1 SU1003304 A1 SU 1003304A1 SU 813352746 A SU813352746 A SU 813352746A SU 3352746 A SU3352746 A SU 3352746A SU 1003304 A1 SU1003304 A1 SU 1003304A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- signal
- state
- zero
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(5) ТРИГГЕРНОЕ УСТРОЙСТВО(5) TRIGGER DEVICE
Изобретение относитс к импульсной технике и может быть использован как элемент пам ти в устройствах повышенной надежности -при большой интенсивности помех. Известно триггерное устройство, содержащее Ц элемента И-НЕ; два элемента НЕ и две RC-цепи |1. Недостатком известного устройства вл етс сложность и низка надежность , обусловленна наличием RC-цепей . Наиболее близким по технической сущности к предлагаемому вл етс триггерное устройство, содержащее дв триггера, три элемента И-НЕ, два эле мента И и элемент ИЛИ 2. Недостатком известного устройства вл етс относительно низка помехозащищенность , обусловленна тем, что отсутствие контрол за длительност ми входных сигналов приводит к срабатыванию устройства от сигнала поме хи ПО одному из уходов при отсутст- ВИИ сигнала на втором. Цель изобретени - повышение помехозащищенности триггерного устройства . Поставленна цель достигаетс тем, что в триггерное устройство, содержащее два триггера, введен третий триггер , пр мой и инверсный выходы которого соединены с входами установки в 1 первого и второго триггера соответственно , пр мой выход первого триггера соединен с единичным входом (U) третьего триггера, нулевой вход (К) которого соединен с пр мым выходом второго триггера, вход установки в О первого триггера соединен с первой входной шиной устройства и информационным входом (ТЭ) второго триггера, вход установки в О которого соединен с информационным входом (D) первого триггера и второй входной шиной устройства, а входы синхронизации первого, второго и т-етьего триггеро соединены с шиной снчх-ронизации. На чертеже предегавлена схема три герного устройства. Устройство содержит триггеры 1-3, шины 4 и 5 управл ющих сигналов, шину 6 синхронизации, выходные шины 7 и 8. В исходном состо нии на входных шинах 4 и 5 единичные сигналы, запрещающие переключение триггеров 1 и 2 по тактовым импульсам с шины 6 синхронизации. Триггеры 1 и 3 наход с в нулевом состо нии, при этом три гер 2 находитс в неопределенном состо нии , т.е. на его выходах присутствуют два единичных сигнала: на пр мом выходе - за счет единичного сигнала по входу установки в 1 с инверсного выхода триггера 3 на имверсном выходе - за счет единичного сигнала по входу установки в О с входной шины 5. По передним фронтам такто.вых импульсов в триггере 3 буде подтверждатьс нулевое состо ние,а как на его единичном входе нулевой сигнал с пр мого выхода триггера 1, а на нулевом входе единичный сигнал с пр мого выхода триггера 2. После подачи на шину 5 нулевого управл ющего сигнала снимаетс запре работы триггера 2 по входу установки в О, но он заблокирован единичным сигналом по входу установки в 1. Триггер 2 находитс в едйничном состо нии . По тактовым импульсам состо ни триггеров не мен ютс . При сн ти нулевого управл ющего сигнала на шине 5 устройство приходит в исходное состо ние. После подачи на шину k нулевого управл ющего сигнала снимаетс запрет работы триггера 1. Поскольку на информационном входе триггера 1 единичный сигнал (отсутствие управл ющего сигнала на входной шине 5), то по переднему фронту первого пришедшего тактового импуль.са происходит п.ереключение триггера 1 в единичное состо ние. По переднему фронту второ го тактового импульса триггер 3 пере ключаетс в единичное состо ние (в счетном режиме, так как на его единичном и нулевом входах единичные си налы) . При этом единичный сигнал с пр мого выхода триггера 3 блокирует по входу установки в 1 работу триг гера 1, устанавлива его ,в единичное состо ние, а нупггвой сигнал с иив(р(,мого выхода триггера 3 снимает блокировку с триггера 2 по входу уста- новки в 1. Триггер 2 переходит из состо ни неопределенности в нулевое состо ние. Последующие тактовые импульсы подтверждают единичное состо ние триггера 3, так как на его единичном входе единичный сигнал, а на нулевом входе нулевой сигнал. После-окончани на шине 4 управл ющего сигнала единичный сигнал по входу установки в О переводит триггер 1 в неопределенное состо ние. Состо ние триггера 3 по тактовым импульсам подтверждаетс . После подачи на шину 5 -нулевого управл ющего сигнала снимаетс запрет работы триггера 2, так как на информационном входе триггера 2 единичный сигнал (отсутствие управл ющего сигнала на входной шине k), то по переднему фронту первого пришедщ д тактового импульса происходит переключение триггера 2 в единичное состо ние. По переднему фронту второго тактового импульса триггер 3 переключаетс в нулевое состо ние (в счетном режиме, так как на его единичном и нулевом входах единичные сигналы ) . При этом единичный сигнал с инверсного выхода триггера 3 блокирует по входу установки в Ч триггер 2, устанавлива его в единичное состо ние , а нулевЪй сигнал с пр мого выхода-триггера 3 снимает блокировку с триггера 1 по входу установки в 1. Триггер 1 переходит из состо ни неопределенности в нулевое состо ние. Последующие тактовые импульсы подтверждают нулевое состо ние триггера 3, так как на его единичном входе нулевой сигнал, а на нулевом входе единичный сигнал. Послеокончани на шине 5 управл ющего сигнала единичный сигнал по входу установки в ,0 переводит триггер 2 в неопределенное состо ние . Состо ние триггера 3 по тактовым импульсам подтверждаетс . Переключение г иггера 3 может начатьс не ранее чем по переднему фронту второго тактового импульса, после прихода нулевого управл ющего сигнала на шину 4 (5) при отсутствии нулевого управл ющего сигнала на Шине 5 (4) , поэтому сигналы помехи.The invention relates to a pulse technique and can be used as a memory element in devices of increased reliability - with a high intensity of interference. A trigger device is known that contains the C of the NAND element; two elements NOT and two RC circuits | 1. A disadvantage of the known device is the complexity and low reliability due to the presence of RC circuits. The closest in technical essence to the present invention is a trigger device containing two triggers, three AND-NOT elements, two AND elements and an OR 2 element. A disadvantage of the known device is the relatively low noise immunity due to the lack of control over the input durations signals triggers a device from an interfering signal according to one of the treatments when there is no signal of the second signal. The purpose of the invention is to increase the noise immunity of the trigger device. The goal is achieved by introducing a third trigger into the trigger device containing two triggers, the direct and inverse outputs of which are connected to the installation inputs 1 of the first and second trigger, respectively, the direct output of the first trigger connected to the single input (U) of the third trigger , the zero input (K) of which is connected to the forward output of the second trigger, the installation input in O of the first trigger is connected to the first input bus of the device and the information input (TE) of the second trigger, the installation input in O of which is connected to the formation input (D) of the first trigger and the second input bus of the device, and the synchronization inputs of the first, second, and third nets of the trigger are connected to the SNCh-ronization bus. In the drawing, a diagram of a three-man device is shown. The device contains triggers 1-3, buses 4 and 5 of control signals, sync bus 6, output buses 7 and 8. In the initial state, on input buses 4 and 5, single signals prohibiting switching of triggers 1 and 2 on clock pulses from bus 6 sync. The triggers 1 and 3 are in the zero state, while the three ger 2 are in an indeterminate state, i.e. At its outputs there are two single signals: at the direct output - due to a single signal at the installation input to 1 s inverse output of the trigger 3 at the immersive output - due to a single signal at the installation input to O from the input bus 5. On the front edges of the clock. the output pulses in trigger 3 will confirm the zero state, and as its single input there is a zero signal from the direct output of the trigger 1, and a zero signal on the zero input from the direct output of the trigger 2. After the zero control signal is applied to the bus 5, the inhibit signal is removed work three 2 on the installation input to O, but it is blocked by a single signal on the installation input to 1. Trigger 2 is in the single state. The clock pulses of the state of the triggers do not change. When the zero control signal on bus 5 is removed, the device returns to its original state. After a zero control signal is applied to the bus k, the trigger 1 is disabled. Since the information input of trigger 1 has a single signal (no control signal on the input bus 5), trigger switch 1 occurs on the leading edge of the first arriving clock pulse. in a single state. On the leading edge of the second clock pulse, trigger 3 is switched to a single state (in the counting mode, since there are single signals on its single and zero inputs). In this case, a single signal from the direct output of trigger 3 blocks the operation of trigger 1 on the installation input into 1, sets it to one state, and nupgvoy signal siiv (p (, my output of trigger 3 removes the blocking from trigger 2 on the mouth input - new ones in 1. Trigger 2 goes from uncertainty to zero state. The subsequent clock pulses confirm the single state of trigger 3, since there is a single signal at its single input and a zero signal at its zero input. After the termination on bus 4, the control a single signal L on the input of the installation into O puts the trigger 1 into an indefinite state. The state of the trigger 3 according to clock pulses is confirmed. After a 5-zero control signal is applied to the bus, the prohibition of the operation of trigger 2 is removed, since the information signal of the trigger 2 has a single signal (no the control signal on the input bus k), then on the leading edge of the first arrival of the clock pulse, trigger 2 is switched to the one state. On the leading edge of the second clock pulse, the trigger 3 switches to the zero state (in the counting mode, since on its single and zero inputs there are single signals). In this case, a single signal from the inverted output of trigger 3 blocks the input of the set to H trigger 2, sets it to one, and the zero signal from the direct output trigger 3 removes the lock from trigger 1 to the installation of 1. The trigger 1 passes from uncertainty state to zero state. Subsequent clock pulses confirm the zero state of trigger 3, since at its single input there is a zero signal, and at the zero input there is a single signal. Upon termination of the control signal bus 5, a single signal at the installation input at, 0 sets trigger 2 to an undefined state. The state of trigger 3 in clock pulses is confirmed. Switching r to igger 3 can start no earlier than the leading edge of the second clock pulse, after the zero control signal arrives on bus 4 (5) in the absence of a zero control signal on Bus 5 (4), therefore, the interference signals.
5io5io
имеющие длительность, меньшую, чем период тактовых импульсов, не могут переключить триггерное устройство, так как триггер 1 (2) после окончани сигнала помехи -установитс в исходное состо ние.having a duration shorter than the period of the clock pulses cannot switch the trigger device, since the trigger 1 (2) after the end of the interference signal is set to the initial state.
Если на управл ющие входы триггерного устройства, наход щегос в нулевом (единичном) состо нии, были поданы одновременно с игналы управлени или помехи, то триггер 1 (2) не изменит по тактовону импульсу своего состо ни , так как нулевое состо ние триггера 1 (2) будет подтверждатьс за счет нулевого сигнала на его информационном входе, а триггер 2 (1) при этом находитс в единичном состо нии за счет единичного сигнала по входу установки в 1.If the control inputs of the trigger device, which is in the zero (single) state, were simultaneously sent from the control or interference signal, then the trigger 1 (2) will not change its state by pulse to the pulse, since the zero state of the trigger 1 ( 2) it will be confirmed by the zero signal at its information input, and the trigger 2 (1) will then be in a single state due to a single signal at the installation input 1.
Использование дополнительного триггера, подключение входов синхронизации триггеров к шине синхронизации и введение новых св зей обеспечивают надежную работу триггерного устройства при наличии помех по одному из входов и отсутствии управл ющего сигнала на другом за счет задержки входных управл ющих сигналов с последующим хранением состо ни дополнительного триггера (первый триггер осуществл ет задер ; ку по первому управл ющему входу и помнит единичное состо ние дополнительного триггера, а второй триггер - по второму управл ющему входу и помнит нулевое состо ние дополнительного триггера .Using an additional trigger, connecting trigger synchronization inputs to a synchronization bus, and introducing new connections ensure reliable operation of the trigger device when there is interference on one of the inputs and the absence of a control signal on the other due to a delay in the input control signals and then storing the state of the additional trigger ( the first trigger performs a delay on the first control input and remembers the single state of the additional trigger, and the second trigger on the second control th entry and remembers null state additional trigger.
Использование предлагаемого технического решени в устройствах импульThe use of the proposed technical solution in pulse devices
L оU«L oU
ной техники позволит повысить надежность и точность функционировани за счет подавлени по управл ющим входам помех длительностью менее периода следовани опорной частоты.This technology will allow to increase the reliability and accuracy of operation due to the suppression of noise on control inputs with a duration shorter than the period of the reference frequency following.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813352746A SU1003304A1 (en) | 1981-11-16 | 1981-11-16 | Trigger device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813352746A SU1003304A1 (en) | 1981-11-16 | 1981-11-16 | Trigger device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1003304A1 true SU1003304A1 (en) | 1983-03-07 |
Family
ID=20982083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813352746A SU1003304A1 (en) | 1981-11-16 | 1981-11-16 | Trigger device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1003304A1 (en) |
-
1981
- 1981-11-16 SU SU813352746A patent/SU1003304A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1003304A1 (en) | Trigger device | |
SU1166288A1 (en) | Single pulse former | |
SU1370751A1 (en) | Pulse shaper | |
SU1283954A1 (en) | Pulse shaper | |
SU1686441A1 (en) | Device to separate and subtract the first pulse out of a pulse sequence | |
SU1069144A2 (en) | Signal synchronization device | |
SU1370750A1 (en) | Clocking device | |
SU1187255A1 (en) | Generator o pulses synchronized by clock frequency | |
SU624357A1 (en) | Synchronized pulse shaper | |
SU1529427A1 (en) | Device for time separation of two sampled signals | |
SU763895A1 (en) | Pulse-frequency subtractor | |
SU1451840A1 (en) | Pulse shaper | |
SU1661979A1 (en) | Device for separating the first and the letter pulses in packet | |
SU444314A1 (en) | Multipoint pulse frequency comparator | |
SU1411953A1 (en) | Selector of pulses by duration | |
SU1226638A1 (en) | Pulse discriminator | |
SU1338063A2 (en) | Pulse sequence frequency divider | |
SU1137569A1 (en) | Trigger device | |
RU1798919C (en) | Device for testing pulse sequence | |
SU883888A2 (en) | Multi-channel synchronizing device | |
SU1764155A1 (en) | Synchronizing pulses package discriminating device | |
SU1157655A1 (en) | One-shot multivibrator | |
SU1718368A1 (en) | Pulse generator | |
SU1309286A2 (en) | Device for monitoring pulses | |
SU786007A1 (en) | Inhibition device |