SU1003282A1

SU1003282A1 - Digital dc electric drive

Info

Publication number: SU1003282A1
Application number: SU813331559A
Authority: SU
Inventors: Вера Федоровна Митина; Николай Маркелович Туганов; Лев Леонидович Виноходов; Евгений Константинович Трусов; Борис Мейше-Давидович Пионтак; Михаил Иванович Крутий
Original assignee: Новочеркасский Ордена Трудового Красного Знамени Политехнический Институт Им.Серго Орджоникидзе
Priority date: 1981-08-12
Filing date: 1981-08-12
Publication date: 1983-03-07

Description

Изобретение относится к электротехнике, в частности к электроприводам с широким диапазоном стабилизируемых скоростей, у которых входное напряжение задается в виде кода.The invention relates to electrical engineering, in particular to electric drives with a wide range of stabilized speeds, in which the input voltage is set in the form of a code.

Известно устройство, содержащее последовательно соединенные электродвигатель постоянного, тока, усилитель мощности, вычислительную машину, блок сравнения, один вход которого соединен с задающим блоком, а второй - с датчиком скорости Г13 ·A device is known that contains a dc electric motor, a current amplifier, a power amplifier, a computer, a comparison unit, one input of which is connected to a master unit, and the second to a speed sensor G13 ·

Недостатком известного устройства является ограниченный диапазон стабилизируемых скоростей из-за низкой точности сравнения кодов при больших скоростях электродвигателя.A disadvantage of the known device is the limited range of stabilized speeds due to the low accuracy of code comparison at high speeds of the electric motor.

Наиболее близким по технической сущности к предлагаемому является цифровой электропривод постоянного тока, содержащий последовательно соединенные электродвигатель постоянного тока, уси-. лигель мощности, триггер, последовательно соединенные задающий генератор, ло~ гический элемент И, управляемый делитель частоты, установочные входы которого соединены с выходами блока совпа дения, реверсивный счетчик, датчик скорости, причем выход триггера соединен 5 с вторым входом логического элемента ^И ·Closest to the technical nature of the proposed is a digital DC drive containing serially connected DC motor. a power ligel, a trigger, a serially connected master oscillator, a logical element And, a controlled frequency divider, the installation inputs of which are connected to the outputs of the coincidence unit, a reversible counter, a speed sensor, and the trigger output is connected 5 to the second input of the logical element ^And

В этом устройстве в качестве образцового сигнала используемся частота. Поэтому. устройства, входным сигналом которых ¹⁰ является код, должны включать преобразователь код - частота, имеющий высокую точность преобразования, что является достаточно сложной задачей. Поэтому устройство целесообразно использо¹⁵ вагь при работе на одной или нескольких: образцовых частотах.In this device, the frequency is used as a reference signal. Therefore. devices whose input signal ¹⁰ is a code must include a code-to-frequency converter having a high conversion accuracy, which is a rather complicated task. Therefore, the device is advisable to use ¹⁵ wag when operating at one or more: reference frequencies.

Цель изобретения - расширение диапазона стабилизируемых «скоростей элекгро₂₀ привода.The purpose of the invention is the expansion of the range of stabilized "speeds elektro ₂₀ drive.

Поставленная цель достигается гем, что в известное устройство дополнительно введены два регистра, прэобразова1005282 4 гель код - число < импугаьсоВ, два дешифратора, два логических элемента ИЛИ, второй триггер, делитель частоты, три логических элемента И, формирователь, элемент задержки и последовательно 5 соединенные между собой элемент синхронизации, пятый логический элемент И, третий триггер, шестой логический элемент И, второй делитель частоты и трё4 тий логический элемент ИЛИ, выход кого-¹⁰оого подключен к второму входу, третьего триггера и к второму входу второго ' делителя частоты причем входные шины электропривода соединены с входами преобразователя код - число импупь- 15 сов, с входами первого дешифратора и первого, регистра, выход которого подключены к установочным входам реверсивного счетчика, выходы реверсивного счетчика соединены с входами второго 20 регистра и второго дешифратора, выход которого подключен к входу первого регистра и к второму входу третьего логического элемента ИЛИ, выходы второго регистра подключены к входам блока 25 совпадения, второй вход которого соединеп/? с выходом элемента задержки, второй выход задающего генератора подключен к первому входу элемента синхронизации, третий выход задающего генерагора соединен с вторым входом шестого логического элемента И к первому выходу задающего генератора подключен вход первого делителя частоты, выход которого соединен с входом первого логического элемента. ИЛИ второй вход первого эле- ³⁵мента ИЛИ соединен с выходом второго логического элемента И и с третьим Входом третьего логического элемента ИЛИ, вьрсод первого логического •эЛемента ИЛИ подключен к входу' первого триггера, второй вход которого связан с выходом второго элемента ИЛИ, выход управляемого делителя частоты соединен с входом второго элемента ИЛИ, с входом элемента задержки и с входом третьего ⁴⁵логического элемента И, второй вход которого подключен к инверсному выходу третьего триггера, а выход - к входу второго регистра и к входу второго триггера, выход второго триггера соединен ⁵⁰с вторым входом пятого логического элемента И, выход датчика скорости подключен к второму входу элемента синхронизации и к входу формирователя, выход которого соединен с входом второго ⁵⁵логического элемента И первый вход четвертого логического элемента И подключен к выходу элемента синхрониза ции, а второй - к выходу третьего триггера, выход четвёртого элемента И соединен с вторым входом второго триггера и с входом вычитания реверсивного счетчика, вход сложения которого подключен к выходу преобразователя код - число импульсов, второй вход этого преобразователя соединен с вторым выходом второго делителя частоты^ выход первого дешифратора подключен к второму входу второго логического элемента И и к второму входу второго логического элемента ИЛИ.This goal is achieved by gem, that two registers are additionally introduced into the known device, preobrazov1005282 4 gel code - the number <impugasoV, two decoders, two logical elements OR, the second trigger, frequency divider, three logical elements And, shaper, delay element and 5 connected in series between a sync element, a fifth aND gate, a third flip-flop, a sixth aND gate, a second frequency divider and tro4 Tille OR gate, the output ¹⁰ oogo someone connected to the second input of the third flip-flop and to the second input of the second frequency divider, and the input busbars of the drive are connected to the inputs of the code converter — pulse number is 15 owls, with the inputs of the first decoder and the first register, the output of which is connected to the installation inputs of the reversible counter, the outputs of the reversible counter are connected to the inputs of the second 20 register and the second decoder, the output of which is connected to the input of the first register and to the second input of the third logical element OR, the outputs of the second register are connected to the inputs of block 25 matches, the second input of which about soedinep /? with the output of the delay element, the second output of the master oscillator is connected to the first input of the synchronization element, the third output of the master oscillator is connected to the second input of the sixth logic element And the first output of the frequency divider is connected to the first output of the master oscillator, the output of which is connected to the input of the first logic element. OR the second input of the first OR element ^{35 is} connected to the output of the second logical element AND and to the third Input of the third logical element OR, the logic of the first logical • OR element is connected to the input of the first trigger, the second input of which is connected to the output of the second OR element, the output is controlled the frequency divider is connected to the input of the second OR element, to the input of the delay element and to the input of the third ⁴⁵ logical element AND, the second input of which is connected to the inverse output of the third trigger, and the output to the input of the second register and to the input at the second trigger, the output of the second trigger is connected ⁵⁰ to the second input of the fifth logical element And, the output of the speed sensor is connected to the second input of the synchronization element and to the input of the driver, the output of which is connected to the input of the second ⁵⁵ logical element And the first input of the fourth logical element And is connected to the output synchronization element, and the second to the output of the third trigger, the output of the fourth element And is connected to the second input of the second trigger and to the subtraction input of the reverse counter, the addition input of which is connected to Exit converter code - a number of pulses, the second input of this converter is connected to the second output of the second frequency divider ^ output of the first decoder is connected to the second input of the second AND gate and to the second input of the second OR gate.

На чертеже представлена функциональная схема цифрового электропривода постоянного тока.The drawing shows a functional diagram of a digital DC drive.

Цифровой электропривод постоянного тока содержит последовательно соединен* ные электродвигатель 1 постоянного тока, усилитель 2 мощности, триггер 3, последовательно соединенные задающий генератор 4, логический элемент И 5, управляемый делитель 6 частоты, установочные входы которого соединены с выходами блока 7 совпадения, реверсивный счетчик 8, датчик 9 скорости, а выход триггера 3 соединен с вторым входом логического'элемента И 5, регистры 10 и 11, преобразователь 12 код - число импульсов, дешифраторы 13 и 14, логические элементы ИЛИ 1 5 и 16, триггер 17, делитель 18 частоты логические элементы И 19, 20 и 21, формирователь 22, элемент 23 задержки и последовательно соединенные между собой элемент 24 синхронизации, логический элемент И 2 5, триггер 26, логи=· ческий элемент И 27, делитель 28 частоты и логический элемент ИЛИ 29, выход которого подключен к второму входу триггера 26 и к второму входу делителя 28, причем входные шины электропривода соединены с входами преобразователя 12 код - число импульсов, к входам дешифратора 13 : и регистра 10. Выход преобразователя 12 подключен к входу сложения реверсивного счетчика 8. Входы дешифратора 14 соединены с выходами реверсивного счетчика 8, а выход - с входом регистра 10 и вторым входом логического элемента ИЛИ 29. Первый выход задающего генератора 4 подключен к входу делителя 18 частоты, выход которого 'Соединен с входом логического элемента ИЛИ 15. Второй выход задающего генератора 4 подключен к входу элемента 24 синхронизации, а третий выход - к второму входу элемента И 27. Выход управляемого делителя 6 частоты соединен с входомThe digital direct current drive contains a DC motor * connected in series *, a power amplifier 2, a trigger 3, a master oscillator 4 connected in series, an AND 5 logic element, a controlled frequency divider 6, the installation inputs of which are connected to the outputs of the coincidence unit 7, a reversible counter 8 , speed sensor 9, and the output of trigger 3 is connected to the second input of the logical element And 5, registers 10 and 11, converter 12 code is the number of pulses, decoders 13 and 14, logical elements OR 1 5 and 16, trigger 17 , frequency divider 18, logical elements And 19, 20 and 21, driver 22, delay element 23 and synchronization element 24 connected in series, logical element And 2 5, trigger 26, logs = And logical element And 27, frequency divider 28 and logical OR element 29, the output of which is connected to the second input of the trigger 26 and to the second input of the divider 28, and the input bus of the electric drive is connected to the inputs of the converter 12 code is the number of pulses, to the inputs of the decoder 13: and register 10. The output of the converter 12 is connected to the input of the reversing score Chica 8. The inputs of the decoder 14 are connected to the outputs of the reverse counter 8, and the output is connected to the input of the register 10 and the second input of the OR logic element 29. The first output of the master oscillator 4 is connected to the input of the frequency divider 18, the output of which is connected to the input of the OR logic element 15 The second output of the master oscillator 4 is connected to the input of the synchronization element 24, and the third output is connected to the second input of the AND element 27. The output of the controlled frequency divider 6 is connected to the input

4.4.

состояние, при котором усилитель 2 мощности подключает электродвигатель 1 к источнику питания и открывается логический элемент И 5. Так осуществляется пуск электродвигателя 1. На вход управляемого делителя 6 частоты начинают поступать импульсы частоты с первого 'выхода задающего генератора 4. Одновременно сигналом с выхода логического элемента И 21, прошедшим через логический элемент ИЛИ 29, триггер 26 устанавливается в состояние, при котором логический элемент И 19 открыт. Импульс переполнения управляемого' делителя 6 частоты проходит через открытый логический элемент И 19. Импульс с выхода логического элемента И 19 записывает код реверсивного счетчика 8 в регистр 11 и устанавливает триггер 17 в состояние, при котором открывается логический элемент И 2 5. Через время, определяемое элементом задержки 23, код регистра 11 записывается через блок 7 совпадения на установоч5 1003282 логического элемента ИЛИ 16, с входом логического элемента И 19 и с входом элемента 23 задержки, выход которого подключен к входу блока 7 совпадения. Выход логического элемента И 19 соединен с входом регистра 11 и с входом триггера 17, выход которого подключен к второму входу логического элемента И 25. Первый вход триггера 3 соединен с выходом логического элемента ИЛИ 10 15, а второй - с выходом логического элемента ИЛИ 16. Выход дешифратора 13 подключен к второму входу логического элемента ИЛИ 16 и к второму входу логического элемента И -21, выход которого соединен с вторым входом логического элемента ИЛИ 15 и с третьим входом логического элемента ИЛИ 29. Второй выход делителя 28 частоты подключен к входу преобразователя 12 код - число импульсов, Первый вход логического элемента дом элемента 24 вход - с выходом с вторым входом вычитания реверсивного счетчика 8. Инверсный выход триггера 26 подключен к второму входу логического элемента И 19. Формирователь 22 включен между выходом датчика 9 скорости и первым входом логического элемента И 21.a state in which the power amplifier 2 connects the electric motor 1 to the power source and the logic element I opens. Thus, the electric motor 1 is started. Frequency pulses from the first output of the master oscillator 4 begin to arrive at the input of the controlled frequency divider 6. At the same time, the signal from the output of the logical element And 21, passed through the OR gate 29, the trigger 26 is set to a state in which the AND gate 19 is open. The overflow pulse of the controlled 'frequency divider 6 passes through the open logical element And 19. The pulse from the output of the logical element And 19 writes the code of the reverse counter 8 into register 11 and sets the trigger 17 to the state in which the logical element And 2 5 opens. After a time determined by the delay element 23, the code of the register 11 is recorded through the coincidence block 7 at the setting5 1003282 of the logical element OR 16, with the input of the logical element And 19 and with the input of the delay element 23, the output of which is connected to the input of the coincidence block 7. The output of AND gate 19 is connected to the input of register 11 and to the input of trigger 17, the output of which is connected to the second input of gate AND 25. The first input of trigger 3 is connected to the output of gate OR 10 15, and the second to the output of gate OR 16. The output of the decoder 13 is connected to the second input of the OR gate 16 and to the second input of the AND gate -21, the output of which is connected to the second input of the OR gate 15 and to the third input of the OR gate 29. The second output of the frequency divider 28 is connected to input transmitter 12 code - the number of pulses, the first input of the logic element home element 24 input - with the output with the second input of the subtraction of the reverse counter 8. The inverse output of the trigger 26 is connected to the second input of the logical element And 19. The driver 22 is connected between the output of the speed sensor 9 and the first the input of the logical element AND 21.

Устройство работает следующим об. разом.The device operates as follows. at once.

Требуемая скорость электродвигателя 1 постоянного тока задается входным кодом N , поступающим на входы преобразователя 12, регистра 10 и дешифратора 13. Если входной код равен нулю, на выходе дешифратора 13 формируется сигнал, который проходит через логический элемент ИЛИ 16 и устанавливает триггер 3 в состояние, при котором усилитель 2 мощности отключает электродвигатель 1 от источника питания, а логический элемент И 5 закрыт. Если входной код отличен от нуля, то на выходе дешифратора 13 создается сигнал, который может пройти через логический элемент -И 21. Это происходит в случае, если электродвигатель 1 не вращается, так как в этом случае с формирователя 22 подается на первый вход логического элемента И 21 сигнал, открывающий его. Таким образом, если входной код отличен от нуля и электродвигатель не вращается, го на выходе логического элемента И 21 появляется сигнал, который проходит через элемент ИЛИ 15, и устанавливает триггер 3 вThe required speed of the DC motor 1 is set by the input code N supplied to the inputs of the converter 12, the register 10 and the decoder 13. If the input code is zero, a signal is generated at the output of the decoder 13, which passes through the OR gate 16 and sets the trigger 3 to the state, in which the power amplifier 2 disconnects the motor 1 from the power source, and the logic element And 5 is closed. If the input code is non-zero, then a signal is generated at the output of the decoder 13, which can pass through the logical element -and 21. This happens if the electric motor 1 does not rotate, since in this case the former is supplied from the former 22 to the first input of the logical element And 21 signals opening it. Thus, if the input code is non-zero and the motor does not rotate, then at the output of the AND 21 logic element, a signal appears that passes through the OR element 15 and sets trigger 3 to

И 20 соединен с выхосинхронизании, второй триггера 26, а выход триггера 17 и с входом 25 ные, входы управляемого делителя 6 час·?And 20 is connected to the output synchronization, the second trigger 26, and the output of the trigger 17 and the input 25 ny, inputs of the controlled divider 6 hours

готы. Кроме того, импульс переполнения управляемого делителя 6 частоты устанавливает триггер 3 в состояние, при котором, электродвигатель 1 отключается от источника питания. После пуска каждый импульс, поступающий с 'выхода делителя 18 частоты логический элемент ИЛИ 15, устанавливает триггер 3 в сос* тояние, при котором электродвигатель 1 подключен к источнику питания, а каждый импульс переполнения управляемого делителя 6 частоты отключает электродвигатель от источника питания’· ?· Таким образом, на выходе гриГ'гера 3 формируется широтно-модулированный сигнал управления электро- ¹двигателем 1 частота которого равна частоте с выхода делителя 18, а длительность пропорциональна коду реверсивного счетчика 8. Импульсы с выхо- . да‘датчика 9 скорости поступают на элемент 24 синхронизации, на второй вход которого поступает частота с второго выхода задающего генератора 4. С выхода элемента 24 синхронизации импульсы, совпадающие по времени с импульсами с второго выхода задающего генератора 4 и следующие с частотой импульсов с датчика 9 скорости, поступают на входы логических элементов И 20 и 2 5. Первый толп улье с выхода элемента 24 синхронизации, прошедший через логический элемент И .2 5, устанавливает триггер 26 в состояние, при котором закрыт логический элемент И и открыты логические элементы И и 27. Этот момент времени соответствует началу стабильного временного интервала, в течение которого образцовый сигнал сравнивается с сигналом обратной связи. Стабильный временной интервал формируется на выходе триггера 26 с помощью логического^ элемента И 27, делителя 28 частоты и частоты с третьего выхода задающего генератора 4.Через открытый логический элемент И 27 на вход делителя 2 8 частоты поступают импульсы с третьего выхода задающего генератора 4. Импульс с первого выхода делителя 2 8 частоты определяет окончание стабильного временного интервала. В течение стабильного временного, интервала открыт, логическийI, элемент И 20 и частота обратной связи с выхода элемента 24 синхронизации проходит через логический элемент И 20 на вход вычитания реверсивного счетчика 8. В течение этого-временного интервала с второго выхода делителя 2 8 частоты поступает частота на вход преобразователя 12 код - число импульсов, кото4 рая используется для преобразования кофчисло импульсов. Пачка импульсов, число которых пропорционально входному коду, с выхода преобразователя 12 поступает на вход сложения реверсивного счетчика 8.goths. In addition, the overflow pulse of the controlled frequency divider 6 sets the trigger 3 in a state in which the motor 1 is disconnected from the power source. After starting, each pulse coming from the 'output of frequency divider 18 of the logic element OR 15 sets trigger 3 to a state * in which electric motor 1 is connected to a power source, and each pulse of overflow of a controlled frequency divider 6 disconnects the electric motor from a power source' ·? · Thus, the output 3 is formed griG'gera pulse-modulated control signal electric motor ¹ 1 frequency equal to the frequency output from divider 18, and is proportional to the code length down counter 8. pulses with the output. Yes, the speed sensor 9 arrives at the synchronization element 24, the second input of which receives the frequency from the second output of the master oscillator 4. From the output of the synchronization element 24, pulses coinciding in time with the pulses from the second output of the master oscillator 4 and the next with the pulse frequency from the sensor 9 speeds, go to the inputs of the logic elements AND 20 and 2 5. The first crowd of hives from the output of the synchronization element 24, passed through the AND. 2 5 logic element, sets the trigger 26 to the state in which the AND logic element is closed and open logical elements And and 27. This point in time corresponds to the beginning of a stable time interval during which the reference signal is compared with the feedback signal. A stable time interval is formed at the output of trigger 26 using a logical element AND 27, a frequency divider 28 and a frequency from the third output of the master oscillator 4. Through an open logic element And 27, pulses from the third output of the master oscillator 4 are received at the input of the frequency divider 2 8 from the first output of the frequency divider 2 8 determines the end of a stable time interval. During a stable time interval, the logical I element is open, the AND element 20 and the feedback frequency from the output of the synchronization element 24 passes through the AND gate 20 to the subtraction input of the reverse counter 8. During this time interval, the frequency comes from the second output of the frequency divider 2 8 at the input of the converter 12, the code is the number of pulses, which is used to convert the number of pulses. A burst of pulses, the number of which is proportional to the input code, from the output of the converter 12 is fed to the input of the addition of the reversible counter 8.

Таким образом, за время стабильного временного интервала корректируется код реверсивного счетчика 8. В течение это10Thus, during the stable time interval, the code of the reverse counter is adjusted 8. During this 10

- 1003282 8 ной связи, может произойти переполнение реверсивного счетчика 8. Тогда на выходе дешифратора 14 сформируется сигнал, который запишет входйой код из регистра 10 в реверсивный счетчик 8 и установит в нуль триггер 26 и делитель 2 8 частоты.- 1003282 8 communication, overflow of the counter 8 may occur. Then, a signal is generated at the output of the decoder 14, which will write the input code from register 10 to the counter 8 and set the trigger 26 and frequency divider 2 to zero.

Импульс с выхода логического элемента И 19 перепишет код реверсивного счетчика 8 в регистр 11 и вновь начнется коррекция кода реверсивного счетчика 8 путем сравнения образцового сигнала и сигнала обратной свя5и за время стабильного временного интервала.The pulse from the output of the logical element And 19 will rewrite the code of the reverse counter 8 to the register 11 and the correction of the code of the reverse counter 8 will begin again by comparing the reference signal and the feedback signal during a stable time interval.

За время стабильного временного интервала на вход вычитания реверсивного счетчика 8 поступает, число импульсов, равное с₀£_0С , где £_ос - частота, пропорциональная действительной скорости вращения электродвигателя 1. За это же время на вход сложения реверсивного счетчика 8 ..поступает число импульсов, равное KN , где К - постоянный коэффициент. В установившемся режиме К· N £_ос и код реверсивного счетчика 8 не изменяется после коррекции его за время 'l'q , поэтому длительность широтно-модулированного импульса постоянна,, и электродвигатель имеет постоянную скорость, пропорциональную входному коду, так как £_ос =.During a stable time interval, the number of pulses equal to ₀ £ _{0С is} received at the subtraction input of the reversible counter 8, where £ _oc is the frequency proportional to the actual rotation speed of the electric motor 1. During the same time, the number of pulses arrives at the addition input of the reversible counter 8. equal to KN, where K is a constant coefficient. In the steady state, K · N £ _ос and the code of the reverse counter 8 does not change after correcting it for the time 'l'q, so the width of the pulse-width modulated pulse is constant, and the electric motor has a constant speed proportional to the input code, since £ _о =.

Таким образом, в предлагаемом электроприводе обеспечивается установление· стабилизированной скорости электродвигателя 1 в диапазоне, определяемом го времени на установочные входы управляемого делителя 6 частоты записывается код из регистра 11. После окончания стабильного временного интервала откры- ₄₀вается логический элемент И 19, импульсом с его выхода скорректированный код реверсивного счетчика 8 переписывается в регистр 11 и повторяется процесс фор- : мирования стабильного временного ингерва- ₄₅ла, во время которого происходи г формирова-» ниё образцового сигнала и сигнала обратной связи, и вновь корректируется код.реверсивного счетчика 8. В установившемся режиме сигнал обратной связи равен образцовому сигналу, код реверсивного счетчика 8 после каждого стабильного временного интервала не изменяется, длительность широтно-модулированного сигнала на выходе триггера 3 постоянна и скорость вращения электродвигателя 1 также (постоянна.Thus, the drive is ensured in the proposed · establishing a stabilized speed of the motor 1 in a range defined by the first time adjusting control input divider 6 frequency code is written from the register 11. After the stable open slot ₄₀ INDICATES AND gate 19, a pulse from its output down counter corrected code 8 is rewritten into register 11 and repeats the process for-: ming stable temporary ingerva- ₄₅ la, during which there g of form overshoot the reference signal and the feedback signal, and the code of the reverse counter is again corrected 8. In the steady state, the feedback signal is equal to the reference signal, the code of the reverse counter 8 does not change after each stable time interval, the duration of the pulse-width modulated signal at the trigger output 3 is constant and the rotation speed of the motor 1 is also (constant.

В случае, если образцовый сигнал значительно отличается от сигнала обрагвозможными изменениями входного кода.In the event that the reference signal differs significantly from the signal by possible changes to the input code.

Claims

1. For the UK.

No. 1432674, cl. H 02 R 5 / 6b, 1976.

2. USSR author's certificate number 725178, cl. H 02 P 5 / O6, 1978.