SU1002977A2 - Анализатор спектра - Google Patents

Description

Изобретение относитс  к измерительной технике и предназначено дл  измерени  частот многокомпонентных сигналов цифровым методом.

По основному авт. св. № 669295. известно устройство, которое содер- . жит квантователь сигнала, блоки умножени , блок задержки, счетчики, посто нное запоминакидее устройство, арифметический блок, дешифратор, регистр числа, коммутаторы записи и считывани , блок управлени  элементов И и ИЛИ, в котором анализ спектра производитс  с помощью метода быстрого преобразовани  Фурье i (БПФ) 13.

Недостаток устройства - низка  точность измерени  частоты гармонических составл ющих сигнала из-за определени  спектра лишь дл  дискретных значений частоты. При этом погрешность измерени  частоты равна половине шага по частоте БПФ сигнала .

Целью изобретени   вл етс  повышение точности измерени  частоты гармонических составл ющих сигналов.

Поставленна  цель достигаетс  тем, что устройство, содержащее регистр числа, квантователь сигнала.

первый вход которого  вл етс  входом анализатора, а выход подключен к первым входам блоков умножени  знаков сигналов, вторые входы которых подключены к соответствующим выходам блока задержки, вход которого соединен с выходом квантовател , блок управлени , четыре выхода которого соответственно подключены к управл юto щим входам квантовател , счетчика адресов, посто нного запоминающего устройства и к первому входу арифметического блока, второй вход которого соединен с )Выходом посто нно15 го запоминающего устройства, выходы блоков умножени  знаков сигналов подключены к входам соответствующих счетчиков, каждый разр дный вход которых соединен с выходом соответст20 вующего элемента И записи, а каждый разр дный выход счетчика подключен к первому входу соответствующего элемента И считывани , вторые входы элементов и считывани  и первые вхо25 ды элементов И записи подключены к соответствук цему выходу дешифратора , входы дешифратора соединены р соответствук цими выходами счетчика адресов, выходы элементов И счи30 тывани  каждого счетчика объеданены и подключены к соответствующему входу элемента ИЛИ, четыре элемента И и коммутаторы записи и считывани , входы которых подключены соо ветственно к четвертому и п тому выходам блока управлени , выходы коммутатора записи соединены соот;ветственно с первыми входами первог и второго элементов И, второй вход первого элемента И подключен к выходу арифметического блока, а вто рой вход второго элемента И подключен к выходу элемента ИЛИ, выходы первого и второго элементов И соеди нены соответственно с первыми и вто рыми входами разр дов регистра числ выходы которого объединены и подключены к первым входам третьего и чет вертого элементов И, вторые входы ко торых подключены соответственно к .первому и второму выходам коммутато .считывани , выход третьего элемента И соединен с вторыми входами элерлентов И записи, а выход четвертого элемента И подключен к третьему входу арифметического блока, снабжено дополнительно двум  сдвиговыми регистрами на три числа, подключенными к выходам анализатора двум  блоками сравнени  кодов, п тью элементами И, двум  элементами ИЛИ, дв м  умножител ми, двум  сумматорами и делителем, причем второй выход пе вого регистра соединен с первыми вх дами второго блока сравнени  кодов, первоТо сумматора и первого умножител , второй выход второго регистра соединен с вторым входом первого умножител , а первый и третий выходы обоих регистров соединены с первыми входами четырех элементов И, вторые входы первого и третьего элементов |И соединены с первым выходом первого блока сравнени  кодов, входы которо го соединены с первым и третьим выходами первого регистра, а вторые входы второго и четвертого элементов И соединены с вторым выходом пер вого блока сравнени  кодов, выходы первого и второго элеме|Нтов И соединены через первый эле1мент ИЛИ с вторым входом второго блока сравнени  кодов, с вторым входом первого ; сумматора и первым входом второго умножител , второй вход которого соединен через второй элемент ИЛИ с выходами третьего и четвертого элементов И, а выход второго умножител  соединен с вторым сумматором, первый вход которого соединен с выходом первого умножител , выходы обоих умножителей соединены с двум  входами второго сумматора, а выходы сумматоров соединены с двум  входами делител , выход которого соединен с п тым элементом И, второй вход которого соединен с выходом второго с5лока сравнени  кодов, а выход с блоком пам ти. На чертеже представлена структурна  схема устройства. Устройство содержит анализатор 1, на вход которого подаетс  анализируемый сигнал, сдвиговые регистры 2 и 3, второй блок 4 сравнени  кодов , первый сумматор 5, первый умножитель б, первый, второй, третий и четвертый элементы И 7-10, -первый блок 11 сравнени  кодов, первый элемент ИЛИ 12, второй умножитель 13, второй элемент ИЛИ 14, второй сумматор 15, блок 16 пам ти, делитель 17 и п тый элемент И 18. Устройство работает следующим образом. Исследуемый сигнал поступает на вход анализатора 1, выполн ющего быстрое преобразование Фурье (БПФ). Наличие гармонических составл ющих в исследуемом сигнале приводит к по влению в спектре узких всплесков (максимумов ) в окрестности частот гармонических составл ющих. За счет выполнений преобразовани  Фурье дл  дискретных значени-й частоты возникает погрешность измерени  частоты, максимальное значение которой равно половине шага по частоте . Чтобы устранить погрешность измерени  частоты, обусловленную дискретностью преобразовани  Фурье, необходимо в каждом локальном максимуме, спектра сигнала выделить две наибольшие соседние выборки спектра Z и соответствующие им частоты. Дл  этого коды чисел, представл ющие значени  коэффициентов р да Фурье (выборки спектра), подсчитанные в результате реализации алгоритма БПФ, йдновременно поступают в первый сдвиговый регистр 2, а коды их адреса, соответствующие в заданном масштабе частотам, поступают параллельно во.второй сдвиговый регистр 3. Каждый сдвиговый регистр хранит одновременно коды трех чисел . Из этих чисел с помощью двух блоков 4 и 11 сравнени  кодов и четырех элементов И 7-10 выдел ют два соседних максимальных числа и соответствующие им адреса, по мере их поступлени . В первом блоке 11 сравнени  кодов сравниваютс  коды первого и третьего чисел, записанные в регистре 2. При этом может быть два случа : 1) если код третьего числа, записанный в регистре 2, больше первого, т.е. выборка спектра , то ма nepBON выходе блока 11 сравнени  кодов по витс  сигнал разрешени  перезаписи кода третьего числа Zj с выхода регистра 2 через первый элемент И 7 и элемент ИЛИ 12 в сумматор 5 и умножитель 13;

2 ) если код третьего числа, записанного в регистре 2, меньше первого т.е. выборка спектра , то на втором выходе блока 11 сравнени  кодов по витс  сигнал разрешени  перезаписи кода первого числа Z с выхода регистра 2 через второй элемент И 8 и элемент ИЛИ 12 в сумматор 5 и умножитель 13.

Одновременно с перезаписью кодов чисел Z и Zj через элемент ИЛИ 14 записываютс  коды адреса, соответствующие каждому из чисел Z и Zg, поступаюише через элементы И 9 и 10 с сдвигового регистра 3 в умножитель 13, причем разрешение на прохождение в умножитель 13 кода адреса числа Z или Zj поступает от блока 11 сравнени  кодов.

В умножитель 6 поступает каждый раз второе число, записанное в регистре 2, т.е. значение выборки спектра 1 и код адреса, соответствующий этому отсчету с регистра 3.

Выходные сигналы (коды) с умножителей б и 13 поступают в сумматор 15. Полученный в результате суммировани  код числа с выхода сумматора 15 поступает в делитель 17, где он делитс  на код числа, поступающий с выхода сумматора 5, который образуетс  путем суммировани  кодов числа, соответствующих значени м выделенных выборок (Z и Z 2 или

2 3

Полученный в результате делени 

код числа в делителе 17 в выбранном масштабе  вл етс  измеренным значением частоты соответствующей гармоники , но только в том случае, если код второго числа 2 был максимальным, что определ етс  путем сравнени  кода с выхода элемента ИЛИ 12 и код с выхода сдвигового регистра 2 в блоке 4 сравнени  кодов. Если код Zj был наибольшим среди кодов Z, Z и Zj, то на выходе блока 4 сравнени  кодов по витс  сигнал, разрешающий перезапись кода с выхода делтел  17 в блок 16 пам ти, в котором хран тс  результаты измерений.

Таким образом, данное устройство может быть использовано дл  точного (измерени  частоты многокомпонентных сигналов цифровым методом, так как позвол ет исключить погрешность .измерени  частот гармонических.состл ющих сигнала, обусловленную тем, что при выполнении дискретного преобразовани  Фурье спектр сигнала измер етс  не непрерывно, а дл  дискретной последовательности частотЭксперименты , проведенные с помощью моделировани  на ЭВМ М-222 показали , что устройство обеспечивает определение спектральных составл ющих сигнала длительностью с с погрешностью не более tQ,01 Гц, в то врем  как при измерении без предлагаемого усовершенствовани  максимальна  погрешность измерени  частоты составл ет 0,5 Гц.

Claims (1)

1. Авторское свидетельство СССР 669295, кл. G 01 R 23/00, 1978.

1

f

f f

f f

и

(

y чГ

/«