SE516581C2 - Auto-kalibrerande analog-till-digitalomvandlare och sensoranordning innefattande sådan - Google Patents

Description

15 20 25 30 35 »S16 581É 2 därigenom kan uppnå en mycket hög noggrannhet. Efter att ha omvandlat så många av de mest signifikanta bitarna så att de återstående bltama inte är fler än 8-10 stycken så avbryts denna första fas. Det krävs därvid inte högre noggrannhet än att en konventionell omvandlingsmetod kan ta över vilket skeri en andra fas. Det ovan angivna patentet nämner att denna omvandling kan ske med olika metoder.

Särskilt anges den kunnaiske med rampomvandling eller successiv approximation.

För föreliggande uppfinning är det endast en förutsättning att man utnyttjar en metod som utnyttjar spännings- eller strömreferenser och som genom trimning av komponenter kan kalibreras. I det följande kommer för enkelhets skull förutsättas att det är-fråga om successiv approximation, utan att detta på något sätt är avsett som en begränsning. Det är endast ett exempel.

Det är önskvärt att omvandla så många bitar som möjligt i den' andra fasen, efter- som den successiva approximationsprincip som används där är såväl snabbare som effektsnålare än den pulsräknande första fasen. Den nu aktuella uppfinningen klarar av att omvandla fler än 10 bitari den andra fasen genom att den får den ut- formning som framgår av det efterföljande självständiga patentkravet. Fördelaktiga utföringsformer av uppfinningen framgår av övriga patentkrav.

Uppfinningen har utvecklats för digitalisering av signalerna ifrån en infraröd (IR) sensor, varför denna tillämpning utgör basen för beskrivningen. Uppfinningen har dock andra tänkbara användningsområden, såsom telekommunikation, hörappa- rater, audio, mätutrustning m. m., vilket medför att det sökta patentskyddet-uttryck- ligen avser en generell tillämpning. l det följande kommer uppfinningen att beskrivas närmare under hänvisning till bifogade ritningar, där fig. 1 visar en känd återkopplad integrator som utgångspunkt för ' uppfinningen, fig. 2 visar en känd analog-tilI-digitalomvandlare som utgångspunkt för uppfinningen, fig. 3 visar en känd analogdel av en omvandlare med chopprande ingång, fig. 4 visar en känd sensoranordning med användning av omvandlare enligt tidigare figurer, fig. 5 visar en första utföringsform av en uppfinningsenlig kompensering av laddningsinjektion vid anordningar enligt figurerna 1-4, a. .no 10 15 20 25 30 35 516 581.' 3 fig. 6 visar en andra utföringsform av en uppfinningsen_|ig kompensering av laddningsinjektion vid anordningar enligt figurerna 1-4, fig. 7 visar en tredje utföringsform av en uppfinningsenlig kompensering av laddningsinjektion vid anordningar enligt figurerna 1-4 och fig. 8 visar kalibrering av återkopplingsnivåerna vid en anordning enligt uppfinningen.

Som utgångspunkt för beskrivningen av uppfinningen kommer först en utförings- form av en PR-ADC att beskrivas, varefter en modifiering enligt föreliggande upp- finning beskrivs. Den aktuella PR-ADC:n är uppbyggd kring en återkoppladintegra- tor enligt figur 1 som nollställs innan varje omvandling. Om det inte vore för den negativa återkopplingen via digital till analogomvandlaren (DAC) så skulle insigna- len efter några klockcykler överstyra integratorn på grund av att signalen ackumuleras. Återkopplingen är tidsdiskret och uppdateras vid varje positiv klockflank och tiden däremellan utgör en integrationsperiod. Endast tre återkopplingsnivåer är möjliga i exemplet, +ref, O, eller -ref, där +ref ökar integratorns värde, -ref minskar och 0 har ingen påverkan alls. l en tröskling av integratorns värde med en komparator avgörs om återkopplingsnivån -ref eller +ref ska användas. Nollåterkoppling används endast under den första integrationscykeln. Återkopplingens absolutnivå, ref, sätts så att den precis kan motverka den största insignalamplituden. Maximal insignal ger då återkopplingen -ref hela tiden och minimal insignal +ref.

Anta att man önskar en upplösning på n bitar, där n = n1+n2. En omvandling inleds med att under de första, N1 = 2"1, klockperioderna registreras antalet negativa återkopplingar, vilket motsvarar den flanktriggade bitströmmen ut ifrån komparatom.

Det binära värdet för detta antal motsvarar då de n1 mest signifikanta bitarna.

Anordningen fungerar under denna första fas som en spänning-til|-pu|smängds- omvandlare, ovan refererad till som en pulsräknande omvandlare.

Under och efter den sista cykeln i den första fasen så kopplas insignalen bort för att nästa fas ska fungera korrekt. lntegratorns värde kommer efter den första fasen att vara summan av insignalen och den registrerade återkopplingen under dessa N1 integrationscykler. Detta värde definieras nu som restspänning.

Uppfinningen beskrivs här och i det följande utgående från att mätvärdet som är insignal till anordningen har formen av en spänning. insignalen kan dock ha andra annu» 10 15 20 25 30 35 516 581 4 former, såsom ström eller laddning. Vad som i det följande sägs om restspänning får då naturligtvis läsas restvärde av aktuellt slag o.s.v.

För att öka upplösningen hos den integrerade signalen till n bitar så omvandlas restspänningen med upplösningen n2 = n-n1 bitar. Omvandlingen av restspänning- en kräver endast en noggrannhet och upplösning motsvarande n2 bitar och kan därför ske med traditionell successiv approximation, vilket ger en betydligt snabbare omvandlingstakt än om de resterande bitarna skulle ha upplösts genom puls- räknande.

Den successiva approximationen genomförs genom att återkopplingens abso- lutvärde halveras i var och en av de följande ng klockperioderna. Dessutom så måste insignalen vara strypt genom att ingången kopplas till jord. Därigenom erhålls de n2 minst signifikanta bitarna vid komparatorns utgång med fallande signifikans.

För att hålla den avseddawnoggrannheten så måste de n2 återkopplingsnivåerna hålla ng bitars precision. ' Det slutliga digitala värdet som motsvarar summan av de N1 insignalsamplen erhålls genom att vikta ihop antalet negativa återkopplingar med bitama ifrån suc- cessiva approximationen såsom visas i figur 2.

Analogdelen i en PR-ADC implementering med chopprande ingång kan se ut som i figur 3. Under den inledande nollställningen så är switchama Sref och Sim båda ledande varpå Cint tappar sin laddning. Den efterföljande integreringen går till så att switcharna Sref och Sim alternerar, så att dessa aldrig är ledande samtidigt.

Alterneringen sker i takt med att insignalen choppras, vilket medför att laddningen Gin x Vin ackumuleras till Cint. På samma sätt ackumuleras återkopplingen genom choppringen av kapacitansen Cfb med switchen Sfb mellan återkopplingsspänning, ref/i, och nollreferens, refc. I Återkopplingens tecken, +ref eller -ref, bestäms av fasen på denna choppring, vilken _i sin tur avgörs av komparatorns beslut. Nollåterkoppling löses genom att inte choppra, det vill säga fixera Sfb mot till exempel nollreferens. Vid restspännings- omvandlingen så halveras återkopplingen genom att man minskar den chopprade spänningen. Genom att koppla switchama Sa-Sh i ordningen Sa till Sh så halveras denna spänning för varje steg. 10 15 20 25 30 35 .S16 5st šïïi 'i 5 Omvandlingstiden, tc, är summan av tiden för spänning-til|-pulsmängdsomvand- lingen under fas 1, t1, och tiden för restspänningsomvlandlingen under den andra fasen, t2. t1 är linjär mot upplösningen dvs, t1 är tiden för 2n1 klockperioder och tg är tiden för n2 klockperioder. Således är t1 oftast mycket större än t2 och den totala omvandlingstiden kan därför förkortas avsevärt om noggrannheten i restspännings- omvandlingen kan ökas. Om till exempel två bitar kan flyttas från första till andra fasen; förkortas omvandlingstiden ungefär fyra gånger.

Om den i figur 3 föreslagna implementeringen utformas väl kommer noggrannheten att begränsas dels av att laddningsinjektionen i Sref och Sim inte tar ut varandra helt och hållet och dels av att resistansstegens spänningar avviker ifrån de idealt halverande spänningsnivåerna. Dessa fel minimeras av bra design men är svåra att pressa till nivåer bättre än 8-10 bitar.

Missanpassningen i laddningsinjektionen beror bland annat på att styrsignalerna kan ha olika stig- och falltider, att den kapacitiva lasten på switcharna fördelas olika, att switcharna på grund av relativ placering och orientering på chipet blir olika och att tillverkningsprocessen kan ge upphov till lokala variationer. Även läckströmmari diffusioner och transistorer kan förekomma. Resistansstegens onoggrannhet härrör från variation i geometri och resistivítet över denna.

Uppfinningen kan användas till att radikalt förbättra noggrannheten i till exempel ADC baserad på successiv approximation genom kalibrering av missanpassningen i laddningsinjektion och resistansstege. Den exemplifierade självkalibreringen utnyttjar att PR-ADC:n är lämpad för parallell implementering med en gemensam resistansstege. Extra parallella PR-ADC kanaler kostar därför inte mycket i extra area och effekt, speciellt om tillämpningen från början kräver en massiv parallell omvandling med kanske upp till flera hundra parallella kanaler.

Med två extra kanaler för självkalibrering av resistansstege respektive ladd- ningsinjektion kan kalibreringen pågå kontinuerligt utan att den ordinarie funktionen påverkas. Detta gör också kalibreringen okänslig för drift eftersom den hela tiden är uppdaterad. Kalibrering med extra parallella kanaler förutsätter att alla kanaler har samma fel. Detta kan anses vara fallet eftersom det är uppenbart att den gemen- samma resistansstegen påverkar alla kanaler identiskt och att det måste förutsättas att den systematiska missanpassningen dominerar över lokala variationer när det gäller laddningsinjektionen. 10 _15 20 25 _30 35 e 51-6- 591; 6 Effekten av laddningsinjektionen motsvaras av en liten men konstant insignal som adderas till integratorn i varje period. Den första fasen är robust mot detta och ger endast en offset på utgången, men effekten på restspänningsomvandlingen blir monotonicitetsfel, vilket begränsar noggrannheten. Detta beror på att laddnings- injektionen förskjuter den korrekta tröskelnivån från komparatornivån en bit varje klockperiod, vilket stör den successiva approximationen.

Laddningsinjektionen är signaloberoende i den givna implementeringen och är därför densamma för varje klockperiod. Om alla kanaler har i stort sett samma laddningsinjektion så kan en extra PR-ADC utan insignal användas för att mäta laddningsinjektionen. Den uppmätta laddningsinjektion får sedan styra en kompen- seringssignal som parallellt går in på alla kanaler via en extra ingång med låg för- stärkning med uppgift att precis subtrahera den signal som påförs genom ladd- ningsinjektionen. å Denna mätning kan implementeras på flera sätt men det är viktigt att inte få med några andra offseti mätningen, eftersom uppskattningen av laddningsinjektionen annars blir fel. Den parallella och likformiga strukturen får inte heller brytas, eftersom man annars skapar extra komplexitet och olikformig laddningsinjektion, vilket gör kompenseringen dålig.

Komparatorns absoluta omslagspunkt är inte kritisk för omvandlarens funktion i någon fas, men avvikelser i denna ifrån integratoms begynnelsevärde introducerar en ekvivalent offset på PR-ADC:ns ingång. lntegratorns begynnelsevärde är dess spänning under reset men återfinns även i varje period då Sref är sluten. Vid kom- pensering kommer denna offset att spridas ut över omvandlingens alla klockperio- der. Om förhållandet mellan antalet klockperioderi första respektive andra fasen är stort blir den totala offseten under restspänningsomvandlingen liten och därför inte något problem om komparatorns offset inte är stor.

Om upplösningen i den första fasen är låg, innebärande få integrationsperioder, eller om komparatorns och operationsförstärkarens offset är stora, måste man an- tingen använda sig av en komparator som är offsetkompenserad med avseende på integratorns begynnelsevärde eller direkt mäta skillnaden mellan integratorns be- gynnelsevärde och dess slutvärde efter en omvandling. Exempel på båda meto- derna kommer att ges. Operationsförstärkaren är av den typ som från spänningar på ingångarna ger en ström på utgången, kallad OTA. n n u. an» 10 15 20 25 30 35 :315 58 7 Ett användningsområde som både visar uppfinningens tillämpbarhet och ex- emplifierar en utföringsform är en 256x256 sensormatris för infraröd strålning med A/D omvandling på samma chip visad i figur 4. Förhållandet mellan den offset detektorerna har över arrayen och den genererade signalamplituden för en önskad temperaturkänslighet på 0.1 °K kräver en ADC upplösning på minst 16 bitar för att klara det stora dynamiska området. För att klara både omvandlingstakt och upplösning så har en kolumnvis parallell lösning fördelar. Till denna lösning passar PR-ADC:n mycket bra. ' Den maximala klockfrekvensen för noggrann analog insvängning och den bild- frekvens som krävs ger en övre gräns på ungefär 8 bitar för PR-ADC:ns första om- vandlingsfas. Detta ger då en 8 bitars upplösning för restspännningsomvandlingen.

Det har visat sig att laddningsinjektionen då kan ge upphov till betydelsefulla mono tonicitetsfel. Detta beror på att den kiselyta som är tillgänglig per ADC är mycket begränsad i detta fall, vilket medför att små kondensatorer måste användas, något som leder till att kretsen blir mer utsatt för laddningsinjektion. Vid ännu högre totala Upplösningar på exempelvis 18 bitar, blirkompensering av laddningsinjektionen än mer betydelsefull.

En första implementering av en sådan kompensering illustreras i figur 5 där den extra ADC kanalen visas i ett blockdiagram. Lösningen använder en resistansstege, vilket gör att kompenseringen blir statisk. Resistansstegen kan vara densamma som används för genereringen av återkopplingsnivåerna. Kompenseringsnivån, Vwmp, selekteras ut från en resistansstege. Därefter choppras och buffras denna spänning centralt och appliceras parallellt på alla PR-ADC-kanalernas kompense- ringsingångar. Den första kanalens ingång, in,, är indikerad med en' grovt streckad linje. Choppringsreferensen kan i stället för att som indikerat vara halva matnings- spänningen vara selekterad från resistansstegen. Denna selektion är då lämpligtvis speglad från mitten av resistansstegen för att öka spänningssvinget för att däri- genom kunna minska kompenseringsingångarnas känslighet.

Den aktuella kompenseringsnivån lagras i ett digitalt register med en upp- och ned- räknare, som matar avkodaren. Regleringen av kompensationsnivån sker här genom att räkna upp registrets värde om kompensationsspänningen är för låg och räkna ned om nivån är för hög. Upp- eller ned-regleringen styrs enklast genom att man utnyttjar den redan befintliga komparatorn i kretsen, såsom visas. Beslut om att öka eller minska kompenseringen tas i den sista perioden av den successiva approximationsfasen, för att så mycket laddningsinjektion som möjligt skall ha c .soon- u uu uu uu u- »- u» u u. u u u u u _ u uu- uu.. i. u un... uuu uuuu u u u u u s u. uuuu vuu uuuu u: u~ u» 10 15 20 25 30 35 15 5g1¿ 8 se :nu lagrats upp. Detta kan uppnås genom att man använder styrsignalen för lagringen av den minst signifikanta biten som klocka till upp- och ned-räknaren, eftersom denna signal är hög endast under detta intervall.

För att enbart laddningsinjektionen ska vara närvarande på integratorn efter en omvandling så kan varken insignal eller återkoppling tillåtas. Därför måste mät- ÅDCzn modifieras så att Sin och Sfb kontakterarjord eller någon annan stabil spänning. lfall komparatorn i PR-ADC:n inte är offset-kompenserad, är det lämpligt att offset-kompensera åtminstone komparatorn i mät-ADC:n. Sådan kompensering är standard för CMOS komparatorer. Om laddningsinjektionen nu är perfekt kom- penserad, blir integratorns värde i sista perioden detsamma som dess begynnelse- och reset-värde. Om det föreligger en för låg eller för hög kompenseringsnivån, kan då avgöras genom en tröskling av komparatorn kring detta värde.

Initialt kommer troligen kompenseringen att vara långt ifrån korrekt. Denna kommer då att regleras ett steg i taget tills dess att den korrekta kompenseringen har uppnåtts. Därefter kommer kompenseringen att altemera runt den optimala nivån i takt med regleringen. Om det inte vore för brus i komparator och framför allt i switchandet i integratorn, skulle kompenseringen aldrig vara mer en ett steg ifrån optimum. Bruset slår dock igenom på kompenseringen och med denna enkla princip, kan kompenseringen vara flera steg fel. Det är då viktigt att stegen, åtmins- tone nära optimum, är så små att dessa endast utgör en bråkdel av den minst bety- delsefulla biten, lsb, i ett omvandlat värde.

Steglängden i regleringen bestäms blandannat av kopplingskapacitansen för den extra ingången. Denna ska inte väljas större än att det största laddningsinjek- tionsfelet kan regleras med fullt utslag på kompensationsspänningen. Detta medför då minimal steglängd för en given upplösning i kompenseringen och en minimal ökning av bruset i PR-ADCzn. Kapacitansen kan i de flesta fall realiseras med den parasitiska kapacitansen hos en korsande ledare över arrayen av ADC kanaler och tar således en minimal yta. Regleringstiden för en kompensering med 1000 olika nivåer och en omvandlingstakt hos PR-ADC på 10 ksample/s blir maximalt 0.1 s efter att spänningen slagits på, vilket i de allra flesta fall är tillräckligt. Om tillverk- ningsprocessen tillåter icke-flyktiga minnen att implementeras, kan korrekt kompen- sering erhållas mycket snabbare. l de fall då ADC-arrayen används kontinuerligt, kan en dynamisk lösning spara in en del hårdvara i form av switchar, en eventuell extra resistansstege, en demul- u u u . n u « u un 10 15 20 25 30 35 516 satt ' 9 tiplexer, ett digitalt register och adderare. En sådan lösning presenteras i figur 6.

Den innehåller en kompensationsintegrator som påförs en liten positiv eller negativ laddning beroende på kornparatorns tröskling. Laddningen pàförs genom uppladd- ningen av Cupp eller Cned då dessa kopplas till respektive transistor. Transistorn för då över laddningen till kompensationsintegratorn. Kompensationsintegratorns resulterande spänning ersätter då spänningen från demultiplexern i den förra lös- ningen.

Ett tredje exempel på dynamisk implementering visas i figur 7 där regleringen är direkt proportionell mot laddningsinjektionen. Där samplas helt enkelt skillnaden mellan integratorns begynnelsevärde och dess slutvärde. Skillnaden pàförs kom- pensationsintegratorn genom swítchandet av kapacitansen Cs. Denna metod elimi- nerar alterneringen runt optimal kompenseringsnivå på grund av att kompensering- en inte är kvantiserad. Påverkan av brus i kompenseringen kan dock inte undvikas.

Ett flertal standardlösningar kan tillgripas för implementeringen som dock måste vara okänslig mot kompensationsintegratorns offset och inte ge för stor egen ladd- ningsinjektion. Bufferten ifiguren har två funktioner. Dels utnyttjar bufferten kompa- ratorns ingångssteg för att efterlikna den kapacitiva lasten hos de ordinarie ADC- kanalerna, så att samma laddningsinjektion erhålls. Dels medför förstärkningen i buffern att kompensationsintegratorns offset kan försummas. l stället för att noggrant upphäva laddningsinjektionen med en lika stor motriktad signal, enligt någon av de ovanstående metodema, kan algoritmen för successiv approximation göras tolerant mot laddningsinjektion. l traditionell successiv app- roximation reduceras sökintervallet med en faktor två per steg, eftersom det ger den I snabbaste sökningen och binärt viktade bitar. Denna metod blir emellertid känslig för drift, som, kan uppkomma till exempel från Iaddningsinjektion. Om värdet som skall approximeras driver under approximeringens gång och hamnar utanför det tidigare bestämda intervallet, kan approximeringen inte täcka in det drivande värdet.

Därigenom blir den binära koden felaktig.

Om man med känd teknik reducerar intervallet med en faktor mindre än två, kommer även ett drivande värde att kunna täckas av approximationsalgoritmen.

Detta gäller om driften per steg är mindre än den resulterande extra täckningen i över- och underkant av intervallet jämfört med en halvering av intervallet. Den suc- cessivaapproximationen blir därmed tolerantare mot drift och felaktiga komparator- beslut i närheten av intervallgränsema. Utkoden blir dock inte binär utan varje bit 10 .15 20 25 -30 35 v51 6 5 s tå §ÉÉ= - - Éffï 10 motsvarar täckningen hos respektive intervall. Dessutom blir den maximala upplös- ningen begränsad till samma storleksordning som laddningsinjektionen per cykel.

I den föreslagna implementeringen av PR-ADC:n bestäms varje stegs intervall av spänningsnivån från resistansstegen. Resistansstegen ska då konstrueras så att spänningsnivån faller långsammare än en faktor två. För korrekt funktion krävs att varje bit viktas korrekt. Ett sätt att få en korrekt viktning är att internt mäta upp resis- tansstegen och därmed intervallet. Detta kan göras med en extra ADC-kanal speciellt för detta ändamål. Resultatet av dessa mätningar får då direkt styra vikt- ningen av respektive beslut i den successivt approximerande sökningen.

Ett annat sätt är att med hjälp av auto-kalibrering av resistensstegen hålla nog- granna, förutbestämda intervall med metoder som liknar de som nedan nämns för kalibrering av resistansstegen till exakt halverande nivåer.

Om laddningsinjektionen genom kompensering eller annan teknik är liten, kommer resistansstegens onoggrannhet att begränsa den noggrannhet och upplösning som kan erhållas i restspänningsomvandlingen i en för övrigt välkonstruerad PR-ADC.

PR-ADC:n har totalt sett en större noggrannhet än restspänningsomvandlingen, som begränsas av resistansstegen. Den större noggrannheten kommer från den robusta första fasen med spänning-till-pulsmängdsomvandling. Den totalt sett större noggrannheten kan då användas till att kalibrera resistansstegen till högre r noggrannhet.

För kalibreringen av resistansstegen adderas lämpligen ytterligare en parallell PR- ADC kanal till den existerande PR-ADC-arrayen. Uppgiften för denna kanal blir att mäta upp àterkopplingsnivåerna från resistansstegen, så att dessa kan kalibreras till att vara noggranna halveringar av varandra. Resistansstegens återkopp- lingsnivåer kopplas då successivt in till denna kanal, för att digitaliseras med hög noggrannhet. Uppmätningen av en återkopplingsnivå går till så att ingången på mät-ADC:n chopprar mellan den aktuella avtappningen på resistansstegen och refo i figur 3.

Om ADC:n inte är fri från offset, måste uppmätningen av resistansstegen börja med att mäta ADC:ns egen offset, för att sedan kunna dra ifrån denna i mätningarna på resistansstegen. l detta exempel antas att laddningsinjektionen kompenseras, vilket medför en så pass låg offset att en offsetkompensering inte behöver göras: Om den däremot skulle krävas, behövs ett digitalt register för att lagra denna offset, en oc: 10 15 20 25 30 35 astra 581: 11 subtraktor för att dra bort den och en extra mätcykel, för att mäta offseten med in- gången jordad. Alternativt kan varje återkopplingsnivå mätas upp två gånger, men med olika fas på choppringen. Signalen blir då omvänd mellan de båda mätning- arna men offseten förblir konstant. Subtraktion av de digitaliserade värdena adderar då signalen men offseten subtraheras bort. Kalibreringen är inte avhängig av vilken metod som väljs och beskrivs därför inte.

En uppmätning börjar med att man mäter den fulla återkopplingsnivån under spänning-till-pulsmängdsomvandlingen, vilken får utgöra den korrekta referensnivån efter vilken de andra återkopplingsnivåerna ska halveras. Därefter mäts ref/2. Om nu det digitaliserade värdet av ref/2 är mindre än det halverade värdet av den digi- taliserade referensnivån så ska denna nivå ökas och vice versa. Jämförelsen görs med en digital komparator. På samma sätt mäts ref/4 och jämförs med det ytterli- gare ett steg halverade referensvärdet varefter ref/4 kalibreras. Resterande åter- kopplingsnivåer mäts och jämförs på motsvarande sätt tills den sista nivån är upp- mätt.

Den tidigare använda principen att reglera kalibreringen ett steg i taget ger en enkel lösning. Varje återkopplingsnivå har sitt eget register som stegas upp eller ned beroende på komparatorns utfall för respektive nivå. Kalibreringen kan imple-I menteras på flera sätt. Ett alternativ visas i figur 8 där återkopplingsnivåerna kom- penseras genom att variera refo så att korrekta återkopplingsnivåer erhålls. Den nya refo definieras som refo(i) däri betecknar aktuell återkopplingsnivå med början från noll för full återkoppling och ökar med ett per halverad nivå. Här väljs refo(0) att vara identisk med refo' vilken används under spänning-til|-pulsmängdsomvandling- en. Varje ref°(i), i > O, kalibreras nuså att den resulterande återkopplingsnivån, ref/zi-refoa), blir korrekt.

Kompvensationsspänningen refo(i) switchas ut ifrån en separat andra resistansstege matad ifrån en avtappning ifrån en tredje resistansstege. Avtappningen ska vara så avpassad att maximalt stora avvikelseri huvudresistansstegen nätt och jämt kan kompenseras. l detta exempel utnyttjas en avtappning ifrån huvudresistansstegen till att mata den andra resistansstegen för att spara komplexitet.

Merparten av komplexiteten ligger dock i registren som lagrar aktuellt kompen- seringsvärde, avkodaren som ifrån registrets värde selekterar motsvarande av- tappning, den aritmetiska enheten som räknar upp eller ned aktuellt registers värde 10 15 20 25 30 35 .151 5 5 31? - - ff? .2. 12 och jämför lagrat referensvärde med uppmätt värde ifrån ADC:n och styrenheten som håller reda pâ aktuell âterkopplingsnivå och förser kretsen med styrpulser.

Takten och tidpunkten för A/D-omvandlingarna i exemplet bestäms av yttre behov och sker parallellt över alla kanaler inklusive den för kalibrering. Styrenheten arbetar cykliskt och kommer efter att antal omvandlingar att hamna l det läget att Areferensnlvån ref/1 ska mätas varifrån följande funktionsbeskrivning av det visade exemplet börjar.

Ma, Sa, sa och SS sluts, så att ingången på mät-ADC:n chopprar mellan ref/1 och refo(0) och PR-ADC:n kan påbörja spänning-till-pulsmängdsomvandling. Under den efterföljande restspänningsomvandlingen avbryts choppringen på ingången, som då blir inaktiv. Samtidigt kräver restspänningsomvandlingen kompenserade ref°(i) nivåer. Sa bryts därför och i takt med att Sb-Sh selekteras, adresseras mot- svarande kompenseringsregister innehållande aktuell kalibreringsnivå, varpå de aktuella ref0(i) switchas ut från den andra resistansstegen. Efter avslutad omvand- ling läggs den digitaliserade ref/1 nivån i referensregistret och .styrenheten stegar upp för nästa mätning. l nästa mätning ska den kompenserade ref/2 nivån mätas upp, varför Mb sluts samtidigt som registret innehållande aktuell kompensering av ref/Z adresseras, så att ingången chopprar mellan ref/2 och selekterad ref°(1). Sa och sa sluts så att spänning till pulsmängdsomvandlingen kan påbörjas. Som förut blir ADC:ns ingång inaktiv under restspänningsomvandlingen och när Sb-Sh selekteras, kan motsva- rande kompenseringsregister adresseras 'och de aktuella ref0(i) switchas ut. Det digitaliserade mätvärdetjämförs sedan i den aritmetiska enheten med det halve- rade referensvärdet som lagrats. Beroende på om det »digitaliserade värdet nu är mindre eller större än halva referensvärdet ökas eller minskas innehållet i kompen- sationsregistret ett steg närmare korrekt nivå genom att den aritmetiska enheten skriver in det nya värdet i registret. Styrenheten stegar samtidigt upp för en ny mät- ning.

I nästasteg upprepas samma procedur för ref/4 nivån och fortsätter så för de andra nivåerna ända tills alla de ref/i nivåer, som ska kalibreras, har gåtts igenom.

Troligtvis behöver de sista 6-8 nivåerna inte kalibreras, eftersom deras noggrannhet kan uppfyllas av komponentmatchning. Efter att den sista nivån är korrigerad, börjar styrenheten om från början med att igen mäta ref/1. För varje sådan kalibrerings- a oo o: 10 15 20 25 30 annans c u n n -0 c o nu no -OV 0,.. 0 516 581:§ 13 cykel av återkopplingsnivåerna, vinner restspänningsomvandlingen noggrannhet och därmed också ADC:n i helhet. Detta gör att precisionen l kalibreringen ökas allteftersom processen fortgår. Gränsen för den totala noggrannhet som går att erhålla sätts av precisionen i spänning-tilI-pulsmängdsomvandlaren och är mycket hög (>16 bitar).

:Liksom för kompensationen av laddningsinjektionen, kommer kalibreringsvärdet att alternera runt det optimala värdet på grund av att regleringsprocessen alltid stegari riktning mot optimum. Även här är det därför viktigt, att detta steg är mycket litet i förhållande till nivån för den minst signifikanta biten. Flera mät-ningar på varje nivå kan utföras och medelvärdesbildas för att undertrycka brus, så att kalibreringen av resistansstegen sällan ligger mer än ett kvantíseríngsintervall ifrån optimum.

Denna kalibrering är inte enbart tillämpbar för att öka noggrannheten hos PR- ADC:n själv utan kan även användas för att kalibrera referensspänningar till andra ADC:er. Exempel på detta är den parallella successiva approximationsomvandlaren (PSA-ADC:n) som är beskriven i det svenska patentet 9202994-1. Den är speciellt lämpad eftersom den på liknande sätt utnyttjar en gemensam resistansstege för flera parallella omvandlare av typen successiv approximation. Dessa arbetar en klockperiod förskjutna i förhållande till varandra och kan på det sättet uppnå om- vandlingstakter runt 100 Msampels per sekund i 0.8 pm CMOS teknologi. Nog- grannheten är dock begränsad till cirka 10 bitar främst beroende på resistans- stegens precision, eftersom dess nivåer används för att avgöra de mest signifikanta bitama.

Om man nu på samma chip placerar en PR-ADC och låter dess resistansstege vara gemensam med PSA-ADC:ns, kan man med utnyttjande av den beskrivna kalibreringstekniken erhålla en högupplösande PSA-ADC med bibehållen hög om- vandlingstakt. Det går även att använda enbart en högupplösande spänning-till- pulsmängdsomvandlare för kalibreringen, men det ger en betydligt långsammare kalibrering, där omvandlaren kan ta i storleksordningen minuter innan den uppnår full precision. 4

Claims (10)

10 "w 20 25 Im 35 a no uc- *S16 58¶ 14 Patentkrav:

1. En analog-tilI-digitalomvandlare innefattande en första analog-till-digitalomvand- lare av typen mätvärde-till-pulsmängdsomvandlare, dvs. en första ordningens - sigmadeltaomvandlare som nollställs före varje ny period, innefattande en digital räknare för antalet återkopplingar med känt referensvärde i mätvärde-till-pu|s- mängdsomvandlaren, vilket är ett grovt mått på dess insignal, vilken mätvärde-till- pulsmängdsomvandlare genererar ett restvärde, och en andra analog-till-digital- omvandlare som omvandlar restvärdet vid periodens slut till ett digitalt värde under användning av referensvärden och en adderare som adderar det digitala restvärdet till utsignalen från den digitala räknaren, vilket ger ett noggrannare mått på insigna- len, k ä n n e te c k n a d av att funktioner eller komponenter i den andra analog- till-digitalomvandlaren automatiskt kalibreras med hjälp av kalibreringsvärden upp- mätta av den aktuella analog-till-digitalomvändlaren, innefattande den första och andra analog-till-digitalomvandlaren, eller ett annat exemplar av en analog-till- digitalomvandlare av likadan uppbyggnad.

2. Analog-till-digitalomvandlare enligt patentkravet 1, k ä n n e t e c k n a d av att kalibreringsvärdena är anordnade att överföras till en annan analog-till-digital- omvandlare som utnyttjar referensvärden.

3. En sensoranordning innefattande en matris av detektorer anordnade att utläsas kolumnvis parallellt, vilka innefattar en analog-till-digitalomvandlare innefattande en första analog-till-digitalomvandlare av typen mätvärde-tilI-pulsmängdsomvandlare, dvs. en första ordningens sigmadeltaomvandlare som nollställs före varje ny period, innefattande en digital räknare för antalet återkopplingar med känt referensvärde i mätvärde-tiIl-pulsmängdsomvandlaren, vilket är ett grovt mått på dess insignal; vilken mätvärde-till-pulsmängdsomvandlare genererar ett restvärde, och en andra analog-till-digitalomvandlare som omvandlar restvärdet vid periodens slut till ett digitalt värde underanvändning av referensvärden och en adderare som adderar det digitala restvärdet till utsignalen från den digitala räknaren, vilket gerett nog- grannare mått på insignalen, k ä n n e t e c k n a d av att funktioner eller kompo- nenteri den andra analog-till-digitalomvandlaren automatiskt kalibreras med hjälp av kalibreringsvärden uppmätta av den aktuella analog-till-digitalomvandlaren, inne- fattande den första och andra analog-till-digitalomvandlaren, eller ett annat exemp- lar av en analog-till-digitalomvandlare av likadan uppbyggnad. »rann 10 15 20 m 15

4. Sensoranordning enligt patentkravet 3, k ä n n e t e c k n a d a v att detekto- rerna är detektorer för infraröd strålning.

5. Anordning enligt något av de tidigare patentkraven, k ä n n e t e c k n a d a v att den andra analog-till-digitalomvandlaren är av typen successiv approximation.

6. A6. Anordning enligt något av de tidigare patentkraven, k ä n n e t e c k n a d a v att den är anordnad att kalibrera bort konstant laddningsinjektion från switchar eller läckströmmar.

7. Anordning enligt något av de tidigare patentkraven, k ä n n e t e c k n a.d a v att kalibreringen är anordnad att regleras ett steg i taget med fast steglängd.

8. Anordning enligt något av de tidigare patentkraven, k ä n n e t e c k n a d a v att kalibreringen är anordnad att utföras med hjälp av en extra analog-till-digital- omvandlare på samma chip.

9. Anordning enligt något av patentkraven 1-8, k ä n n e t e c k n a d a v att kalibreringen är anordnad att utföras med en varierbar avtappning från en resistansstege.

10. Anordning enligt något av patentkraven 1-8, k ä n n e t e c k n a d a v att kalibreringsvärdena är anordnade att lagras dynamiskt på en integrator, som uppdateras med positiva och negativa Iaddningspulser med given laddningsmängd. n nu sno