SE464943B - Information system - Google Patents
Information systemInfo
- Publication number
- SE464943B SE464943B SE9000064A SE9000064A SE464943B SE 464943 B SE464943 B SE 464943B SE 9000064 A SE9000064 A SE 9000064A SE 9000064 A SE9000064 A SE 9000064A SE 464943 B SE464943 B SE 464943B
- Authority
- SE
- Sweden
- Prior art keywords
- information
- memory
- processors
- intelligent
- knowledge system
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/10—Interfaces, programming languages or software development kits, e.g. for simulating neural networks
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Life Sciences & Earth Sciences (AREA)
- Molecular Biology (AREA)
- Artificial Intelligence (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
464 945 2 effektivare kommunikation uppfylles genom booleska N-kub- modeller. I dessa modeller utvecklas neuronnät, som immi- terar en slags hjärncellsaktivitet, inom traditionell mjukvaruprogrammering. Följaktligen ägnar man sig åt att förbättra minnesanvändningen genom skivdelning och virtu- ella minnesarrangemang, där kravet på ännu snabbare data- vägar möts med mycket snabba integrerade kretsar (VHISIC) och med effektivare medium som galliumarsenid och gallium- aluminiumarsenid. Minnesåtkomsthastigheter av storleksord- ningen 10-tals nanosekunder uppnås med sådana medier, men datorsystem med parallellbearbetningstekniker som utnytt- jar sådana medier för informationsbearbetning distanseras fortfarande av den mänskliga hjärnan, som utgör ett system med maximala överföringshastigheter av 300 millisekunder. 464 945 2 more efficient communication is fulfilled through Boolean N-cube models. In these models, neural networks, which immitate a kind of brain cell activity, are developed in traditional software programming. Consequently, efforts are being made to improve memory use through disk sharing and virtual memory arrangements, where the demand for even faster data paths is met with very fast integrated circuits (VHISIC) and with more efficient media such as gallium arsenide and gallium-aluminum arsenide. Memory access speeds of the order of tens of nanoseconds are achieved with such media, but computer systems with parallel processing techniques that use such media for information processing are still distanced by the human brain, which is a system with maximum transmission speeds of 300 milliseconds.
Trots dessa begränsningar har designers visat en mot- vilja mot att frångå de traditionella designkoncepten och följaktligen har paradigmer utvecklats som inbegriper restriktiva bearbetningstekniker, såsom - utveckling av programvara för användning med seriella datorer - tillägget av co-processorer till seriella datorer - utvecklingen av VLSI-kretsar som innehåller ett stort antal processorelement i neuronnät.Despite these limitations, designers have shown a reluctance to deviate from the traditional design concepts and consequently paradigms have been developed that include restrictive processing techniques, such as - software development for use with serial computers - the addition of co-processors to serial computers - the development of VLSI- circuits that contain a large number of processor elements in neural networks.
Vissa system har uppnått låg intelligens genom in- byggnaden av lagrad logik, adaptiva mikrokretsar, neuron- nät, flerskiktsteknik, återkopplingsmekanismer och kort- tidsminne, men hitintills har upphovsmännen till artifi- ciell intelligens inte utvecklat maskiner som kan lära sig på egen hand. Det tycks som en bidragande faktor till den- na oförmåga är att designers fortfarande använder grund- läggande begrepp från von Neumann-arkitekturen och att det för uppnående av en hög nivå av artificiell intelligens i en dator är nödvändigt att använda andra arkitekturer, som ger en mer befrämjande miljö för ökning av kunskapsnivån i en maskinstruktur. 4; ch \O. 4> LN 'J SAMMANFKTTNING kV UPPFINNINGEN Ett ändamål med uppfinniigen är följaktligen att åstadkomma ett kunskapssystem, som ger en lämplig miljö för styrning av ett flertal komplexa uppgifter med effek- tiv, tillförlitlig och relativt lite kostsam användning av parallellbearbetning.Some systems have achieved low intelligence through the incorporation of stored logic, adaptive microcircuits, neural networks, multilayer technology, feedback mechanisms and short-term memory, but so far the creators of artificial intelligence have not developed machines that can learn on their own. It seems that a contributing factor to this inability is that designers still use basic concepts from the von Neumann architecture and that in order to achieve a high level of artificial intelligence in a computer it is necessary to use other architectures, which provide a more conducive environment for increasing the level of knowledge in a machine structure. 4; ch \ O. SUMMARY OF THE INVENTION An object of the invention is consequently to provide a knowledge system which provides a suitable environment for controlling a number of complex tasks with efficient, reliable and relatively inexpensive use of parallel processing.
I överensstämmelse med föreliggande uppfinning åstad- kommes ett kunskapssystem för hantering och styrning av ett flertal komplexa uppgifter med användning av paral- lellbearbetning, vilket system innefattar ett flertal diskreta, intelligenta processorer, vilka var och en kan utföra specifika uppgifter; minnesorgan, som är anordnade att motta och presente- ra information för noggrann undersökning av en av nämnda, intelligenta processorer för bestämning av lagringen av informationen, vilka minnesorgan har en uppsättning min- neselement, som är anordnade på föreskrivna platser, för lagring av informationen; organ för associering av en intelligent processor med en annan genom möjliggörande av direkt kommunikation dem- emellan; och gränssnittsorgan för inmatning och utmatning av in- formation till resp från systemet; varvid nämnda intelligenta processorer innefattar ett hanteringsorgan, som är avsett för organisering och styr- ning av nämnda information till minnesorganen, vilken in- formation mottas från gränssnittsorganen mot minnesorga- nen, med hänsyn till en kunskapsnivå ("cognisance") för systemet, och för organisering och styrning av kommunika- tionen mellan nämnda processorer och gränssnittsorgan.In accordance with the present invention, there is provided a knowledge system for handling and controlling a plurality of complex tasks using parallel processing, the system comprising a plurality of discrete, intelligent processors, each of which can perform specific tasks; memory means arranged to receive and present information for carefully examining one of said intelligent processors for determining the storage of the information, said memory means having a set of memory elements arranged at prescribed locations for storing the information; means for associating one intelligent processor with another by enabling direct communication between them; and interface means for inputting and outputting information to and from the system, respectively; said intelligent processors comprising a handling means, which is intended for organizing and controlling said information to the memory means, which information is received from the interface means towards the memory means, with regard to a level of knowledge ("cognisance") of the system, and for organization and control of the communication between the said processors and interface bodies.
De diskreta, intelligenta processorerna påverkar var- andra och kan också utföra fler uppgifter än nämnda speci- fika uppgifter.The discrete, intelligent processors affect each other and can also perform more tasks than the specific tasks mentioned.
Företrädesvis lagras informationen på ett relations- baserat vis på nämnda föreskrivna platser i minnesorganen.Preferably, the information is stored in a relationship-based manner at said prescribed locations in the memory means.
Företrädesvis är minnesorganen uppdelade i diskreta minnesdelar, som hör samman med de intelligenta processo 464 943 4 rernas uppgifter, varvid information som är relevant för en uppgift eller för en annan uppgift lagras i en lämplig minnesdel för förenkling av det relationsbaserade ordnan- det av den i minnesorganen lagrade informationen.Preferably, the memory means are divided into discrete memory parts, which are associated with the tasks of the intelligent processors, information relevant to one task or another task being stored in a suitable memory part for simplifying the relational arrangement of the the memory means stored the information.
Företrädesvis är åtminstone vissa av de intelligenta processorernas åtkomst begränsad till föreskrivna minnes- delar. De speciella intelligenta processorer för vilka åt- komsten är begränsad kan väljas selektivt.Preferably, at least some of the intelligent processors' access is limited to prescribed memory parts. The special intelligent processors for which access is limited can be selected selectively.
Företrädesvis adresseras minneselementen med hjälp av innehåll i stället för med hjälp av plats.Preferably, the memory elements are addressed using content instead of location.
Företrädesvis kan minnesorganen átkommas väsentligen simultant av åtminstone några av nämnda intelligenta pro- cessorer inklusive hanteringsorganet, och förses med in- formation därifrån. De speciella intelligenta processorer som skall kunna åtkomma minnesorganen kan väljas selek- tivt.Preferably, the memory means may be accessed substantially simultaneously by at least some of said intelligent processors including the handling means, and provided with information therefrom. The special intelligent processors that are to be able to access the memory means can be selected selectively.
Företrädesvis innefattar minnesorganen ett huvudminne för lagring av varaktig information och ett aktivt minne för lagring av transient information.Preferably, the memory means comprises a main memory for storing durable information and an active memory for storing transient information.
Företrädesvis kan huvudminnet àtkommas väsentligen simultant av hanteringsorganet och valda av de andra in- telligenta processorerna och kan förses med information från dessa och fràn det aktiva minnet.Preferably, the main memory can be accessed substantially simultaneously by the handling means and selected by the other intelligent processors and can be provided with information from these and from the active memory.
Företrädesvis kan det aktiva minnet åtkommas väsent- ligen simultant med átkomster till huvudminnet med hjälp av hanteringsorganet och förses med information från det- ta.Preferably, the active memory can be accessed substantially simultaneously with access to the main memory by means of the handling means and is provided with information therefrom.
Företrädesvis innefattar huvudminnet en matris av nämnda minneselement, vilka är sammankopplade för möjlig- görande av oberoende och simultan àtskomst av dem med hjälp av ett flertal intelligenta processorer som arbetar parallellt.Preferably, the main memory comprises a matrix of said memory elements, which are interconnected to enable independent and simultaneous access to them by means of a plurality of intelligent processors operating in parallel.
Företrädesvis innefattar hanteringsorganet ett admi- nistreringsorgan för övervakning och administrering av grundfunktionen hos systemet med hänsyn till viss del av den information som hänför sig till systemets uppgifter och är lagrad i minnesorganen, och ett verkställande styr- 454 943l< organ för övervakning oc? administrering av systemets to- taldrift med avseende pä all information som finns lagrad i minnesorganen.Preferably, the management means comprises an administering means for monitoring and administering the basic function of the system with respect to some part of the information relating to the tasks of the system and stored in the memory means, and an executive control means for monitoring and? administration of the system's total operation with respect to all information stored in the memory means.
Företrädes” s kan administreringsorganet övervaka de intelligenta praaessorerna och gränssnittsorganen med av- seende på oförutsedda händelser ("contingencies") och för upprätthållande av kunskap om systemets operationella tillstånd och styra överföringen av utvald information mellan de intelligenta processorerna och gränssnittsorga- »en.Preferably, the executive body may monitor the intelligent processors and interface means for contingencies and to maintain knowledge of the operational state of the system and control the transfer of selected information between the intelligent processors and the interface bodies.
Administreringsorganet kan företrädesvis också sam- verka med de intelligenta processorerna, minnesorganen och det verkställande styrorganet för att lösa de oförutsedda h: delserna.The administration means may preferably also cooperate with the intelligent processors, memory means and the executive control means to solve the unforeseen problems.
Administreringsorganet kan företrädesvis ordna utfö- randet av sina uppgift e hierarkiskt i överensstämmelse med angelägenhetsgraden för utförandet.The administrative body can preferably arrange the performance of its tasks e hierarchically in accordance with the degree of urgency of the performance.
Det verkställande styrorganet kan företrädesvis se- lektivt samverka med de intelligenta processorerna, min- nesorganen och administreringsorganet för lösning av oför- utsedda händelser som erfordrar det verkställande styror- ganets kunskapsnivå, som ges av dess förmåga att àtkomma all information i minnesorganen, och övervaka systemdrif- ten.The executive controller may preferably selectively cooperate with the intelligent processors, memory means and administration means for resolving unforeseen events requiring the level of knowledge of the executive controller, given by its ability to access all information in the memory means, and monitor system operation. - ten.
Gränssnittsorganen innefattar företrädesvis en kana- liserare för kanalisering av vissa typer av informations- inmatning till systemet direkt till administreringsorganet och andra typer av information direkt till andra av de in- telligenta processorerna på ett sätt som medger att de andra typerna av information fortfarande kan undersökas noggrant av administra ingsorganet.The interface means preferably comprises a channelizer for channeling certain types of information input to the system directly to the administration means and other types of information directly to other of the intelligent processors in a manner that allows the other types of information to still be carefully examined. by the administrative body.
Det aktiva minnet innefattar företrädesvis ett kort- tidsminne och ett ikonminne, varvid korttidsminnet är av- sett att: (i) temporärt lagra transient korttidsinformation för övervakning och användning av det verkställande styrorga- net; i . 464 943 6 (ii) förse huvudminnet med viss transient information som väljs av det verkställande styrorganet, varvid den valda transienta informationen omvandlas till varaktig in- formation; (iii) förstöra annan transient information som inte är relevant för det verkställande styrorganet vid slutet av en kort tidsperiod; och varvid ikonminnet är avsett att: (i) temporärt lagra obeständig transient information från administreringsorganet för övervakning och selektiv användning av det verkställande styrorganet; (ii) förse korttidsminnet med viss transient informa- tion, som väljs av det verkställande styrorganet, varige- nom den valda transienta informationen omvandlas till transient korttidsinformation; och (iii) förstöra annan transient information som inte är relevant för det verkställande styrorganet vid slutet av en övergående tidsperiod, vilken är mycket kortare än den korta tidsperioden.The active memory preferably comprises a short-term memory and an icon memory, the short-term memory being intended to: (i) temporarily store transient short-term information for monitoring and use of the executive controller; i. (Ii) providing the main memory with certain transient information selected by the executive controller, the selected transient information being converted into durable information; (iii) destroying other transient information that is not relevant to the executive body at the end of a short period of time; and wherein the icon memory is intended to: (i) temporarily store non-volatile transient information from the administering means for monitoring and selectively using the executive controller; (ii) providing the short-term memory with certain transient information, selected by the executive controller, whereby the selected transient information is converted into transient short-term information; and (iii) destroying other transient information that is not relevant to the executive controller at the end of a transient period of time, which is much shorter than the short period of time.
Företrädesvis innefattar en eller flera av de intel- ligenta processorerna organ för utförande av följande upp- gifter: (i) grafikbearbetning för alstring och visning av grafik; (ii) identitetsigenkänningsbearbetning för avkodning av en kodad insignal för identitetsigenkänning; (iii) utmatningsbearbetning för utförande av intelli- gent bearbetning av för utmatningsändamàl avsedd informa- tion som har sänts genom gränssnittsorganen; (iv) inmatningsbearbetning för utförande av intelli- informa- gent bearbetning av för inmatningsändamål avsedd tion som har mottagits genom gränssnittsorganen; (v) telekommunikationsbearbetning för styrning av dubbelriktad kommunikation med intelligenta anordningar utanför systemet. 464 94si-D 7 De intelligenta processorerna kan vara i stånd att utföra ytterligare uppgifter förutom uppgifterna (i) till (v) ovan.Preferably, one or more of the intelligent processors comprises means for performing the following tasks: (i) graphics processing for generating and displaying graphics; (ii) identity recognition processing for decoding an encoded identity recognition input signal; (iii) output processing for performing intelligent processing of information intended for output purposes which has been transmitted through the interface means; (iv) input processing for performing intelligent information processing for input purposes received through the interface means; (v) telecommunication processing for controlling bidirectional communication with intelligent devices outside the system. 464 94si-D 7 The intelligent processors may be able to perform additional tasks in addition to tasks (i) to (v) above.
KORT BESKRIVNING AV RITNINGEN Föreliggande uppfinning kommer att förstås bättre i ljuset av följande beskrivning av en speciell utförings- form av uppfinningen. Beskrivningen är gjord under hänvis- ning till bifogade schematiska ritning, på vilken kompa- nenterna i systemet har arrangerats i en arkitektur som simulerar arkitekturen för den mänskliga hjärnan.BRIEF DESCRIPTION OF THE DRAWINGS The present invention will be better understood in light of the following description of a particular embodiment of the invention. The description is made with reference to the attached schematic drawing, on which the components of the system have been arranged in an architecture that simulates the architecture of the human brain.
DETALJERAD BESKRIVNING AV UPPFINNINGEN Såsom visas på ritningen innefattar kunskapssystemet ll allmänt ett flertal intelligenta processorer, däribland processorerna A, som arbetar med speciella uppgifter, och hanteringsorganet B; ett minnesorgan C, ett gränssnittsor- gan D och associationsområden (visas ej) mellan de intel- ligenta processorerna A. Gränssnittsorganet D förbinder systemet med en uppsättning externa anordningar E.DETAILED DESCRIPTION OF THE INVENTION As shown in the drawing, the knowledge system 11 generally comprises a plurality of intelligent processors, including the processors A, which work with special tasks, and the handling means B; a memory means C, an interface means D and association areas (not shown) between the intelligent processors A. The interface means D connects the system to a set of external devices E.
De intelligenta processorerna A och B innefattar var och en en mikroprocessor och lokalt resident minne för fast programvara och tillämpningsprogramvara, som styr processorfunktionen, och för utförande av dess nödvändiga bearbetningsfunktioner i överensstämmelse med direktiv från fast-programvaran och tillämpningsprogramvaran.The intelligent processors A and B each comprise a microprocessor and locally resident firmware and application software memory, which control the processor function, and for performing its necessary processing functions in accordance with firmware and application software directives.
I föreliggande uppfinning är processorerna A arran- gerade funktionellt som organ 13 för grafikbearbetning, organ 15 för identitetsigenkänning, utsignalbearbetnings- organ 17, insignalbearbetningsorgan 19, talsyntetiserings- bearbetningsorgan 21, taligenkänningsbearbetningsorgan 23 och bildigenkänningsbearbetningsorgan 25.In the present invention, the processors A are arranged functionally as means 13 for graphics processing, means 15 for identity recognition, output signal processing means 17, input signal processing means 19, speech synthesizing processing means 21, speech recognition processing means 23 and image recognition processing means 25.
De processorer A som utgör organ 13 för grafik ;ar- betning, är primärt avsedda för bearbetning, alstrirg och visning av grafisk information för utmatning till lämpliga grafikutmatningsanordningar vid E. Detta utförs i överens- stämmelse med ett datorprogram, som innehåller lämpliga algoritmer för processorn och som är lagrat i den fastpro- gramvara 47 i systemet som är avsedd för detta. När så er- -n 464 943 lO 8 fordras kan processorn 13 momentant hämta information, som finns lagrad i en tillåten del av minnesorganen C och som är nödvändig för att processorn skall kunna utföra sin uppgift.The processors A, which constitute means 13 for graphics; processing, are primarily intended for processing, generating and displaying graphical information for output to suitable graphics output devices at E. This is performed in accordance with a computer program, which contains suitable algorithms for the processor. and which is stored in the firmware 47 of the system intended for this purpose. When this is required, the processor 13 can momentarily retrieve information which is stored in a permitted part of the memory means C and which is necessary for the processor to be able to perform its task.
De processorer A som utgör organ 15 för identitets- igenkänning är primärt avsedda för avkodning av en kodad inmatning, såsom ett säkerhetskort, fingeravtryck, identi- kit, etc, för identitetsigenkänningsändamål. Dessa proces- sorer har ett datorprogram, som innehåller lämpliga algo- ritmer, vilka finns lagrade i den därför avsedda fast- programvaran 47, och momentan åtkomst till en tillåten del av minnesorganen C när så erfordras. Utmatningsprocessorn 17 är anordnad att utföra intelligent bearbetning av för utmatningsändamål avsedd information, som skall överföras via gränssnittsorganen D till en extern anordning E. På samma sätt som de föregående processorerna har denna pro- cessor ett datorprogram, som innehåller algoritmer, vilka finns lagrade i därför avsedd fastprogramvara 47, och mo- mentan tillgång till tillåtna delar av minnesorganen C, när så erfordras.The processors A which constitute means 15 for identity recognition are primarily intended for decoding an encoded input, such as a security card, fingerprints, identities, etc., for identity recognition purposes. These processors have a computer program, which contains suitable algorithms, which are stored in the dedicated firmware 47, and instantaneous access to a permitted part of the memory means C when required. The output processor 17 is arranged to perform intelligent processing of information intended for output purposes, which is to be transmitted via the interface means D to an external device E. Like the previous processors, this processor has a computer program which contains algorithms which are stored therein. intended firmware 47, and instantaneous access to permitted parts of the memory means C, when required.
Inmatningsprocessorn 19 är anordnad att utföra intel- ligent bearbetning av för inmatningsändamàl avsedd infor- mation, vilken mottas via gränssnittsorganen från en ex- tern anordning E. Inmatningsprocessorn har på samma sätt som tidigare processorer ett datorprogram, som innehåller algoritmer, vilka finns lagrade i därför avsedd fastpro- gramvara 47, och omedelbar tillgång till tillåtna delar av minnesorganen C när så erfordras.The input processor 19 is arranged to perform intelligent processing of information intended for input purposes, which is received via the interface means from an external device E. The input processor has, like previous processors, a computer program which contains algorithms which are stored therein. intended firmware 47, and immediate access to permitted parts of the memory means C when required.
Funktionerna hos de andra processorerna 21, 23 och 25 är omedelbart förståeliga och var och en av dem innehåller på samma sätt som ovannämnda processorer ett datorprogram, som innehåller sina algoritmer, vilka finns lagrade i där- för avsedd fast programvara 47, och var och en av dem har omedelbar tillgång till tillåtna delar av minnesorganen C när så erfordras.The functions of the other processors 21, 23 and 25 are immediately understandable and each of them contains, in the same way as the above-mentioned processors, a computer program, which contains its algorithms, which are stored in the dedicated firmware 47, and each of them have immediate access to permitted parts of the memory means C when required.
En speciell telekommunikationsprocessor 45 utgör ock- så en intelligent processor och är placerad utanför syste- O) l) 464 943i>i 9 met som en av de externa anordningarna E. Grundfunktionen hos denna processor är att styra dubbelriktad kommunika- tion mellan systemet och någon intelligent, extern anord- ning. Följaktligen hanterar processorn protokoll och kom- municerar med andra processorer och minnesorgan via hante- ringsorganet.A special telecommunication processor 45 also constitutes an intelligent processor and is located outside the system as one of the external devices E. The basic function of this processor is to control bidirectional communication between the system and any intelligent, external device. Consequently, the processor handles protocols and communicates with other processors and memory means via the handling means.
Minnesorganen innefattar en uppsättning minnesele- ment, som är anordnade pà föreskrivna plattor för lagring av information. De föreskrivna platserna i minnesorganen är uppdelade i diskreta minnesdelar, som i allmänhet är relaterade till de uppgifter som utförs av de intelligenta processorerna A. Information som är relevant för en eller annan uppgift som skall utföras av en intelligent proces- sor lagras sålunda i en lämplig minnesdel för förenkling av det relationsbaserade ordnandet av information i min- nesorganen.The memory means comprise a set of memory elements, which are arranged on prescribed plates for storing information. The prescribed locations in the memory means are divided into discrete memory parts, which are generally related to the tasks performed by the intelligent processors A. Information relevant to one or another task to be performed by an intelligent processor is thus stored in a suitable memory part for simplification of the relational-based arrangement of information in the memory organs.
Minnesorganen innefattar ett huvudminne och ett ak- tivt minne. Huvudminnet innefattar ett långtidsminne 27 för lagring av varaktig information och det aktiva minnet innefattar ett korttidsminne 29 och ett ikonminne 31, som båda är avsedda för lagring av transient information under olika tidsperioder. Ett resident minne ástadkommes av fastprogramvaran 47.The memory means comprises a main memory and an active memory. The main memory comprises a long-term memory 27 for storing durable information and the active memory comprises a short-term memory 29 and an icon memory 31, both of which are intended for storing transient information for different time periods. A resident memory is provided by the firmware 47.
Långtidsminnet 27 har en utformning som speciellt är avsedd att förenkla parallellbearbetning. Minnet är vidare ett tätpackat läs/skrivminne med minneselement som är sam- mankopplade i en matris. Minneselementen är sammankopplade på sådant sätt att simultan adressering medges från ett antal olika processorer A och B. Information lagras på minneselementens föreskrivna platser på ett relationsba- serat sätt så att varje föreskriven plats innehåller in- formation som är ordnad på ett relationsbaserat sätt.The long-term memory 27 has a design which is especially intended to simplify parallel processing. The memory is also a tightly packed read / write memory with memory elements that are connected in a matrix. The memory elements are interconnected in such a way that simultaneous addressing is allowed from a number of different processors A and B. Information is stored at the memory elements' prescribed locations in a relationship-based manner so that each prescribed location contains information that is arranged in a relationship-based manner.
Adressering av ett minneselement från en intelligent pro- cessor sker följaktligen i beroende av innehåll snarare än plats. 464 943 Långtidsminnet 27 medger kvarhållande av information för bildande av en kunskapsbas, vilken är villkorligt tillgänglig för olika processorer A och selektivt till- gänglig för hanteringsorganet B.Addressing a memory element from an intelligent processor consequently takes place depending on content rather than location. 464 943 The long-term memory 27 allows the retention of information to form a knowledge base, which is conditionally available to different processors A and selectively available to the handling means B.
Minnesorganen C kan realiseras i lämpliga medier, som kan fungera som minneselement. Minneselementen kan exem- pelvis innefatta magnetiska medier, som kan läsas eller skrivas med hjälp av ett sensorhuvud, eller alternativt kan elementen innefatta anordningar av halvledartyp som lagrar elektrisk laddning och kan adresseras med hjälp av elektroniska organ. Minneselementen kan vidare realiseras i nya former av minnesteknologier, såsom laserminnen och liknande. Det bör emellertid påpekas att minneselementen måste vara sammankopplade på så sätt att simultan adresse- ring av två eller fler minneselement med hjälp av ett flertal processorer medges. Minnesstrukturer som medger parallell minnesåtskomst används sålunda hellre än struk- turer som endast medger seriell minnesåtkomst. I fallet med magnetiska och laserbaserade minnesmedier kan detta uppnås med användning av ett flertal sensorhuvuden och i fallet med minnesmedier av halvledartyp kan detta uppnås med hjälp av en matrisadresseringsstruktur, vilken kan vara tredimensionell och är den föredragna strukturen för föreliggande uppfinning.The memory means C can be realized in suitable media, which can function as memory elements. The memory elements may, for example, comprise magnetic media, which can be read or written by means of a sensor head, or alternatively the elements may comprise devices of the semiconductor type which store electrical charge and can be addressed by means of electronic means. The memory elements can further be realized in new forms of memory technologies, such as laser memories and the like. It should be noted, however, that the memory elements must be interconnected in such a way that simultaneous addressing of two or more memory elements by means of a plurality of processors is allowed. Thus, memory structures that allow parallel memory access are used rather than structures that allow only serial memory access. In the case of magnetic and laser-based memory media, this can be achieved using a plurality of sensor heads, and in the case of semiconductor type memory media, this can be achieved by means of a matrix addressing structure, which may be three-dimensional and is the preferred structure of the present invention.
Gränssnittsorganen D innefattar huvudsakligen en in- formationskanaliserare 33 och in/utportar 39 för extern styrning av information till och från systemet. Portarna 39 är följaktligen anslutna till externa anordningar E, såsom utmatningsanordningar 41, inmatningsanordningar 43 och den speciella telekommunikationsprocessorn 45. Utmat- ningsanordningarna 41 kan innefatta displayer, skrivare, digitala styrutgàngar, indikatorer för lokal status och liknande. Inmatningsanordningarna kan innefatta lokala, interaktiva ingångar, analoga ingångar, digitala ingångar och liknande, och telekommunikationsprocessorn 45 kan in- nefatta mottagnings- och sändningskretsar för anslutning till olika kommunikationsprotokoll, inkluderande både 464 94si ll asynkrona och synkrona protokoll såsom RS232, 20mA ström- gränssnitt, RS422, BYSYNC, DDCMP, HDLC och liknande.The interface means D mainly comprise an information channelizer 33 and input / output ports 39 for external control of information to and from the system. Accordingly, the ports 39 are connected to external devices E, such as output devices 41, input devices 43 and the special telecommunication processor 45. The output devices 41 may include displays, printers, digital control outputs, local status indicators and the like. The input devices may include local, interactive inputs, analog inputs, digital inputs and the like, and the telecommunication processor 45 may include reception and transmission circuits for connection to various communication protocols, including both 464 94si asl synchronous and synchronous protocols such as RS422, BYSYNC, DDCMP, HDLC and the like.
Kanaliseraren 33 har formen av ett interaktivt gräns- snitt, som kanaliserar vald information, som mottas av gränssnittsorganen D, direkt till lämpliga intelligenta processorer A och B.The channelizer 33 is in the form of an interactive interface which channels selected information received by the interface means D directly to suitable intelligent processors A and B.
Hanteringsorganet B innefattar två verkställande ele- ment: ett administreringsorgan eller administrerare 35 och ett verkställande styrorgan eller intellekt 37. Admini- streraren 35 och intellektet 37 är speciella intelligenta processorer, som gör det möjligt för hanteringsorganet att hantera hela systemdriften genom att dela hanteringsuppgiften mellan sina underställda element på ett hierarkiskt sätt.The management means B comprises two executive elements: an administration means or administrator 35 and an executive control means or intellect 37. The administrator 35 and the intellect 37 are special intelligent processors, which enable the management means to manage the entire system operation by dividing the management task between their subordinate elements in a hierarchical way.
Administreraren 35 utför en bearbetning på relativt sett högre nivå än processorerna A och har huvudsakligen formen av ett retikulärt aktiveringssystem, som samordnar alla inmatnings- och utmatningshändelser pà ett hierar- kiskt sätt. Administreraren övervakar och administrerar dessutom i huvudsak de grundläggande kommunikationsopera- tionerna i systemet. Intellektet 37 har den högsta intel- ligensen i systemet och har makten att övervaka system- driften och lösa oförutsedda händelser i systemet med hän- syn till information som finns lagrad i hela minnesorganen C. Både administrerarens och intellektets funktion bestäms av vars och ens respektive residenta fastprogramvara och kan åstadkommas med användning av konventionella programvaruutvecklingstekniker.The administrator 35 performs a processing at a relatively higher level than the processors A and is mainly in the form of a reticular activation system, which coordinates all input and output events in a hierarchical manner. The administrator also monitors and administers mainly the basic communication operations in the system. The intellect 37 has the highest intelligence in the system and has the power to monitor the operation of the system and resolve unforeseen events in the system with respect to information stored in the entire memory means C. The function of both the administrator and the intellect is determined by each and every resident firmware and can be accomplished using conventional software development techniques.
Associationsområdena mellan de intelligenta processo- rerna innefattar vilka som helst lämpliga organ längs eller genom vilka meddelanden kan föras. Organen kan exem- pelvis innefatta bussar, längs vilka data kan överföras från en processor till en annan för medgivande av momentan kommunikation mellan processorer som är associerade på detta sätt. En processor kan följaktligen ha ett flertal associationsområden, som gör det möjligt för ett flertal processorer att dela resurser vid utförande av en uppgift. 464 945 lO 12 Av ovanstående framgår att den relativa påverkan mel- lan de olika komponenterna i systemet är ytterst ordnad och strukturerad för förenkling av parallellbearbetning med optimal hastighet. De intelligenta processorerna A och B är följaktligen anordnade på så sätt att vilken som helst processor har omedelbar, direkt tillgång till vilket som helst minneselement som är relevant för det i lång- tidsminnet 27. Såsom visas grafiskt i schemat styrs denna tillgång av den permanent integrerade fastprogramvaran för processorerna, såsom visas symboliskt vid 47. Därtill kom- mer att varje uppgiftsrelaterad processor A kan samverka med administreraren 35 och intellektet via ett retikulärt kommunikationsnät 49, som visas med marmorerade pilar på ritningen. Samverkan kan dessutom åstadkommas mellan vil- ken som helst processor A och intellektet 37 via fastpro- gramvaran 47 och systemets associationsområden.The areas of association between the intelligent processors include any suitable means along or through which messages can be passed. The means may, for example, comprise buses, along which data can be transferred from one processor to another to allow instantaneous communication between processors associated in this way. Accordingly, a processor may have a plurality of association areas, which allow a plurality of processors to share resources in performing a task. 464 945 10 12 It appears from the above that the relative influence between the various components in the system is extremely orderly and structured to simplify parallel machining with optimal speed. Accordingly, the intelligent processors A and B are arranged so that any processor has immediate, direct access to any memory element relevant to it in the long-term memory 27. As shown graphically in the diagram, this access is controlled by the permanently integrated the firmware for the processors, as shown symbolically at 47. In addition, each task-related processor A can interact with the administrator 35 and the intellect via a reticular communication network 49, which is shown by marbled arrows in the drawing. Collaboration can also be achieved between any processor A and the intellect 37 via the firmware 47 and the association areas of the system.
Långtidsminnet 27 kan, såsom tidigare beskrivits, åt- kommas av vilken som helst av processorerna A och intel- lektet 37 via fastprogramvaran 47. Därtill kommer att lângtidsminnet kan åtkommas av intellektet 37 och admini- streraren 35 via det retikulära kommunikationsnätet, som har en direkt åtkomstväg igenom korttids- och ikonminnena 29 och 31 till lângtidsminnet via vägarna 50 resp 51. Val- da minneselement i lângtidsminnet förses med information från korttidsminnet 29 i överensstämmelse med vad som be- stäms av intellektet 37, de uppgiftsrelaterade processo- rerna A och administreraren 35.The long-term memory 27 can, as previously described, be accessed by any of the processors A and the intellect 37 via the firmware 47. In addition, the long-term memory can be accessed by the intellect 37 and the administrator 35 via the reticular communication network, which has a direct access path through the short-term and icon memories 29 and 31 to the long-term memory via paths 50 and 51. Selected memory elements in the long-term memory are provided with information from the short-term memory 29 in accordance with what is determined by the intellect 37, the task-related processors A and .
Korttidsminnet 29 kan samverka direkt med enbart in- tellektet 37 och villkorligt samverka med administreraren och processorerna A. Korttidsminnet 29 innefattar väsent- ligen ett raderbart minne, vilket är avsett för temporär lagring av transient korttidsinformation från ikonminnet 31. Denna information lagras endast i minnesenheten under relativt korta tidsperioder för övervakning och selektiv användning av intellektet efter dettas godtycke. Transient information som lagras i korttidsminnet 29 förstörs följ- aktligen slutligen efter en kort tidsperiod, varvid infor- (D 464 94s'= 13 mationen, om intellektet 37 har beslutat att inte förse làngtidsminnet 27 med denna information, kastas ut från korttidsminnesenheten via den väg som representeras av pi- len 52 vid slutet av den korta tidsperioden. Villkorlig åtkomst av korttidsminnet för systemadministreraren 35 och processorerna A àstadkommes via vägarna 51, som är anslut- na till det retikulära kommunikationsnätets 49 via ikon- minnet.The short-term memory 29 can cooperate directly with the intellect 37 only and conditionally cooperate with the administrator and the processors A. The short-term memory 29 essentially comprises a erasable memory, which is intended for temporary storage of transient short-term information from the icon memory 31. This information is stored only in the memory unit under relatively short periods of time for monitoring and selective use of the intellect at its discretion. Consequently, transient information stored in the short-term memory 29 is finally destroyed after a short period of time, whereby the information, if the intellect 37 has decided not to provide the long-term memory 27 with this information, is ejected from the short-term memory unit via that path. which is represented by the arrow 52 at the end of the short period of time.Conditional access of the short-term memory of the system administrator 35 and the processors A is provided via the paths 51, which are connected to the reticular communication network 49 via the icon memory.
Ikonminnet 31 kan samverka direkt med enbart intel- lektet 37 och samverka villkorligt med administreraren och processorerna A, men betjänas med information som överförs till det av systemadministreraren 35. Ikonminnet 31 är av- sett för temporär lagring av transient information under en ytterst kort tidsperiod för val av intellektet 37 efter dettas godtycke. Ikonminnet inne attar följaktligen ett först-in-först-ut-statusregister, som håller information under en övergående tidsperiod, som är mycket kortare än den korta tidsperioden för korttidsminnet 29, innan denna information förstörs och kastas uf från minnet via den väg som representeras av pilen 53. Inzallektet 37 övervakar följaktligen ikonminnet 31 efter sitt godtycke och bestäm- mer om ett informationselement i detta är relevant för systemet. Det förser korttidsminnet 29 efter sitt godtycke med information för vidare beaktande.The icon memory 31 can interact directly with the intellect 37 only and interact conditionally with the administrator and the processors A, but is served with information transmitted to it by the system administrator 35. The icon memory 31 is intended for temporary storage of transient information for an extremely short period of time for choice of the intellect 37 at its discretion. Accordingly, the icon memory inside assumes a first-in-first-out status register, which holds information for a transient period of time, which is much shorter than the short time period of the short-term memory 29, before this information is destroyed and thrown uf from the memory via the path represented by arrow 53. The Inzalect 37 consequently monitors the icon memory 31 at its discretion and determines whether an information element therein is relevant to the system. It provides the short-term memory 29 at its discretion with information for further consideration.
Gränssnittsorganen D samverkar med administreraren 35 eller med processorerna A. Direkt samverkan med admini- streraren àstadkommes endast via portarna 39 när det gäl- ler vissa typer av information, som sänds eller mottages via vägen 55. Indirekt samverkan med administreraren 35 àstadkommes via kanaliseraren 33 när det gäller vissa ty- per av information, som mottas från portarna 39 via vägen 57, vilken är avsedd för inmatning till en processor. Den- na indirekta samverkan àstadkommes av vägen 59, som är an- sluten mellan kanaliseraren och administreraren 35 och längs vilken vald information, som här valts av admi- nistreraren, kan mottas. All utmatniï sinformation från systemet överförs vidare till in/utportarna 39 via vägen v 464 943 14 55, och vald inmatningsinformation till systemet mottas antingen via vägen 55 eller vägen 57, beroende på den för- utbestämda naturen och betydelsen hos informationstypen.The interface means D interact with the administrator 35 or with the processors A. Direct interaction with the administrator is provided only via the ports 39 in the case of certain types of information transmitted or received via the path 55. Indirect interaction with the administrator 35 is provided via the channelizer 33 when this applies to certain types of information, which are received from the ports 39 via the path 57, which is intended for input to a processor. This indirect interaction is effected by the path 59, which is connected between the channelizer and the administrator 35 and along which selected information selected here by the administrator can be received. All output information from the system is further transmitted to the input / output ports 39 via path v 464 943 14 55, and selected input information to the system is received either via path 55 or path 57, depending on the predetermined nature and significance of the information type.
Kanaliseraren 33 fungerar som ett organ för kanalise- ring av ininformation från gränssnittsorganen D till admi- nistreraren 35 och/eller lämpliga processorer A.The channelizer 33 functions as a means for channeling information from the interface means D to the administrator 35 and / or suitable processors A.
Systemadministreraren 35 utför huvuddelen av syste- mets grundläggande administreraruppgifterna och samverkar med de flesta komponenterna i systemet. Följaktligen är dess administreringsuppgifter till stor del dedicerade, varvid den utför fyra huvudfunktioner: (i) övervakning av processorerna A och kanaliseraren 33 för oförutsedda händelser och för upprätthållande av kunskapen om systemets operationella tillstånd; (ii) styrning av överföringen av vald information mellan processorerna A och gränsnittsorganen D; (iii) Villkorlig samverkan med processorerna A, ikon- minnet 31, korttids- och làngtidsminnena 27, 29 och intel- lektet 37 för lösning av de oförutsedda händelserna och slutligen (iv) hierarkiskt ordnande av utförandet av dess upp- gifter i överensstämmelse med angelägenhetsgraden för den erfordrade operationen.The system administrator 35 performs the bulk of the system's basic administrator tasks and interacts with most components of the system. Consequently, its administration tasks are largely dedicated, performing four main functions: (i) monitoring the processors A and the channelizer 33 for unforeseen events and for maintaining knowledge of the operational state of the system; (ii) controlling the transmission of selected information between the processors A and the interface means D; (iii) Conditional interaction with the processors A, the icon memory 31, the short-term and long-term memories 27, 29 and the intellect 37 for resolving the unforeseen events and finally (iv) hierarchically arranging the execution of its tasks in accordance with the degree of urgency for the required operation.
Samverkan med processorerna A, minnena och intellek- tet utförs via det retikulära kommunikationsnätet 49. En annan typ av samverkan är emellertid involverad i fallet med kanaliseraren 33, varvid information, som kanaliseras av kanaliseraren, övervakas, och om den antas vara av vikt för beaktande av den själv eller intellektet kopieras den från kanaliseraren till administreraren 35 via vägen 59.Interaction with the processors A, the memories and the intellect is performed via the reticular communication network 49. However, another type of interaction is involved in the case of the channelizer 33, whereby information channeled by the channelizer is monitored, and if it is assumed to be of importance for consideration by itself or the intellect, it is copied from the channelizer to the administrator 35 via the path 59.
När systemadministreraren 35 igenkänner en oförutsedd händelse, kan den beordra bearbetning av den oförutsedda händelsen på ett hierarkiskt sätt i förhållande till andra uppgifter som den skall utföra, och kan lösa den oförut- sedda händelsen, om sà erfordras, genom åtkomst av lämplig processor (processorer), minne, och/eller intellektet 37 via det retikulära kommunikationsnätet 49. Därtill kommer ni 464 943*= att administrera: 1 35 efter eget godtycke kan överföra viss information som den förvärvar genom sina övervak- nings- och administreringsuppgifter för noggrann undersök- ning av intellektet genom att överföra denna information direkt till ikonminnesenheten 1.When the system administrator 35 recognizes an unforeseen event, it can order processing of the unforeseen event in a hierarchical manner relative to other tasks it is to perform, and can resolve the unforeseen event, if required, by accessing the appropriate processor (processors). ), memory, and / or the intellect 37 via the reticular communication network 49. In addition, you will 464 943 * = administer: 1 35 at its own discretion may transfer certain information which it acquires through its monitoring and administration tasks for thorough examination of the intellect by transmitting this information directly to the icon memory unit 1.
Intellektet 37 har den högsta intelligensen i syste- met och kan samverka selektivt med alla processorerna A, alla minnesorganen C och administreraren 35. Detta gör det möjligt för intellektet att lösa oförutsedda händelser, som erfordrar kunskap om hela systemdriften och att åstad- komma informatíon för underordnade hanteringsbeslut. Där- till kommer att intellektet har en högre position än admi- nistreraren 35 för att "ösa sådana oförutsedda händelser.The intellect 37 has the highest intelligence in the system and can selectively interact with all the processors A, all the memory means C and the administrator 35. This enables the intellect to solve unforeseen events which require knowledge of the whole system operation and to provide information for subordinate management decisions. In addition, the intellect has a higher position than the administrator 35 to "handle such unforeseen events."
Den huvudsakliga ;;rdelen med uppfinningen enligt föreliggande utföringsform är att systemet definierar en arkitektur, som möjliggör att en nivå av komplex, deduktiv slutledning åstadkommes med hjälp av artificiella organ för tolkning och besvarande av en varierande och komplex händelseuppsättning. Systemet uppnår detta genom att ut- nyttja en grupp av integrerade och parallella processorer med mycket hög hastighet och med snabb parallell åtkomst av en stor uppsättning lagrad information, logikalgoritmer och administreringsuppgifter i överensstämmelse med en yt- terst välordnad struktur för allokering och delegering av verkställningsuppgifter.The main advantage of the invention according to the present embodiment is that the system defines an architecture which enables a level of complex, deductive inference to be effected by means of artificial means for interpreting and responding to a varied and complex set of events. The system achieves this by utilizing a group of integrated and parallel processors at very high speeds and with fast parallel access to a large set of stored information, logic algorithms and administrative tasks in accordance with an extremely orderly structure for allocating and delegating execution tasks.
Höga bearbetningshastigheter uppnås genom att bear- betningsorganen arrangeras i en struktur, som gör det möj- ligt att utföra parallellbearbetning, varvid varje proces- sor kan tilldelas en speciell uppgift som utföres samti- digt eller parallellt med de andra processorerna.High processing speeds are achieved by arranging the processing means in a structure which makes it possible to carry out parallel processing, whereby each processor can be assigned a special task which is performed simultaneously or in parallel with the other processors.
För att ytterligare öka hastigheten vid de tillfällen då en processor erfordrar åtkomst till huvudminnet upförs minnesadresseringen genom association till informationsin- nehållet och genom att informationslagringen i huvudminnet är innehållsorgnaiserad i stället för kronologiskt organi- serad eller organiserad på liknande vis. På detta sätt kan en processor gå direkt till det minneselement som innehål- v , 464 945 2O 16 ler den sökta informationen genom association till infor- mationsinnehållet, i stället för att seriellt stega sig igenom en stor mängd osammanhängande information tills den önskade informationen lokaliseras.To further increase the speed at which times a processor requires access to the main memory, the memory addressing is performed by association with the information content and by the information storage in the main memory being content organized instead of chronologically organized or organized in a similar manner. In this way, a processor can go directly to the memory element containing the requested information by association with the information content, instead of serially stepping through a large amount of incoherent information until the desired information is located.
Ett ytterligare hänsynstagande till den höga hastig- heten är det faktum att vilken som helst processor skall kunna erhålla den sökta informationen omedelbart i stället för att vänta i en kö. Med hjälp av nuvarande långtidsmin- nesstruktur möjliggörs samtidig åtkomst av minneselement för undvikande av tävlan om åtkomst med andra processorer.A further consideration of the high speed is the fact that any processor should be able to receive the requested information immediately instead of waiting in a queue. With the help of the current long-term memory structure, simultaneous access of memory elements is made possible to avoid the competition for access with other processors.
För att förenkla kommunikationen mellan processorer- na, minnesorganen och hanteringsorganen utnyttjas symbol- språk med fördel. De olika funktionerna och uppgifterna i systemet kodas dessutom i symbolform för att förenkla re- ferens till dessa under överföring. Genom användningen av ett symbolspråk på hög nivå blir minneskraven följaktligen små men exekveringshastigheterna höga.To simplify the communication between the processors, the memory means and the handling means, symbolic language is used to advantage. The various functions and tasks in the system are also coded in symbolic form to simplify reference to these during transmission. As a result of the use of a high level symbol language, the memory requirements consequently become small but the execution speeds are high.
I föreliggande utföringsform skrivs bearbetningsorga- nens olika algoritmer som symbolprogram, som är dedicerade till att styra processorerna i överensstämmelse med den funktion eller uppgift som skall utföras. Följaktligen lagras dessa program i lämplig fast-programvara 47.In the present embodiment, the various algorithms of the processing means are written as symbol programs, which are dedicated to controlling the processors in accordance with the function or task to be performed. Accordingly, these programs are stored in appropriate firmware 47.
För att samordna bearbetningen med hög hastighet i systemet är det slutligen nödvändigt att utnyttja ett verkställande uppgiftsallokerande system, som är mycket välo dnat och strukturerat, vilket åstadkommes av det häri beskrivna hanteringsorganet.Finally, in order to coordinate the high-speed processing in the system, it is necessary to utilize an executive task allocating system which is highly managed and structured, which is accomplished by the management means described herein.
Det inses att uppfinningen ej är begränsad till den speciella utföringsform som har beskrivits. Närmare be- stämt är de speciella funktioner eller uppgifter som ut- föres av processorerna inte nödvändigtvis begränsade till de som har beskrivits häri, utan kan involvera andra upp- gifter, som måste utföras för en speciell tilllämpning.It will be appreciated that the invention is not limited to the particular embodiment described. More specifically, the special functions or tasks performed by the processors are not necessarily limited to those described herein, but may involve other tasks that must be performed for a particular application.
Därtill kommer att olika uppgifter kan tilldelas samma processorer utan att systemet behöver varieras, varigenom en enda maskin kan användas för en rad olika uppgifter och fortfarande bibehålla optimal prestanda.In addition, different tasks can be assigned to the same processors without the need to vary the system, whereby a single machine can be used for a variety of tasks and still maintain optimal performance.
I!!IN!!
Claims (18)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPI305187 | 1987-07-10 | ||
| PCT/AU1988/000227 WO1989000735A1 (en) | 1987-07-10 | 1988-06-30 | A cognizant system |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE9000064D0 SE9000064D0 (en) | 1990-01-09 |
| SE9000064L SE9000064L (en) | 1990-01-09 |
| SE464943B true SE464943B (en) | 1991-07-01 |
Family
ID=3772327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE9000064A SE464943B (en) | 1987-07-10 | 1990-01-09 | Information system |
Country Status (21)
| Country | Link |
|---|---|
| EP (1) | EP0371979A4 (en) |
| JP (1) | JPH03501069A (en) |
| KR (1) | KR0136877B1 (en) |
| CN (1) | CN1013071B (en) |
| AU (1) | AU613062B2 (en) |
| BR (1) | BR8807601A (en) |
| DD (1) | DD272718A5 (en) |
| DE (1) | DE3891254T1 (en) |
| DK (1) | DK5590A (en) |
| ES (1) | ES2009964A6 (en) |
| GB (1) | GB2228808A (en) |
| HU (1) | HUT52263A (en) |
| IE (1) | IE61262B1 (en) |
| IL (1) | IL87009A0 (en) |
| MY (1) | MY103116A (en) |
| NL (1) | NL8820470A (en) |
| NZ (1) | NZ225276A (en) |
| PL (1) | PL273670A1 (en) |
| SE (1) | SE464943B (en) |
| WO (1) | WO1989000735A1 (en) |
| ZA (1) | ZA884888B (en) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3072127D1 (en) * | 1980-02-28 | 1988-12-08 | Intel Corp | Data processing system |
| US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
| JPS58214957A (en) * | 1982-06-09 | 1983-12-14 | Mitsubishi Electric Corp | Computer system |
| ZA837618B (en) * | 1982-10-15 | 1984-08-29 | Gen Electric Co Plc | Data processing systems |
| DD210501A1 (en) * | 1982-11-02 | 1984-06-13 | Robotron Zft Veb | ASSOCIATED EXPERIENCE MEMORY FOR INTELLIGENT AUTOMATICS |
| US4644461A (en) * | 1983-04-29 | 1987-02-17 | The Regents Of The University Of California | Dynamic activity-creating data-driven computer architecture |
| US4577273A (en) * | 1983-06-06 | 1986-03-18 | Sperry Corporation | Multiple microcomputer system for digital computers |
| US4620286A (en) * | 1984-01-16 | 1986-10-28 | Itt Corporation | Probabilistic learning element |
| JPS60175172A (en) * | 1984-02-21 | 1985-09-09 | Nec Corp | Information processing system |
| US4868763A (en) * | 1986-02-21 | 1989-09-19 | Hitachi, Ltd. | Knowledge-based system having plural processors |
-
1988
- 1988-06-30 BR BR888807601A patent/BR8807601A/en unknown
- 1988-06-30 WO PCT/AU1988/000227 patent/WO1989000735A1/en not_active Application Discontinuation
- 1988-06-30 EP EP19880905614 patent/EP0371979A4/en not_active Withdrawn
- 1988-06-30 DE DE883891254T patent/DE3891254T1/en not_active Ceased
- 1988-06-30 AU AU19910/88A patent/AU613062B2/en not_active Ceased
- 1988-06-30 HU HU884170A patent/HUT52263A/en unknown
- 1988-06-30 JP JP63505677A patent/JPH03501069A/en active Pending
- 1988-06-30 NL NL8820470A patent/NL8820470A/en not_active Application Discontinuation
- 1988-07-04 NZ NZ225276A patent/NZ225276A/en unknown
- 1988-07-06 IL IL87009A patent/IL87009A0/en unknown
- 1988-07-07 ZA ZA884888A patent/ZA884888B/en unknown
- 1988-07-08 IE IE211188A patent/IE61262B1/en not_active IP Right Cessation
- 1988-07-08 ES ES8802149A patent/ES2009964A6/en not_active Expired
- 1988-07-08 MY MYPI88000756A patent/MY103116A/en unknown
- 1988-07-09 CN CN88106022A patent/CN1013071B/en not_active Expired
- 1988-07-11 PL PL27367088A patent/PL273670A1/en unknown
- 1988-07-11 DD DD31781488A patent/DD272718A5/en not_active IP Right Cessation
-
1989
- 1989-03-10 KR KR1019890700439A patent/KR0136877B1/en not_active IP Right Cessation
-
1990
- 1990-01-09 DK DK005590A patent/DK5590A/en not_active Application Discontinuation
- 1990-01-09 GB GB9000409A patent/GB2228808A/en not_active Withdrawn
- 1990-01-09 SE SE9000064A patent/SE464943B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9000409D0 (en) | 1990-05-23 |
| EP0371979A4 (en) | 1991-03-20 |
| AU613062B2 (en) | 1991-07-25 |
| SE9000064D0 (en) | 1990-01-09 |
| EP0371979A1 (en) | 1990-06-13 |
| IE882111L (en) | 1989-01-10 |
| JPH03501069A (en) | 1991-03-07 |
| IL87009A0 (en) | 1988-12-30 |
| DK5590A (en) | 1990-03-07 |
| DE3891254T1 (en) | 1990-06-07 |
| CN1030656A (en) | 1989-01-25 |
| CN1013071B (en) | 1991-07-03 |
| KR0136877B1 (en) | 1998-06-15 |
| WO1989000735A1 (en) | 1989-01-26 |
| GB2228808A (en) | 1990-09-05 |
| KR890702150A (en) | 1989-12-23 |
| PL273670A1 (en) | 1989-04-03 |
| BR8807601A (en) | 1990-04-10 |
| AU1991088A (en) | 1989-02-13 |
| ZA884888B (en) | 1989-05-30 |
| DK5590D0 (en) | 1990-01-09 |
| NL8820470A (en) | 1990-04-02 |
| ES2009964A6 (en) | 1989-10-16 |
| HUT52263A (en) | 1990-06-28 |
| SE9000064L (en) | 1990-01-09 |
| DD272718A5 (en) | 1989-10-18 |
| MY103116A (en) | 1993-04-30 |
| IE61262B1 (en) | 1994-10-19 |
| NZ225276A (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145739A (en) | Distributed data processing system | |
| US5434970A (en) | System for distributed multiprocessor communication | |
| US4825438A (en) | Bus error detection employing parity verification | |
| JPS5838818B2 (en) | Device sharing system | |
| JPH05508497A (en) | Method and apparatus for non-sequential source access | |
| CN107017014A (en) | Dynamic containerzation system storage protection for low energy MCU | |
| US5025398A (en) | Data stream independent printer | |
| JPS6274663A (en) | Front end system | |
| SE464943B (en) | Information system | |
| US3883851A (en) | Data processing arrangements | |
| EP0223849B1 (en) | Super-computer system architectures | |
| Golenkov et al. | Associative semantic computers for intelligent computer systems of a new generation | |
| JPH08106443A (en) | Data processing system and parallel computer | |
| Bataille | Something old: the Gamma 60 the computer that was ahead of its time | |
| KR102671340B1 (en) | System-on-chip apparatus | |
| Kirrmann | Events and interrupts in tightly coupled multiprocessors | |
| Bell | Fundamentals of time shared computers | |
| Lipovski | On virtual memories and micronetworks | |
| van Breda et al. | Use of Transputers in instrument control systems | |
| KOENIG et al. | ANALYSIS OF A GENERAL LOGICAL DISCOURSE FOR MAN‐MACHINE INTERACTION—PART I | |
| Guzman | AHR: a parallel computer for pure lisp | |
| Organick | THE INPUT-OUTPUT SYSTEM | |
| Guzman | MCC TECHNICAL, REPORT | |
| Milberg | Representation, control and interaction: What would a theory of right-hemisphere lexical semantics look like? | |
| Naddor | Academic operations research programs structured on a user command language |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NAL | Patent in force |
Ref document number: 9000064-7 Format of ref document f/p: F |
|
| NUG | Patent has lapsed |
Ref document number: 9000064-7 Format of ref document f/p: F |