SE451523B - DEVICE FOR DIGITALIZATION OF ANALOGUE SIGNAL, AND APPLICATION OF THESE DEVICE FOR AN ELECTROCARDIOGRAPHY DEVICE - Google Patents
DEVICE FOR DIGITALIZATION OF ANALOGUE SIGNAL, AND APPLICATION OF THESE DEVICE FOR AN ELECTROCARDIOGRAPHY DEVICEInfo
- Publication number
- SE451523B SE451523B SE8105853A SE8105853A SE451523B SE 451523 B SE451523 B SE 451523B SE 8105853 A SE8105853 A SE 8105853A SE 8105853 A SE8105853 A SE 8105853A SE 451523 B SE451523 B SE 451523B
- Authority
- SE
- Sweden
- Prior art keywords
- signal
- output
- value
- average value
- digital
- Prior art date
Links
- 238000002565 electrocardiography Methods 0.000 title claims 3
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
Description
451 523 ren 5 är anordnad att stegas för varje klockpuls i en riktning som är bestämd av det logiska tillståndet för utsignalen från deltamodulatorn 3. Den digita- liserade ECG-signalen på utgången 9 kan tillföras en beräkningsenhet 13, som exempelvis kan utgöras av en mikroprocessor för fortsatt behandling. 451 523 is arranged to be stepped for each clock pulse in a direction determined by the logic state of the output signal from the delta modulator 3. The digitized ECG signal on the output 9 can be applied to a calculation unit 13, which may for example be a microprocessor for further treatment.
Fig 2 visar mera detaljerat ett utföringsexempel på deltamodulatorn 3.Fig. 2 shows in more detail an embodiment of the delta modulator 3.
Modulatorn 3 innefattar en första ingång 15 för mottagning av den analoga ECG-signalen från ingången 1 och en andra ingång 17 för mottagning av en re- ferensspänning. Den första ingången 15 är ansluten till en första ingång 20 hos en jämförare 21 via en första förstärkare 19 med en förstärkningsfaktor lika med exempelvis 10. Den andra ingången 17 är ansluten via en andra förstärkare 23 till en elektrod hos en kondensator 25 vars andra elektrod är ansluten till den andra ingången 26 hos jämföraren 21.The modulator 3 comprises a first input 15 for receiving the analog ECG signal from the input 1 and a second input 17 for receiving a reference voltage. The first input 15 is connected to a first input 20 of a comparator 21 via a first amplifier 19 with a gain equal to, for example, 10. The second input 17 is connected via a second amplifier 23 to an electrode of a capacitor 25 whose second electrode is connected to the second input 26 of the comparator 21.
Jämförarens 21 utgång är ansluten till D-ingången hos en bistabil anord- ning 27 vars C-ingång 29 är ansluten till klockgeneratorn 11 i fig 1. Utgången Q hos den bistabila anordningen 27 styr en elektronisk omkopplare 31 och är även ansluten till utgången 33 hos deltamodulatorn. Den elektroniska omkoppla- ren 31 innefattare två kopplingselement 35 och 37, varvid det första av dessa kan ansluta den elektrod hos kondensatorn 25 som är ansluten till jämföraren 21 till en positiv strömkälla 39 eller till en negativ strömkälla 41 efter önske- mål, medan dess andra kopplingselement samtidigt ansluter kondensatorns andra elektrod till en negativ strömkälla 43 respektive en positiv strömkälla 45.The output of the comparator 21 is connected to the D input of a bistable device 27 whose C input 29 is connected to the clock generator 11 in Fig. 1. The output Q of the bistable device 27 controls an electronic switch 31 and is also connected to the output 33 of the delta modulator. The electronic switch 31 comprises two switching elements 35 and 37, the first of which can connect the electrode of the capacitor 25 connected to the comparator 21 to a positive current source 39 or to a negative current source 41 as desired, while its second coupling element simultaneously connects the second electrode of the capacitor to a negative current source 43 and a positive current source 45, respectively.
Under intervallen mellan klockpulserna befinner sig emellertid båda kopplings- elementen 35 och 37 i ett neutralt, brutet läge (ej visat).During the intervals between the clock pulses, however, both switching elements 35 and 37 are in a neutral, broken position (not shown).
Den beskrivna kretsen fungerar enligt följande. Då ögonblicksvärdena av den förstärkta ECG-signalen på den första ingången 20 hos jämföraren 21 är större än spänningen på den andra ingången 26 hos jämföraren så avger utgången hos jämföraren en logisk 1 som även tillföres D-ingången hos den bistabila an- ordningen 27. Då nästa klockpuls från klockgeneratorn 11 uppträder på C-ingång- en hos den bistabila anordningen 27 medför detta att dess Q-utgång också avger en logisk 1, varigenom omkopplaren 31 inställes till det visade tillståndet.The described circuit works as follows. When the instantaneous values of the amplified ECG signal at the first input 20 of the comparator 21 are greater than the voltage at the second input 26 of the comparator, the output of the comparator emits a logic 1 which is also applied to the D input of the bistable device 27. Then the next clock pulse from the clock generator 11 appears on the C input of the bistable device 27, this means that its Q output also emits a logic 1, whereby the switch 31 is set to the displayed state.
Under en kort tidsperiod t, som är bestämd av klockgeneratorn 11, är följaktli- gen kondensatorn 25 ansluten till strömkällan 39, som tillför strömmen IH till kondensatorn, varigenom denna uppladdas med laddningen IHt och sålunda (I: spänningen på jämförarens 21 andra ingång 26 närmar sig spänningen på den första ingången 20. Samtidigt är kondensatorns 25 andra elektrod ansluten till den negativa strömkällan 43, vilken urladdar en laddningsmängd I'Ht för att ' förhindra att laddningen IHt från strömkällan 39 skall störa referensspän- _3 451 523 ningen.Accordingly, for a short period of time t, which is determined by the clock generator 11, the capacitor 25 is connected to the current source 39, which supplies the current IH to the capacitor, whereby it is charged with the charge IHt and thus (I: the voltage at the second input 26 of the comparator 21 approaches At the same time, the second electrode of the capacitor 25 is connected to the negative current source 43, which discharges an amount of charge I'Ht to prevent the charge IHt from the current source 39 from interfering with the reference voltage.
Då spänningen på ingången 20 hos jämföraren 21 är lägre än spänningen på den andra ingången 26 uppträder en logisk 0 på D-ingången hos den bistabila anordningen 27, vilken 0 inställer omkopplaren 31 till det andra tillståndet via utgången Q då nästa klockpuls från klockgeneratorn uppträder, varigenom kondensatorn 25 anslutes till den negativa strömkällan 41 under en tidsperiod t och urladdas med laddningen ILt. Som kompensation härför tillför den positiva strömkällan 45 en laddning I'Lt till kondensatorns andra elektrod.When the voltage at the input 20 of the comparator 21 is lower than the voltage at the second input 26, a logic 0 appears at the D input of the bistable device 27, which sets the switch 31 to the second state via the output Q when the next clock pulse from the clock generator occurs. whereby the capacitor 25 is connected to the negative current source 41 for a period of time t and discharged with the charge ILt. To compensate for this, the positive current source 45 supplies a charge I'Lt to the second electrode of the capacitor.
Av ovanstående framgår att spänningarna på de två ingångarna 20 och 26 hos jämföraren 21 kommer att vara lika efter ett antal klockpulsperioder från klockgeneratorn 11. Varje efterföljande amplitudökning i ECG-signalen innebär att ett antal logiska ettor tillföres utgången 33 och varje amplitudminskning medför att ett antal logiska nollor tillföres. Sålunda kan ECG-signalens värde rekonstrueras i varje ögonblick på grundval av följden av logiska ettor och nollor på utgången.From the above it appears that the voltages at the two inputs 20 and 26 of the comparator 21 will be equal after a number of clock pulse periods from the clock generator 11. Each subsequent amplitude increase in the ECG signal means that a number of logic ones are applied to the output 33 and each amplitude decrease logical zeros are added. Thus, the value of the ECG signal can be reconstructed at any moment based on the sequence of logic ones and zeros on the output.
I praktiken har det emellertid visat sig att ovanstående resonemang gäller endast approximativt eftersom å ena sidan de två strömkällorna 39 och 41 ej är exakt likadana och eftersom å andra sidan jämförarens 21 ingång 26 har ändlig ingångsresistans, vilket innebär att en liten ström IB läcker från kondensa- torn 25. Då kondensatorn 25 uppladdats under några perioder från klockpulsgene- ratorn 11 och därefter återigen urladdas under samma antal perioder så kommer följaktligen spänningen på jämförarens 21 andra ingång 26 ej att ha återtagit sitt ursprungliga värde. Omvänt gäller att en signal på den första ingången 20, som först tilltager från ett givet värde och därefter återigen avtager till sitt ursprungliga värde, sålunda kommer att medföra alstring av olika antal nollor och ettor på utgången 33. I den digitaliserade signalen ger detta sig till känna såsom en ständigt tilltagande eller avtagande spänning överlagrad på signalen.In practice, however, it has been found that the above reasoning applies only approximately because on the one hand the two current sources 39 and 41 are not exactly the same and on the other hand the comparator 21 input 26 has finite input resistance, which means that a small current IB leaks from condensate tower 25. When the capacitor 25 is charged for a few periods from the clock pulse generator 11 and then discharged again for the same number of periods, consequently the voltage at the second input 26 of the comparator 21 will not have regained its original value. Conversely, a signal at the first input 20, which first increases from a given value and then decreases again to its original value, will thus result in the generation of different numbers of zeros and ones at the output 33. In the digitized signal this gives rise to feel as an ever-increasing or decreasing voltage superimposed on the signal.
Detta kommer att illustreras i det följande genom en beräkningsbeskriv- ning. Antag att läckströmmen till jämföraren enligt ovan är lika med IB och att strömkällorna 39 och 41 ej är exakt likadana, vilket innebär att IH=I+¿I (1) 1L=1-J1 (2) med omkopplaren 31 i det visade läget blir strömmen till kondensatorn 25 lika med: 1u=1H-1B=1+61-1B=1-A1 (a) 451 523 4 varvid gäller IB-J1=A1 (4) I omkopplarens 31 andra läge blir strömen från kondensatorn 25 lika med Id=IL+IB=I-<(I+IB=I+AI (s) Av uttrycken (3) och (S) framgår att uppladdningen och urladdningen kan beskrivas med de ej likadana strömkällorna I” och Id som är ett belopp AI mindre respektive större än en ideal strömkälla I.This will be illustrated in the following by a calculation description. Assume that the leakage current to the comparator as above is equal to IB and that the current sources 39 and 41 are not exactly the same, which means that IH = I + ¿I (1) 1L = 1-J1 (2) with the switch 31 in the position shown becomes the current to the capacitor 25 equal to: 1u = 1H-1B = 1 + 61-1B = 1-A1 (a) 451 523 4 whereby IB-J1 = A1 (4) In the second position of the switch 31 the current from the capacitor 25 becomes equal to Id = IL + IB = I - <(I + IB = I + AI (s) From the expressions (3) and (S) it appears that the charging and discharging can be described with the dissimilar power sources I "and Id which is an amount AI less respectively larger than an ideal power source I.
Om antalet perioder nu under vilka IU är inkopplad och antalet perio- der nd under vilka I¿ är inkopplad (varvid nu anger antalet ettor och nd anger antalet nollor på utgången 33 och n = nu + nd) räknas varje gång under ett bestämt antal (n) klockperioder så erhålles för spänningsökningen AV 1 kondensatorn 25 följande uttryck zßv = nu . Iu - nd . Id = (nu-nd) . I + (nu+nd) . 131 (6) Eftersom nu + nd = n är konstant så gäller V=(nu-nd).I+C (7) där C = n . lll (8) Om signalen på den första ingången 20 till jämföraren 21 ökar med ett belopp¿§S under ett visst tidsintervall med en längd lika med n klockperioder så blir spänningsökningen ZS V över kondensatorn 25 lika med ISS, varigenom AKS = (nu - nd) . I + C (9) härav följer att (nu - n¿) = ( ZÄS - C)/I _ (10) Om medelvärdet av signalen på ingången 15 är konstant så måste medelvärdet av 13 S över en längre tidsperiod vara lika med 0. Emellertid följer av (10) att värdet nu-nd ständigt tilltager eller avtager med avseende på tiden. Detta innebär att pulsserien på utgången 33 representerar en signal som är sammansatt av signalen på ingången 15 och en ständigt tilltagande eller avtagande signal.If the number of periods now during which IU is switched on and the number of periods nd during which I¿ is switched on (whereby now the number of ones and nd indicate the number of zeros on the output 33 and n = now + nd) are counted each time under a certain number ( n) clock periods so for the voltage increase AV 1 capacitor 25 the following expression zßv = nu is obtained. Iu - nd. Id = (nu-nd). I + (nu + nd). 131 (6) Since nu + nd = n is constant, V = (nu-nd) .I + C (7) where C = n. lll (8) If the signal at the first input 20 of the comparator 21 increases by an amount§ during a certain time interval with a length equal to n clock periods, the voltage increase ZS V across the capacitor 25 becomes equal to the ISS, whereby AKS = (now - nd). I + C (9) it follows that (nu - n¿) = (ZÄS - C) / I _ (10) If the average value of the signal at the input 15 is constant, then the average value of 13 S over a longer period of time must be equal to 0 However, it follows from (10) that the value now increases or decreases with respect to time. This means that the pulse series at the output 33 represents a signal which is composed of the signal at the input 15 and a constantly increasing or decreasing signal.
Detta innebär att värdet av utsignalen från fram-backräknaren 5 (fig 1) genom- snittligt kommer att tilltaga kontinuerligt, Högpassfiltret 7 tjänar till att reducera detta medelvärde till ett konstant belopp, varigenom man på utgången 9 erhåller en digital signal som utgör en exakt representation av den analoga signalen som tillföras ingången 1.This means that the value of the output signal from the forward-reverse counter 5 (Fig. 1) will increase continuously on average. The high-pass filter 7 serves to reduce this average value to a constant amount, whereby at the output 9 a digital signal is obtained which constitutes an exact representation. of the analog signal applied to the input 1.
Fig 3 visar ett utföringsexempel på högpassfiltret 7. Filtret innefattar en ingång 47 som mottager signalen S(t) från fram-backräknaren 5. Denna ingång är ansluten tillen positiv ingång hos en första adderare 49, vars utgång är ansluten dels till utgången 9 hos anordningen, dels till en dämpare 51 som ut- för multiplikation med en faktoreß <<1. Dämparens utgång är ansluten till m, 5 451 523 en första positiv ingång hos en andra adderare 53 vars utgång är ansluten till ett fördröjningselement 55 med fördröjningen.A T. Fördröjningselementets utgång är ansluten dels till en negativ ingång hos den första adderaren 49, dels till en andra positiv ingång hos den andra adderaren 53.Fig. 3 shows an embodiment of the high-pass filter 7. The filter comprises an input 47 which receives the signal S (t) from the forward-reverse counter 5. This input is connected to a positive input of a first adder 49, the output of which is connected partly to the output 9 of the device. , partly to an attenuator 51 which performs multiplication by a factorß << 1. The output of the damper is connected to m, 5 451 523 a first positive input of a second adder 53 whose output is connected to a delay element 55 with the delay.A T. The output of the delay element is connected partly to a negative input of the first adder 49, partly to a second positive input of the second adder 53.
Den beskrivna kretsen fungera-r enligt följande. Vid en tidpunkt T + ÅT uppträder en digital signal S (T + ZXT) på ingången 47. Denna signal reduceras i den första adderaren med en signal šlïl som anger det tilltagande medelvärdet vid tidpunkten T av den varierande signalen S (t). I dämparen 51 multipliceras signalen S (T + AT) - š (T) med faktorn OC och den resulterande signalen OC {ä(T + AQT) - š'(t)} ökas i den andra adderaren 53 med signalen li (T).The circuit described operates as follows. At a time T + ÅT, a digital signal S (T + ZXT) appears at input 47. This signal is reduced in the first adder by a signal šlïl which indicates the increasing average value at time T of the varying signal S (t). In the attenuator 51 the signal S (T + AT) - š (T) is multiplied by the factor OC and the resulting signal OC {ä (T + AQT) - š '(t)} is increased in the second adder 53 by the signal li (T) .
Signalen š (T) + C( S (T + Å T) - § (T)} som erhålles på detta sätt fördröjes tiden 13 T i fördröjningselementet 55. Den signal som lämnar fördröjningsele- mentet vid tidpunkten T + ll T utgöres sålunda av signalen som ankom till för- dröjningselementet vid tidpunkten T och är lika med š n -An +<=c sm - š (i -ATÛ = u -oo š n. -An +° =š m Detta har sin grund i att det tilltagande medelvärdet vid tidpunkten T utgör en kombination av det "gamla" tilltagande medelvärdet vid tidpunkten T -15 T och ögonblicksvärdet av signalen S(t) vid tidpunkten T, vilket gör det nödvändigt att multiplicera båda komponenterna med en vägningsfaktor, varvid summan av vägningsfaktorerna är lika med 1.The signal š (T) + C (S (T + Å T) - § (T)} obtained in this way delays the time 13 T in the delay element 55. The signal leaving the delay element at the time T + ll T thus consists of the signal which arrived at the delay element at time T and is equal to š n -An + <= c sm - š (i -ATÛ = u -oo š n. -An + ° = š m This is due to the fact that it the increasing average value at time T is a combination of the "old" increasing average value at time T -15 T and the instantaneous value of the signal S (t) at time T, which makes it necessary to multiply both components by one weighting factor, the sum of the weighting factors being equal to 1.
Det tilltagande medelvärdet av en signal med medelvärdet noll är väsent- ligen lika med noll, medan det tilltagande medelvärdet av en signal som linjärt tilltager med avseende på tiden är lika med signalens ögonblicksvärde minskat med ett konstant belopp. Om sålunda signalen S(t) på ingången 47 är sammansatt av en kombination av en variabel signal med medelvärdet noll och en linjärt tilltagande signal, så blir signalen S (tl - S (t -zi T) på utgången 9 lika med den variabla signalen med konstant medelvärde.The increasing average value of a signal with the average value zero is substantially equal to zero, while the increasing average value of a signal which increases linearly with respect to time is equal to the instantaneous value of the signal minus a constant amount. Thus, if the signal S (t) at the input 47 is composed of a combination of a variable signal with the mean value zero and a linearly increasing signal, then the signal S (t1 - S (t -zi T) at the output 9 becomes equal to the variable signal with constant mean.
I det beskrivna utföringsexemplet är högpassfiltret konstruerat som en kombination av två adderare, en dämpare och ett fördröjningselement. Det inses att de aritmetiska operationer som skall utföras av filtret påsignalen alter- nativt kan utföras genom en på lämpligt sätt programmerad beräkningsenhet, exempelvis mikroprocessorn 13.In the described embodiment, the high-pass filter is designed as a combination of two adders, a damper and a delay element. It will be appreciated that the arithmetic operations to be performed by the filter on the signal can alternatively be performed by a suitably programmed calculation unit, for example the microprocessor 13.
Claims (3)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8005549A NL8005549A (en) | 1980-10-08 | 1980-10-08 | DEVICE FOR DIGITALIZING AN ANALOGUE SIGNAL. |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8105853L SE8105853L (en) | 1982-04-09 |
SE451523B true SE451523B (en) | 1987-10-12 |
Family
ID=19835989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8105853A SE451523B (en) | 1980-10-08 | 1981-10-05 | DEVICE FOR DIGITALIZATION OF ANALOGUE SIGNAL, AND APPLICATION OF THESE DEVICE FOR AN ELECTROCARDIOGRAPHY DEVICE |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS5795722A (en) |
CA (1) | CA1182923A (en) |
DE (1) | DE3139800C2 (en) |
FR (1) | FR2491700A1 (en) |
GB (1) | GB2085683B (en) |
IT (1) | IT1194099B (en) |
NL (1) | NL8005549A (en) |
SE (1) | SE451523B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63196696U (en) * | 1987-06-04 | 1988-12-19 | ||
DE3825884A1 (en) * | 1988-07-29 | 1990-02-01 | Texas Instruments Deutschland | Method for increasing the resolution of an A/D converter |
US7312785B2 (en) | 2001-10-22 | 2007-12-25 | Apple Inc. | Method and apparatus for accelerated scrolling |
US7333092B2 (en) | 2002-02-25 | 2008-02-19 | Apple Computer, Inc. | Touch pad for handheld device |
US8022935B2 (en) | 2006-07-06 | 2011-09-20 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
US8274479B2 (en) | 2006-10-11 | 2012-09-25 | Apple Inc. | Gimballed scroll wheel |
US9654104B2 (en) | 2007-07-17 | 2017-05-16 | Apple Inc. | Resistive force sensor with capacitive discrimination |
US8683378B2 (en) | 2007-09-04 | 2014-03-25 | Apple Inc. | Scrolling techniques for user interfaces |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52114346A (en) * | 1976-03-23 | 1977-09-26 | Nippon Chemical Ind | Indicating device for ad converter |
-
1980
- 1980-10-08 NL NL8005549A patent/NL8005549A/en not_active Application Discontinuation
-
1981
- 1981-10-01 CA CA000387123A patent/CA1182923A/en not_active Expired
- 1981-10-02 FR FR8118605A patent/FR2491700A1/en active Granted
- 1981-10-05 IT IT24334/81A patent/IT1194099B/en active
- 1981-10-05 SE SE8105853A patent/SE451523B/en not_active IP Right Cessation
- 1981-10-05 GB GB8130002A patent/GB2085683B/en not_active Expired
- 1981-10-07 DE DE3139800A patent/DE3139800C2/en not_active Expired
- 1981-10-08 JP JP56159574A patent/JPS5795722A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2491700B1 (en) | 1985-03-08 |
DE3139800A1 (en) | 1982-06-24 |
CA1182923A (en) | 1985-02-19 |
NL8005549A (en) | 1982-05-03 |
JPS5795722A (en) | 1982-06-14 |
SE8105853L (en) | 1982-04-09 |
JPS6218095B2 (en) | 1987-04-21 |
IT1194099B (en) | 1988-09-14 |
IT8124334A0 (en) | 1981-10-05 |
FR2491700A1 (en) | 1982-04-09 |
DE3139800C2 (en) | 1985-09-12 |
GB2085683B (en) | 1984-08-08 |
GB2085683A (en) | 1982-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0039737A4 (en) | Analog to digital converter and method of calibrating same. | |
SE451523B (en) | DEVICE FOR DIGITALIZATION OF ANALOGUE SIGNAL, AND APPLICATION OF THESE DEVICE FOR AN ELECTROCARDIOGRAPHY DEVICE | |
KR910007024B1 (en) | Quantized duty ratio power sharing converters | |
JP2515456B2 (en) | Sensor signal processor | |
JPS6159569B2 (en) | ||
US5212486A (en) | Cyclic analog-to-digital converter | |
US4527133A (en) | Self-balancing current sources for a delta modulator | |
US3488588A (en) | Digital voltmeter | |
US4775841A (en) | Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage | |
US4827261A (en) | Clock-controlled pulse width modulator | |
EP0535124B1 (en) | Analog-to-digital converter | |
US4847620A (en) | Clock-controlled voltage-to-frequency converter | |
SE435009B (en) | LOGARITHMIC ANALOG-DIGITAL CONVERTER | |
SU836794A1 (en) | Analogue-digital converter | |
SU444202A1 (en) | Voltage multiplying device | |
RU2024882C1 (en) | Transducer of the three-phase circuit power | |
SU67200A1 (en) | Device for remotely summing up a number of measuring instruments | |
SU881770A1 (en) | Recursive computing device | |
RU2053516C1 (en) | Kilowatt-hour meter | |
SU721828A1 (en) | Multiplier-divider | |
SU900294A1 (en) | Multiplying-dividing device | |
SU1037278A1 (en) | Analog signal division device | |
SU1001463A1 (en) | Voltage-to-pulse number converter | |
SU1476496A1 (en) | Odd number exponentiator | |
SU532174A2 (en) | Measuring voltage converter to pulse frequency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8105853-9 Effective date: 19900706 Format of ref document f/p: F |