SE426107B - Datatransmissionsanleggning - Google Patents

Description

7804620-8 2 seende kan detta också betyda ett oförändrat_tillstånd) inträffar i de olika perife- ra enheterna vid olika tidpunkter. I varje perifer enhet skall signalerna användas bara då de alla uppträder vid samma tidpunkt och eventuella transienta fenomen har avklingat. För att signalera detta matas också en validitetssignal, t.ex. en klock- signal, till den perifaa enheten. Ett speciellt värde på nämnda signal anger därvid att signalerna på de andra ledningarna är valida. Denna validitetssignal kan alstras av den aktiva anordningen, t.ex. med en viss tidsfördröjning Under passage genom en kedja av perifera enheter, som var och en har en gräns- snittenhet, kan toleranser uppvisa en sådan spridning att validitetssignalen passe- rar genom en ledning med en relativt liten fördröjning. Validitetssignalen skulle därvid anlända till slutet av kedjan av perifera enheter före en eller flera andra signaler som passerar genom ledningarna med en större fördröjning. Tidsfördröjningen före alstringen av validitetssignalen av den aktiva anordningen kan därvid väljas så att nämnda signal inte kan uppträda för tidigt. Detta har nackdelen av en väsentligt reducerad dataöverföringshastighet. Härvid observeras att nämnda fördröjningstid i allmänhet skulle bli en fast parameter. Övergângstiden beror på olika faktorer, så- som antalet perifera enheter i kedjan (vilket antal kan variera), spridningen bland de olika kretselementen o.s.v. Således kan under vissa omständigheter själva led- ningen för validitetssignalen vid ett speciellt utförande av anläggningen uppvisa den största tidsfördröjningen.

Ett ändamål med uppfinningen är att säkerställa att validitetssignalen inte uppträder för tidigt. Ett annat ändamål med uppfinningen är att åstadkomma detta även om validitetssignalen genereras samtidigt med de andra signalerna. Ytterligare ett ändamål med uppfinningen är att nära approximera den maximala överföringshastig- heten på respektive ledningar genom att validitetssignalen inte göres verksam förrän de andra signalerna ej längre uppvisar några transienta fenomen. Enligt uppfinningen uppnås detta därigenom att alla nämnda andra utgångar vardera är anslutna till en motsvarande ingång av nämnda andra ingångar genom en identisk första seriekoppling av ett tredje antal logiska element, att alla logiska element i minst en motsvarande serie inom nämnda respektive första seriekopplingar är anordnade i minst två grup- per, vilka tillsammans innehåller alla logiska element i nämnda serie och således innefattar fjärde antal inbördes identiska logiska kretsar, vilka vardera tillhör en särskild koppling av nämnda första seriekopplingar, plus minst en ytterligare extra logisk krets som är identisk därmed, varvid alla logiska kretsar i en sålunda bildad grupp, innefattande nämnda tillhörande minst en extra logisk krets, tillsammans ut- gör en integrerad halvledarkrets, att varje extra logisk krets är anordnad i en and- ra seriekoppling av logiska element mellan en tredje ingång och en tredje utgång, och varvid de första och andra seriekopplingarna är identiska med varandra, samt 7804620-8 att alla tredje ingångar är anslutna för mottagning av nämnda validitetsingângssig- nal och att alla tredje utgångar är anslutna för att generera nämnda validitetsut- gångssignal bara vid motsvarighet mellan deras utgângssignaler efter mottagning av nämnda validitetsingångssignal. De ovan nämnda åtgärderna är huvudsakligen baserade på insikten om att de kretselement som är anordnade i en enda integrerad halvledar- krets uppvisar en minimal spridning i parametrarna relativt varandra. I varje gräns- snittenhet blir därvid validitetssignalen fördröjd med minst samma värde som men inte signifikant mera än de signaler, vilka är utsatta för maximal fördröjning. Även i en lång kedja av gränssnittenheter kommer däriör validitetssignalen att uppträda strax efter inkopplingstransienten för signaler med den största fördröjningen obero- ende av spridningen i toleranserna.

Lämpligen innefattar nämnda seriekopplingar en ej inverterande överföringskrets såsom ingängskrets, medan validitetsingângssignalen matas till de tredje ingângarna på de återstående andra seriekopplingarna via den ej inverterande överföringskretsen i en förutbestämd första koppling av nämnda andra seriekopplingar. De ej inverteran- de överföringskretsarna utgöres t.ex. av âterkopplingsförstärkare. Ingångssignalerna är ibland avsevärt distorderade till följd av linjekapacitanser och av andra orsa- ker. Sådana âterkopplingsförstärkare säkerställer därvid att signalerna återställes till fyrkantpulser. För att reducera den belastning som validitetssignalen utsättas för på den ena ledningen och för att vidtaga ett visst extra försiktighetsmått med avseende på validitetssignalens fördröjning fördröjes denna ytterligare en gång med en tidsperiod som svarar mot fördröjníngstiden i en sådan ej inverterande överfö- ringskrets.

Lämpligen innefattar nämnda seriekopplingar en motsvarighetsdetektor såsom ut- gångskretsar, varvid motsvarighetsdetektorn i en förutbestämd första koppling av nämnda andra seriekopplingar avger nämnda validitetsutgångssignal, medan de tredje utgångarna på de återstående andra seriekopplingarna i en motsvarighetskrets är an- slutna till en ingång hos motsvarighetsdetektorn i nämnda första koppling av nämnda andra seriekopplingar. Således utnyttjas motsvarighetsdetektorn (t.ex. en logisk 0CH«grind) till att åstadkomma en extra fördröjning för att ytterligare öka säker- hetsmarginalen.

Lämpligen utför nämnda motsvarighetskretsar en "Wired" logisk funktion. Detta är ett tillförlitligt och billigt utförande.

Uppfinningen beskrivs mera detaljerat med hänvisning till ritningen, där fig 1 schematiskt visar kopplingen för en del av den kompletta anläggningen, fig 2 visar schematiskt kopplingen för en gränssnittenhet och fig 5 visar ett tidsdiagram för signalerna.

I fíg 1 är den centrala behandlingsenheten (CPU)1 en dator i Philips serie P 300 eller P 400, vilken via en multipelledning 2 är förbunden med den perifera 7804620-8 4 enheten 3. De perifera enheterna 3,8 är t.ex. ett magnetiskt skivminne av Philips typ P 3433 eller en snabbtryckare av Philips typ P 3310. Det är också möjligt att använda andra perifera enheter i den aktuella produktserien. Datastyrsignaler och en klocksignal leds via ledningen 2. Överföring skall kunna ske i båda riktningarna och för detta ändamål består ledningen 2 antingen av två multipeldelledningar, vilka vardera är aktiva i en av de två riktningarna, eller den är en dubbelriktad bussled- ning. Vidare kan vissa förbindningar i ledningen 2 vara aktiva i en riktning och andra förbindningar i två riktningar. I båda fallen kan åtgärderna enligt uppfin- ningen utnyttjas. Gränssnittenheten 4 kan därvid innehålla en separat krets, såsom kommer att beskrivas i det efterföljande, för varje överföringsriktning. För enkel- hets skull beskrivas anordningen i det efterföljande endast för en enda överförings- riktning.

Den perifera enheten 3 innefattar en gränssnittenhet 4 och en behandlingsenhet 5. Uppfinningen avser inte behandlingsenhetens funktioner. I gränssnittenheten 4 överföras signalerna, som erhålles från den centrala behandlingsenheten 1 ooh vilka är destinerade till den perifera enheten 5, till behandlingsenheten 5. Denna styres därvid av signaler på ledningen 6, vilka för ett ej onödigtvis förlänga beskrivning- en ej beskrivas i detalj. I motsatt fall leds de tillförda signalerna inte till be- handlingsenheten 5 eller behandlas däri utan överföras till nästa perifera enhet 8 under styrning med en signal på ledningen 6 via multipelledningen 7. Under styrning med en signal på en ledning 11 matas de signaler som har anlänt antingen till be- handlingselementet 10 eller till en ytterligare perifer enhet, som ej är visad, via gränssnittenheten 9.

Fig 2 ger ett exempel på kopplingsarrangemanget i en gränssnittenhet, såsom enheterna 4 och 9 i fig 1. I föreliggande exempel innefattar anordningen sex inte- grerade kretsar 60~65 av vilka de funktionella enheterna 40-49, 140, 141, 50-59, 150,151 är visade separat. Ledningarna/ingângarna 20-29 är enkla och bildar t.ex. en del av ledningen 2 i fig 1. De är var och en anslutna till ingången på den motsva- rande återkopplingsföretärkaren 40-49, som exempelvis har formen av en Schmittetrig- ger-krets. Vidare finns två ytterligare àterkopplingsfirstërlzare 140,141 av en mot- svarande typ, vilkas ingångar är anslutna parallellt till utgången av förstärkaren 49. Den integrerade kretsen 60 har således fyra identiska återkopplingsförstörkare 40,41,42,140. Detsamma gäller för var och en av de integrerade kretsarna 62 och 64.

De kan vara realiserade genom en modul av Signetios typ HC 1489. I princip är anta- let återkopplingsförstärkare per integrerad krets (60,62.64) godtyckligt. På åter- kopplingsförstärkarnas 40-49 utgångar 80-59 är signaler tillgängliga för behandling i den aktuella behandlingsenheten, såsom enheterna 5 och 10 i fig 1. Uppträdandet av en signal på utgången 89 anger att signalerna på utgângarna 80-88 är valide och i en anordning enligt uppfinningen är det därvid säkerställt att de har korrektas värden. ._,..l.-- ._ --.__ ef.. _ ._. ._ ._ _.. ...___-_ 5 7804620-8 Klocksignalen på utgången 89 kan därvid exempelvis aktivera lagringen av andra sig- naler på utgångarna 80-88 i ett register i behandlingsenheten 5 eller på ett annor- lunda sätt starta eller synkronisera ytterligare behandlingsoperationer förutsatt att nämnda signaler är destinerade till den aktuella perifera enheten. Denna desti- nation kan vara styrd med en signal på den aktuella ledningen i multipelledningen eller ledningarna 6,11. Denna ytterligare överföring eller ytterligare behandling av signalerna i den aktuella perifera enheten diskuteras inte närmare. Ãterkopplingsförstärkarnas 40-49, 140,141 utgångar är anslutna till respektive ingång på OCH-grindar 50-59, 150,151. Den integrerade kretsen 61 innefattar fyra sådana inbördes identiska OCH-grindar. Ä andra sidan innefattar den integrerade kretsen 63,65 också fyra inbördes identiska OCH-grindar. De kan var och en vara rea- liserade genom en modul av Signetics typ MC 1488. I princip är antalet OCH-grindar per integrerad krets (61,63,65) fritt valbart. OCH-grindarna 50-58 har var och en sin andra ingång ansluten till ledningen 66. Denna ledning motsvarar t.ex. ledningen 6 i fig 1. En signal på nämnda ledning kan således styra överföringen av de mottagna ingångssignalerna (ledningarna 20-28) till de respektive utgångarna (ledningarna 70-78). Således motsvarar ledningarna 70-79 t.ex. multipelledningen 7 i fig 1. Sig- nalen på ledningen 66 gör det möjligt för den aktuella perifera enheten att styra den vidare passagen av signalerna längs multipelledningen (2-7-12). Ingångarna 90,91 är kontinuerligt anslutna till en logisk “1"-signal så att grindarna 150,151 alltid är öppna. Grindarnas 150,151 utgångar är sammankopplade och likströmskopplade till den andra ingången på grinden 59. Till följd av den beskrivna kopplingen av grindar- na i de integrerade kretsarna 61,63,65 kan detta tillåtas. Således säkerställas spe- ciellt att ledningen 68 tjänar såsom en s.k. “wired" OCH-grind, varvid signalen på ledningen 68 är en logisk “1" bara om alla grindarna som är anslutna till den (d.v.s. 150,151 i föreliggande exempel) avger en logisk "1"-signal. Detta betyder att under övergången från "O" till "1" på denna ledning detta inte sker förrän den grind, som är ansluten till den och som har den största fördröjningen, alstrar denna "O-1" övergång. Denna fördröjning är därvid ytterligare bestämd genom andra element, såsom återkopplingsförstärkarna 140,141 i föreliggande exempel, vilka är kopplade i serie med nämnda grind.

Den beskrivna "wired" OCH-funktionen är känd i och för sig och förklaras inte mera detaljerat. I vissa fall kan OCH-grinden 59 ha tre ingångar till vilka utgångs- signalerna från elementen 49,150 och 151 matas direkt. Andra konstruktioner är också möjliga, t.ex. genom att använda en "wired“ ELLER-grind vars utgångssignal inte blir "O" förrän den signal, som anländer sist, uppvisar "1-0" övergången. Motsvarande förhållanden erhålles om andra logiska funktioner (NOCK,NELLER) bildas. I vissa fall kan inverterande kretselement användas istället för de visade icke-inverterande elementen. 7804620-81 6 Funktionen hos kopplingsanordningen enligt fig 2 förklaras med hjälp av tids- diagrammen i fig 5. Hänvisningssiffrorna till vänster avser de på motsvarande sätt numrerade elementen i kretsen enligt fig 2. Den nedersta linjen är tidsaxeln. I fö- religgande exempel uppträder en signal på alla ledningarna 20-29 vid tidpunkten te. Detta behöver inte vara en 0-1 övergång för alla ledningarna 20-28, det kan också vara en signalövergång i den andra riktningen eller en signal utan signalöver~ gång. Signalen på ledningen 20 passerar genom kretselementet 40 i halvledarkretsen 60 och kretselementet 50 i halvledarkretsen 61. Därefter uppträder den på utgången 70 med en fördröjning t6O+t61 vilken fördröjning beror på egenskaperna hos halv- ledarkretsarna och är lika med fördröjningarna i de respektive seriekopplingarna av elementen 41 och 51 (utgången 71), elementen 42 och 52 (utgången 72) och elementen 140 och 150 med en hög grad av noggrannhet, emedan halvledarkretsarna 60 och 61 har tillverkats integrerat och således har samma fysikaliska egenskaper för varje inte- grerat tillverkat kretselement. Detta gäller också för de olika egenskapernas tempe- raturberoende.

På ett liknande sätt passerar signalen på ingången 25 genom kretselementet 43 i halvledarkretsen 62 och kretselementet 53 i halvledarkretsen 63. Den totala för- dröjningstiden vid utgången 75 blir därvid t62+t63. I föreliggande exempel är denna fördröjningstid större än fördröjningstiden på utgången 70 och är också i hög grad lika med fördröjningstiderna i de respektive seriekopplingarna av elementen 44 och 54 (utgången 74), elementen 45 och 55 (utgången 75) samt elementen 141 och 151.

På ett liknande sätt passerar signalen på ingången 26 genom kretselementet 46 i halvledarkretsen 64 och kretselementet 56 i halvledarkretsen 65. Den totala fördröj- ningstiden vid utgången 76 blir därvid t64+t65. I föreliggande exempel är denna fördröjningstid mindre än fördröjningstiden på utgången 70 och är återigen i huvud- sak lika med fördröjníngstiderna i de respektive seriekopplingarna av elementen 47 och 57 (utgången 77), elementen 48 och 58 (utgången 78) samt elementen 49 och 59.

I föreliggande exempel är signalen på ingången 29 en "O-1" övergång. Denna sig- nal passerar genom kretselementet 49 i halvledarkretsen 64 och uppträder således på ledningen 67 med en fördröjning av t64. Ä ena sidan anländer denna signal direkt till en ingång på OCH-grinden 59. För tillfället är denna OCH grind sluten till följd av en "O"-signal som därvid uppträder på den andra ingången. Utgången 79 bibe- håller därför logisk "O“ för tillfället. Dessutom passerar signalen på ledningen 67 parallellt genom de respektive seriekopplade halvledarkretsarna 60+61, 62+63."0-1" övergången på ledningen 68 uppträder inte förrän den maximala fördröjningstiden (i föreliggande fall t62+t63) har utlöpt. Det är inte förrän då som de båda in- gångarna till OCH-grinden 59 mottar logisk "1"-signal, vilken uppträder på utgången 79 efter fördröjningen t65 i halvledarkretsen 65. Pâ tidsaxeln t är detta angivet gen°m ta. Denna tidpunkt inträffar definitivt senare än de tidpunkter vid vilka v 7804620-8 de andra signalerna uppträder på de respektive utgângarna 70-78, d.v.s. även senare än den längsta fördröjningstiden t62+t65 i detta fall. Således förhindras på ett tillförlitligt sätt att klocksignalen på utgången 79 uppträder före någon av signa- lerna på de andra utgångsledningarna.

Kopplingsanordningen enligt fig 2 har endast givits såsom exempel. Således kan mellan de integrerade kretsarna 60,62,64 å ena sidan och 61,63,65 å andra sidan yt- terligare kretsar vara anordnade. Därvid är det bara nödvändigt att alltid en sig- nal, som är avledd från klockpulssignalen, också alltid leds genom dessa kretsar på samma sätt som beskrivits för kretsarna 60-63. Det är också möjligt att grindarnas 150,151 och 59 utgångar är likströmskopplade till varandra för att bilda en "Wired" ELLER funktion. Detta säkerställer en snabbare överföring av signalerna emedan i detta fall den extra fördröjningen t65 på den näst sista linjen i fig 3 elimine- ras. Signalen på utgången 79 uppträder därvid inte för tidigt. Å andra sidan är det också möjligt att ingångssignalen på ingången 29 matas direkt parallellt till åter- kopplingsförstärkarnas 140,141,49 ingångar. Den totala fördröjningstiden på utgången 79 elimineras därvid, d.v.s. fördröjningen t64. Inte heller i detta fall kommer utgångssignalen att uppträda för tidigt. I speciella fall kan de två sistnämnda ste- gen även kombineras. Exemplet enligt ritningen ger emellertid större tillförlitlig- het. En modifikation av kopplingsanordningen enligt fig 2 består i att mellan grin- darnas 151 och 59 utgångar bildas en OCH-funktion, varvid grinden 59 inte är anslu- ten till ledningen 68 utan till en kontinuerlig logisk “1"-signal och att ledningen 68 är ansluten till klämman 90, varvid grinden 150 avger validitetsutgångssignalen.

Vidare är det möjligt att t.ex. elementen 60 och 62 tillsammans bildar en integrerad krets vilken exciterar två olika integrerade kretsar. I detta fall skall denna krets antingen innehålla två extra återkopplingsförstärkare 140,141 eller bara en åter- kopplingsförstärkare vars utgång är ansluten både till grindens 150 ingång och grin- dens 151 ingång.

Om den i fig 2 visade gränssnittenheten är ansluten direkt till utgången på den centrala behandlingsenheten 1 i fig 1 är det möjligt att fördröjningstiden i den integrerade kretsen 64 är mindre än den maximala fördröjningstiden som erhålles i den integrerade kretsen 60,62. I allmänhet är denna skillnad så liten att den inte har någon menlig inverkan. Det problem som är löst genom uppfinningen inträffar vid en seriekoppling av ett flertal stationer, emedan det värsta fallet därvid skulle kunna bli otillåtet. Emellertid är det alternativt möjligt för den första stationen, och eventuellt även för ytterligare stationer, att använda signalen på utgången 79 såsom klocksignal för den aktuella behandlingsenheten.

Claims (6)

7804620-8 Patentkrav

1. Datatransmissionsanläggning innefattande en aktiv anordning (l), en dataledning (2,7,i2) som är ansluten till en utgång på densamma och ett fler- tal gränssnittenheter (4,9), vilka är anordnade i serie i dataledningen för att vardera ansluta en perifer enhet (5,l0) till dataledningen, varvid en gräns- snittenhet är ansluten till dataledningen genom en första ingång (29) för en validitetsingångssignal, ett förutbestämt första antal andra ingångar (20-28) för ytterligare ingångssignaler, en första utgång (79) för en validitetsut- gångssignal och ett förutbestämt andra antal andra utgångar (70-78) för ytter- ligare utgångssignaler, k ä n n e t e c k n a d av att alla nämnda andra ut-I gångar vardera är anslutna till en motsvarande ingång av nämnda andra ingångar genom en identisk första seriekoppling (#0/50, hl/5l-Ä8/58) av ett tredje an- tal logiska element, att alla logiska element i åtminstone en motsvarande serie inom nämnda respektive första seriekopplingar är anordnade i minst två grupper a vilka tillsammans innehåller alla logiska element | nämnda serie och således omfattar fjärde antal inbördes identiska logiska kretsar, vilka vardera till- hör en särskild koppling av nämnda första seriekopplingar, plus minst en ytter- ligare extra logisk krets (lëfi, 150, lhi, 151) som är identisk därmed, varvid alla logiska kretsar i en sålunda bildad grupp omfattande nämnda tillhörande minst en extra logisk krets tillsammans bildar en integrerad halvledarkrets, att varje extra logisk krets är inkluderad i en andra seriekoppling av logiska element mellan en tredje ingång (67) och en tredje utgång (68), varvid de första och andra seriekopplingarna är identiska med varandra, och att alla tredje in- gångar är anslutna för mottagning av nämnda validitetsingångssignal och att alla tredje utgångar är anslutna för generering av nämnda validitetsutgångs- signal endast vid motsvarighet hos deæsutgångssignaler efter mottagning av nämnda validitetsingångssignal.

2. Anläggning enligt patentkravet l, k ä n n e t e c k n a d av att nämnda seriekopplingar innefattar en ej inverterande överföringskrets såsom ingångs- krets och att validitetsingångssignalen tíllföres de tredje ingångarna hos de återstående andra seriekopplingarna via den ej inverterande överföringskretsen i en förutbestämd första koppling av nämnda andra seriekopplingar.

3. Anläggning enligt patentkravet 2, k ä n n e t e c k n a d av att nämnda ej inverterande överföringskretsar utgöres av återkopplingsförstärkare. 7804620-8 9 Å.

4. Anläggning enligt patentkravet l, k ä n n e t e c k n a d av att nämn- da seriekopplingar innefattar en motsvarighetsdetektor såsom utgångskretsar, varvid motsvarighetsdetektorn i en förutbestämd första koppling av nämnda andra seriekopplingar avger validitetsutgångssignalen, och att de tredje utgångarna i de återstående andra seriekopplingarna i en motsvarighetskrets är anslutna till en ingång hos motsvarighetsdetektorn i nämnda första koppling av nämnda andra seriekopplingar.

5. Anläggning enligt patentkravet Ä, k ä n n e t e c k n a d av att nämnda motsvarighetskrets (68,59) utför en "wíred" logisk funktion.

6. Anläggning enligt patentkravet Ä, k ä n n e t e c k n a d av att mot- svaríghetsdetektorerna är logiska OCH~grindar. ÅNFÖRDÅ PUBLIKATIONER: