RU97120238A - Возбудитель/приемник двухнаправленной линии передачи - Google Patents
Возбудитель/приемник двухнаправленной линии передачиInfo
- Publication number
- RU97120238A RU97120238A RU97120238/09A RU97120238A RU97120238A RU 97120238 A RU97120238 A RU 97120238A RU 97120238/09 A RU97120238/09 A RU 97120238/09A RU 97120238 A RU97120238 A RU 97120238A RU 97120238 A RU97120238 A RU 97120238A
- Authority
- RU
- Russia
- Prior art keywords
- level
- signal
- circuit
- switching
- variable
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims 21
- 230000002457 bidirectional Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims 8
- 230000000875 corresponding Effects 0.000 claims 5
- 230000000903 blocking Effects 0.000 claims 3
Claims (14)
1. Устройство для генерации и приема цифровых сигналов по линии передачи в ответ на ввод цифровых данных и сигналов управления, содержащее эталонную схему, подающую первый и второй опорные сигналы, источник, сигнала, связанный с линией передачи для генерации цифрового сигнала переменного уровня, схему согласования и коммутации выходного опорного уровня реагирующую на ввод цифровых данных и первый опорный сигнал и связанную с источником сигнала для выбора уровня цифрового сигнала переменного уровня и коммутации источника сигнала между первым и вторым выходным состоянием так, чтобы источник сигнала генерировал цифровой сигнал в линию передачи, после которого на вход подаются цифровые данные при выбранном уровне выходного сигнала, схема с переменным входным сопротивлением, связанная с линией передачи, реагирующая на второй опорный сигнал для приема цифровых сигналов переменного уровня от линии передачи; а также схему детектирования, подключенную для приема цифровых сигналов переменного уровня от схемы с переменным входным полным сопротивлением, схема детектирования, реагирующая на первый опорный сигнал, предназначена для детектирования логических состояний цифровых сигналов переменного уровня в соответствии с первым опорным сигналом, а также для преобразования определенных логических состояний в соответствующие логические сигналы заранее определенных выходных уровней.
2. Устройство по п. 1, отличающееся тем, что схема согласования и коммутации выходного опорного уровня приспособлена для ускорения коммутации источника сигнала и поддерживания выходного цифрового сигнала источника сигнала на уровне, не превышающем уровень, установленный первым опорным сигналом.
3. Устройство по п. 1 или 2, отличающееся тем, что схема согласования и коммутации выходного опорного уровня приспособлена для подачи сигнала коммутации для коммутации источника сигнала и для повышения уровня сигнала коммутации в течение исходного интервала коммутации до уровня, превышающего уровень, установленный первым опорным сигналом, скорость коммутации источника сигнала зависит от уровня сигнала коммутации, подаваемого на источник сигнала, так что сигнал коммутации с повышенным уровнем увеличивает скорость коммутации источника сигнала.
4. Устройство по п. 3, отличающееся тем, что после исходного этапа коммутации, уровень сигнала коммутации согласуется с первым опорным сигналом так, что уровень выходного цифрового сигнала источника сигнала не превышает уровень, установленного первым спорным сигналом.
5. Устройство по любому из предыдущих пунктов, отличающееся тем, что далее содержит схему переопределения выходного уровня, связанную со схемой согласования и коммутации опорного уровня, которая в ответ на цифровою сигнал управления переопределяет выбранный уровень выходного сигнала, установленный первым опорным сигналом согласования так, что для выходного сигнала устанавливался конкретный, заранее определенный максимальный уровень.
6. Устройство по любому из предыдущих пунктов отличается тем, что эталонная схема кроме этого подает третий опорный сигнал и эта схема далее содержит схему с фиксированным входным полным сопротивлением, связанную с линией передачи для приема цифровых сигналов переменного уровня по линии передачи, а также вторую схему детектирования, подключенную для приема цифровых сигналов переменного уровня по линии передачи, при этом вторая схема детектирования, реагирующая на первый и третий опорные сигналы предназначена для определения логических состояний цифровых сигналов переменного уровня в соответствии с первым и третьим опорными сигналами, а также для преобразования определенных логических состояний в соответствующие логические сигналы заранее определенных выходных уровней.
7. Устройство по любому из предыдущих пунктов, отличающееся тем, что схема с переменным полным сопротивлением далее содержит блокирующий коммутатор, реагирующий на один из сигналов управления для переключения схемы с переменным входным полным сопротивлением в режим блокировки, имеющем высокое входное полное сопротивление.
8. Схема для генерации цифровых сигналов в линии передачи в ответ на ввод цифровых данных и сигналов управления, содержащая эталонную схему подающую опорный сигнал, источник сигнала подключенный к линии передачи для генерирования цифрового сигнала переменного уровня, а также схему согласования и коммутации выходного опорного уровня реагирующую на ввод цифровых данных и опорный сигнал и связанную с источником сигнала для выбора уровня цифрового сигнала переменного уровня, а также для коммутации источника сигнала между первым и вторым выходным состоянием так, что источник сигнала генерирует цифровой сигнал в линию передачи, после чего следует ввод данных с выбранным уровнем выходного сигнала.
9. Схема для приема цифровых сигналов по линии передачи, содержащая эталонную схему подающую первый и второй опорный сигнал, схему с переменным входным полным сопротивлением, связанную с линией передачи и реагирующую на второй опорный сигнал для приема цифровых сигналов с переменными уровнями по линии передачи, а также схему детектирования, подключенную для приема цифровых сигналов переменного уровня от схемы с переменным входным полным сопротивлением, при этом схема детектирования, реагирующая на первый опорный сигнал, предназначена для детектирования логических состояний цифровых сигналов переменного уровня, в соответствии с первым опорным сигналом и для преобразования продетектированных логических состояний в соответствующие логические сигналы заранее определенных выходных уровней.
10. Способ для генерации и приема цифровых сигналов по линии передачи в ответ на ввод цифровых данных и сигналов управления, заключающийся в подаче первого и второго опорных сигналов; генерации цифрового сигнала переменного уровня посредством источника сигнала, связанного с линией передачи; выборе уровня цифрового сигнала переменного уровня для источника сигнала посредством схемы согласования и коммутации выходного опорного уровня, настраивая выходной уровень источника сигнала в ответ на первый опорный сигнал; коммутации источника сигнала между первым и вторым выходным состоянием посредством схемы согласования и коммутации выходного опорного уровня в ответ на ввод цифровых данных так, что источник сигнала передает цифровой сигнал по линии передачи, после чего следует ввод цифровых данных с выбранным уровнем выходного сигнала, приеме цифровых сигналов переменного уровня по линии передачи посредством схемы с переменным входным сопротивлением, настройке входного полного сопротивления схемы с переменным входным полным сопротивлением, реагирующею на второй опорный сигнал в соответствии с принятыми цифровыми сигналами, и детектировании логических состояний цифровых сигналов с переменным уровнем в соответствии с первым опорным сигналом, а также в преобразовании продетектированных логических состоянии в соответствующие логические сигналы заранее определенных выходных уровней схемой детектирования, принимающей цифровые сигналы переменного уровня от схемы с переменным входным полным сопротивлением и реагирующей на первый опорный сигнал.
11. Способ по п.10, отличающийся тем, что далее содержит шаг повышения уровня сигнала коммутации только в течение исходного интервала коммутации, на выходе схемы согласования и коммутации выходного опорного уровня до уровня, превышающего уровень, установленный первым опорным сигналом так, чтобы сигнал коммутации коммутировал источник сигнала между первым и вторым выходным состоянием с повышенной скоростью коммутации, поддерживая выходной цифровой сигнал источника сигнала на уровне, не превышающем уровень, установленный первым опорным сигналом.
12. Способ по п. 10 или 11, отличающийся тем, что далее содержит лаг переопределения, в ответ на цифровой сигнал управления, уровня выбранного выходного сигнала, установленного первым опорным сигналом настройки схемой переопределения выходного уровня, которая подключена к схеме согласования и коммутации опорного уровня так, чтобы выходной сигнал устанавливался на конкретный, заранее определенный переопределенный уровень вместо уровня, установленного первым опорным сигналом.
13. Способ по любому из пп. 10 - 12, отличающийся тем, что далее содержит шаги передачи третьего опорного сигнала, приема цифровых сигналов переменного уровня по линии передачи посредством схемы фиксированного входного полного сопротивления, определения логических состояний цифровых сигналов переменного уровня в соответствии с первым и третьим опорными сигналами, а преобразования определенных логических состояний в соответствующие логические сигналы заранее определенных выходных уровней второй схемой детектирования, подключенной для приема цифровых сигналов переменного уровня по линии передачи и реагирующей на первый и второй опорные сигналы.
14. Способ по любому из пп. 10 - 13, отличающийся тем, что далее содержит шаг увеличения входного полного сопротивления путем переключения схемы с переменным входным полным сопротивлением, в ответ на сигнал управления в режим блокировки.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/438,134 | 1995-05-08 | ||
US08/438,134 US5568064A (en) | 1995-01-23 | 1995-05-08 | Bidirectional transmission line driver/receiver |
PCT/GB1996/000405 WO1996036114A1 (en) | 1995-05-08 | 1996-02-23 | Bidirectional transmission line driver/receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
RU97120238A true RU97120238A (ru) | 1999-10-27 |
RU2142194C1 RU2142194C1 (ru) | 1999-11-27 |
Family
ID=23739376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU97120238A RU2142194C1 (ru) | 1995-05-08 | 1996-02-23 | Возбудитель/приемник двухнаправленной линии передачи |
Country Status (10)
Country | Link |
---|---|
US (1) | US5568064A (ru) |
EP (1) | EP0827643B1 (ru) |
JP (1) | JP3544428B2 (ru) |
KR (1) | KR100270186B1 (ru) |
CA (1) | CA2216367A1 (ru) |
DE (1) | DE69601425T2 (ru) |
PL (1) | PL180133B1 (ru) |
RU (1) | RU2142194C1 (ru) |
TW (1) | TW287339B (ru) |
WO (1) | WO1996036114A1 (ru) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923276A (en) * | 1996-12-19 | 1999-07-13 | International Business Machines Corporation | Current source based multilevel bus driver and converter |
US5949982A (en) * | 1997-06-09 | 1999-09-07 | International Business Machines Corporation | Data processing system and method for implementing a switch protocol in a communication system |
US6069850A (en) * | 1998-03-18 | 2000-05-30 | International Business Machines Corporation | Method and apparatus for driving a battery-backed up clock while a system is powered-down |
US6721379B1 (en) | 1998-09-25 | 2004-04-13 | International Business Machines Corporation | DAC/Driver waveform generator with phase lock rise time control |
US6249164B1 (en) | 1998-09-25 | 2001-06-19 | International Business Machines Corporation | Delay circuit arrangement for use in a DAC/driver waveform generator with phase lock rise time control |
US6522701B1 (en) | 1998-10-07 | 2003-02-18 | Conexant Systems, Inc. | Method and apparatus for extracting received digital data from a full-duplex point-to-point signaling channel using sampled-data techniques |
DE69924450T2 (de) * | 1998-11-06 | 2005-09-15 | Matsushita Electric Industrial Co., Ltd., Kadoma | Empfänger und Signalübertragungssystem |
US6760380B1 (en) | 1998-12-07 | 2004-07-06 | Lynk Labs, Inc. | Data transmission apparatus and method |
US6249147B1 (en) | 1999-03-09 | 2001-06-19 | Fujitsu, Ltd. | Method and apparatus for high speed on-chip signal propagation |
EP1047149A3 (en) * | 1999-04-21 | 2003-02-12 | Matsushita Electric Industrial Co., Ltd. | Signal transmitting/receiving apparatus |
US6404223B1 (en) | 2001-01-22 | 2002-06-11 | Mayo Foundation For Medical Education And Research | Self-terminating current mirror transceiver logic |
SE516879C2 (sv) * | 1999-11-23 | 2002-03-19 | Ericsson Telefon Ab L M | Signalnivåjusteringsanordning |
US6628721B1 (en) * | 1999-11-24 | 2003-09-30 | Agere Systems Inc. | Simplified differential signaling |
US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
US6348811B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Apparatus and methods for testing simultaneous bi-directional I/O circuits |
US6348826B1 (en) | 2000-06-28 | 2002-02-19 | Intel Corporation | Digital variable-delay circuit having voltage-mixing interpolator and methods of testing input/output buffers using same |
US6377103B1 (en) | 2000-06-28 | 2002-04-23 | Intel Corporation | Symmetric, voltage-controlled CMOS delay cell with closed-loop replica bias |
WO2002011377A2 (en) * | 2000-07-27 | 2002-02-07 | Lynk Labs, Inc. | Current mode transmission |
US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
US6771675B1 (en) | 2000-08-17 | 2004-08-03 | International Business Machines Corporation | Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
US7095788B1 (en) | 2000-08-17 | 2006-08-22 | International Business Machines Corporation | Circuit for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
EP1396126A2 (en) * | 2001-05-21 | 2004-03-10 | Acuid Corporation Limited | Method and apparatus for impedance matching in a transmission line |
US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
US20040124996A1 (en) * | 2001-07-27 | 2004-07-01 | James Andersen | Data transmission apparatus and method |
US6937111B2 (en) | 2001-11-21 | 2005-08-30 | Hynix Semiconductor Inc. | Device and system having self-terminated driver and active terminator for high speed interface |
KR100495660B1 (ko) * | 2002-07-05 | 2005-06-16 | 삼성전자주식회사 | 온-다이 종결 회로를 구비한 반도체 집적 회로 장치 |
US6690196B1 (en) | 2002-08-08 | 2004-02-10 | International Business Machines Corporation | Simultaneous bi-directional I/O system |
KR100933211B1 (ko) * | 2002-11-06 | 2009-12-22 | 삼성전자주식회사 | 기준전압 보정장치 및 보정방법 |
KR100585221B1 (ko) * | 2004-12-15 | 2006-06-01 | 삼성전자주식회사 | 멀티 레벨 전류 모드 신호 전송을 위한 수신장치 및송수신 장치 |
US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
JP4537487B2 (ja) | 2008-05-08 | 2010-09-01 | 株式会社日本自動車部品総合研究所 | 信号伝送回路 |
US9252833B2 (en) * | 2012-05-07 | 2016-02-02 | Broadcom Corporation | Power efficient driver architecture |
CN110047266B (zh) * | 2018-01-17 | 2021-01-22 | 京东方科技集团股份有限公司 | 信息表示方法、多进制计算电路及电子系统 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NZ198054A (en) * | 1981-08-17 | 1986-05-09 | New Zealand Dev Finance | Polernary logic:multilevel circuits |
IT1162836B (it) * | 1983-03-04 | 1987-04-01 | Cselt Centro Studi Lab Telecom | Ricestrasmettitore numerico per trasmissione bidirezionale simultanea di segnali logici su una linea unica |
US4638473A (en) * | 1984-12-28 | 1987-01-20 | Gte Laboratories Incorporated | Two wire bidirectional digital transmission system |
US4698800A (en) * | 1985-10-28 | 1987-10-06 | International Business Machines Corporation | Bi-directional transceiver circuit |
US4756006A (en) * | 1986-02-26 | 1988-07-05 | International Business Machines Corporation | Bus transceiver |
US4703198A (en) * | 1986-07-07 | 1987-10-27 | Ford Motor Company | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer |
US4713827A (en) * | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
US4859877A (en) * | 1988-01-04 | 1989-08-22 | Gte Laboratories Incorporated | Bidirectional digital signal transmission system |
IT1232421B (it) * | 1989-07-26 | 1992-02-17 | Cselt Centro Studi Lab Telecom | Sistema automatico per l adattamento dell impedenza d uscita di cir cuiti di pilotaggio veloci in tecnologia cmos |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5030855A (en) * | 1990-05-08 | 1991-07-09 | Integrated Device Technology, Inc. | Current logic transceiver |
US5134311A (en) * | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
US5260612A (en) * | 1990-12-14 | 1993-11-09 | Dallas Semiconductor Corp. | Bi-level dual mode transceiver |
FR2674083B1 (fr) * | 1991-03-14 | 1994-01-07 | Bull Sa | Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique. |
US5107230A (en) * | 1991-04-26 | 1992-04-21 | Hewlett-Packard Company | Switched drivers providing backmatch impedance for circuit test systems |
US5216667A (en) * | 1991-05-24 | 1993-06-01 | International Business Machines Corporation | Simultaneous bidirectional transceiver |
US5382841A (en) * | 1991-12-23 | 1995-01-17 | Motorola, Inc. | Switchable active bus termination circuit |
DE69405442T2 (de) * | 1993-03-18 | 1998-04-02 | Ncr Int Inc | Übertragungsempfängerschaltkreis für eine integrierte Schaltung |
US5466975A (en) * | 1993-08-13 | 1995-11-14 | The Whitaker Corporation | Switched termination for bus tap-off line |
-
1995
- 1995-05-08 US US08/438,134 patent/US5568064A/en not_active Expired - Fee Related
-
1996
- 1996-01-29 TW TW085101087A patent/TW287339B/zh active
- 1996-02-23 WO PCT/GB1996/000405 patent/WO1996036114A1/en active IP Right Grant
- 1996-02-23 CA CA002216367A patent/CA2216367A1/en not_active Abandoned
- 1996-02-23 KR KR1019970706840A patent/KR100270186B1/ko not_active IP Right Cessation
- 1996-02-23 EP EP96903133A patent/EP0827643B1/en not_active Expired - Lifetime
- 1996-02-23 PL PL96323192A patent/PL180133B1/pl not_active IP Right Cessation
- 1996-02-23 DE DE69601425T patent/DE69601425T2/de not_active Expired - Fee Related
- 1996-02-23 RU RU97120238A patent/RU2142194C1/ru active
- 1996-04-19 JP JP09786596A patent/JP3544428B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU97120238A (ru) | Возбудитель/приемник двухнаправленной линии передачи | |
TW287339B (en) | Bidirectional transmission line driver/receiver | |
KR950010677A (ko) | 프리셋 데이타를 선택 및 설정할 수 있는 원거리 제어기 | |
KR920003300A (ko) | 전자 기기 접속 장치 | |
GB2199467B (en) | Output power control circuit for a mobile radio apparatus | |
CA2029108A1 (en) | Threshold value control system in a receiver circuit | |
CA2207965A1 (en) | Radio loop-back test method having improved reliability and a system using the test method | |
TW346731B (en) | Image pickup device and image pickup method | |
KR970004807A (ko) | 다방식 텔레비전수상기 | |
CA2208513A1 (en) | Receiver with an antenna switch, in which sensitivity and quality of reception is improved | |
EP1309109A3 (en) | Apparatus and method for monitoring an optical transmission line | |
KR100531341B1 (ko) | 음량 자동 조절 방법 및 장치 | |
KR970704308A (ko) | 개선된 음을 갖는 전송 시스템 | |
CA2121002A1 (en) | Apparatus and Method for Determining a Point in Time for Detecting a Sampled Signal in a Receiver | |
KR920018560A (ko) | 스위칭상태 검출장치, 제어장치 및 전송장치 | |
KR100290868B1 (ko) | 초음파트랜스듀서의감도조절장치 | |
KR100451709B1 (ko) | 오에프디엠(ofdm)의자동이득조정장치 | |
JPH05153673A (ja) | リモートコントロール被制御装置 | |
SU1188897A1 (ru) | Система радиосв зи с адаптацией по частоте | |
JPS5732122A (en) | Receiver | |
JPS573470A (en) | Facsimile transmitter | |
JP2946899B2 (ja) | 送信出力制御方式 | |
KR950022792A (ko) | 피사체 자동 추적비디오 카메라의 제어장치 및 그의 방법 | |
KR970019724A (ko) | 전자기기의 리모컨에 의한 인체위치 감지제어방법 | |
JP2000013470A (ja) | データ通信装置インタフェース切替方式 |