RU97117474A - Устройство для измерения коэффициента ошибок в битах с помощью декодера витерби - Google Patents

Устройство для измерения коэффициента ошибок в битах с помощью декодера витерби

Info

Publication number
RU97117474A
RU97117474A RU97117474/09A RU97117474A RU97117474A RU 97117474 A RU97117474 A RU 97117474A RU 97117474/09 A RU97117474/09 A RU 97117474/09A RU 97117474 A RU97117474 A RU 97117474A RU 97117474 A RU97117474 A RU 97117474A
Authority
RU
Russia
Prior art keywords
unit
data
cyclic redundancy
bits
redundancy code
Prior art date
Application number
RU97117474/09A
Other languages
English (en)
Other versions
RU2141167C1 (ru
Inventor
Гонг Джун-джин
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960044014A external-priority patent/KR100213876B1/ko
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Publication of RU97117474A publication Critical patent/RU97117474A/ru
Application granted granted Critical
Publication of RU2141167C1 publication Critical patent/RU2141167C1/ru

Links

Claims (3)

1. Устройство для измерения коэффициента ошибок в битах с помощью декодера Витерби, отличающееся тем, что содержит блок декодирования Витерби для декодирования данных, демодулированных в состояние кодирования решетчатым кодом, с использованием способа декодирования максимальной вероятности, блок повторного решетчатого декодирования для выполнения решетчатого кодирования тем же способом, что и в блоке кодирования, при приеме данных от блока декодирования Витерби, и блок регенерации, который включен между блоком декодирования Витерби и блоком повторного решетчатого кодирования и предназначен для приема выходного сигнала блока декодирования Витерби, устранения декодированных данных циклических избыточных кодов и прибавления новых данных циклических избыточных кодов.
2. Устройство по п. 1, отличающееся тем, что содержит блок временной задержки для приема и задержки демодулированных данных для компенсации временной задержки, обусловленной прохождением данных через блок декодирования Витерби, блок регенерации циклических избыточных кодов и блок повторного решетчатого кодирования, блок сравнения для сравнения выходного сигнала блока повторного решетчатого кодирования с задержанными по времени данными, прошедшими через блок временной задержки, для получения данных с ошибками, которые содержат биты с ошибками и биты без ошибок, блок измерения, предназначенный для приема выходного сигнала блока сравнения данных и измерения коэффициента ошибок в битах.
3. Устройство по п. 1, отличающееся тем, что блок регенерации циклических избыточных кодов содержит блок выбора циклических избыточных кодов для определения числа битов, прибавленных к указанным данным, кодированных в упомянутом блоке кодирования, и способа генерации битов, и блок генерации циклических избыточных кодов для генерации настраиваемых циклических избыточных кодов в соответствии со способом генерации циклических избыточных кодов, определенным в блоке выбора циклических избыточных кодов, и прибавления указанных циклических избыточных кодов к информационным данным.
RU97117474A 1996-10-04 1997-10-03 Устройство для измерения коэффициента ошибок в битах с помощью декодера витерби RU2141167C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR44014/1996 1996-10-04
KR1019960044014A KR100213876B1 (ko) 1996-10-04 1996-10-04 비터비 복호기를 이용한 비트 오율 측정 장치

Publications (2)

Publication Number Publication Date
RU97117474A true RU97117474A (ru) 1999-07-20
RU2141167C1 RU2141167C1 (ru) 1999-11-10

Family

ID=19476270

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97117474A RU2141167C1 (ru) 1996-10-04 1997-10-03 Устройство для измерения коэффициента ошибок в битах с помощью декодера витерби

Country Status (6)

Country Link
US (1) US5987631A (ru)
JP (1) JP3059133B2 (ru)
KR (1) KR100213876B1 (ru)
CN (1) CN1103513C (ru)
GB (1) GB2318035B (ru)
RU (1) RU2141167C1 (ru)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19738362B4 (de) * 1997-09-02 2006-11-02 Siemens Ag Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern
JPH11340840A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 移動通信端末及び送信ビットレート判別方法
US6208699B1 (en) 1999-09-01 2001-03-27 Qualcomm Incorporated Method and apparatus for detecting zero rate frames in a communications system
JP3881157B2 (ja) * 2000-05-23 2007-02-14 株式会社エヌ・ティ・ティ・ドコモ 音声処理方法及び音声処理装置
US7260764B2 (en) 2002-11-26 2007-08-21 Qualcomm Incorporated Multi-channel transmission and reception with block coding in a communication system
GB2400002A (en) * 2003-03-27 2004-09-29 Tandberg Television Asa Decoding a concatenated convolutional and block encoded signal by marking known correct bits
US20040213225A1 (en) * 2003-04-28 2004-10-28 Texas Instruments Incorporated Re-use of channel estimation information in a wireless local area network
DE102004061830B4 (de) * 2004-12-22 2008-10-30 Newlogic Technologies Gmbh Verfahren zur Verbesserung der Leistungsfähigkeit eines Viterbi Decoders und ein Viterbi Decoder
FR2899325B1 (fr) * 2006-03-29 2009-06-05 Airbus France Sas Systeme de guidage d'un aeronef.
US9118351B2 (en) * 2012-02-15 2015-08-25 Infineon Technologies Ag System and method for signature-based redundancy comparison
US9577618B2 (en) * 2012-12-20 2017-02-21 Advanced Micro Devices, Inc. Reducing power needed to send signals over wires
KR101263706B1 (ko) 2012-12-28 2013-05-13 서울과학기술대학교 산학협력단 제로 클라이언트를 지원하는 가상 데스크탑 화면 전송 시스템
CN107567639B (zh) * 2015-07-09 2021-09-10 惠普发展公司，有限责任合伙企业 多维循环符号

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073940A (en) * 1989-11-24 1991-12-17 General Electric Company Method for protecting multi-pulse coders from fading and random pattern bit errors
WO1994000915A1 (en) * 1992-06-22 1994-01-06 Oki Electric Industry Co., Ltd. Bit error counter and its counting method, and signal identifying device and its identifying method
CA2131674A1 (en) * 1993-09-10 1995-03-11 Kalyan Ganesan High performance error control coding in channel encoders and decoders
GB2305083B (en) * 1995-09-07 2000-03-29 Motorola Ltd Method of bit error rate calculation and apparatus therefor
US5796757A (en) * 1995-09-15 1998-08-18 Nokia Mobile Phones Ltd. Methods and apparatus for performing rate determination with a variable rate viterbi decoder

Similar Documents

Publication Publication Date Title
Fingscheidt et al. Softbit speech decoding: A new approach to error concealment
RU97117474A (ru) Устройство для измерения коэффициента ошибок в битах с помощью декодера витерби
ES2298261T3 (es) Disimulacion de errores de transmision en una señal de audio.
US7380195B1 (en) Error correction using error detection codes
ATE270795T1 (de) Turbo produktkode decodierer
DK0970566T3 (da) Viterbidekodning af liste output med CRC yderkode for flerhastighedssignal
KR960705437A (ko) 코드 분할 다중 접속 시스템 어플리케이션용 다중속도 직렬 비터비 디코더(multirate serial viterbi decoder for code division multiple access system applications)
ATE158910T1 (de) Verfahren und einrichtung zur bestimmung der datenrate eines empfangenen signals
KR100276780B1 (ko) 신호 전송 시스템
DE3576060D1 (de) System zum uebertragen von worten, gesichert bei einer kombination eines blockcodes und eines rekurrenten kodes, uebertragungsgeraet zur verwendung in solchem system und empfaengergeraet zur verwendung in solchem system.
JP2004537911A5 (ru)
MX9504156A (es) Metodo y aparato de codificacion de señales digitales, medio de registro de señales digitales y metodo y aparato de descodificacion de señales digitales.
WO2008048723A2 (en) Method and system for improving decoding efficieny in wireless receivers
CN1103513C (zh) 利用维特比译码器测量比特差错率的装置
GB2428545A (en) Blind transport format detection with cyclic redundancy check and a variable threshold value
JP2001057031A (ja) 制御データ用レート（ｍ／ｎ）コード・エンコーダ、検出器およびデコーダ
CA2116069A1 (en) Method and Apparatus for Error-Control Coding in a Digital Data Communications System
Salami et al. Performance of error protected binary pulse excitation coders at 11.4 kb/s over mobile radio channels
NO924916L (no) Koderings- og dekoderingsanordning for feilkorreksjon
Sriram et al. Performance of adaptive prediction algorithms for trellis coded quantization of speech
KR100282070B1 (ko) 오류검출부호의길쌈부호화및복호화방법
Tzeng et al. Error protection for low rate speech transmission over a mobile satellite channel
JPH06311143A (ja) 誤り制御通信システム
Ong et al. Enhanced channel coding using source criteria in speech coders
Woodard et al. A dual-rate algebraic CELP-based speech transceiver