RU95115985A - METHOD AND DIAGRAM FOR THE CONTROL SYSTEM OF THE ONE-TIME AUTOMATIC FREQUENCY DIGITAL PROCESSING FOR NETWORK SYNCHRONIZATION - Google Patents

METHOD AND DIAGRAM FOR THE CONTROL SYSTEM OF THE ONE-TIME AUTOMATIC FREQUENCY DIGITAL PROCESSING FOR NETWORK SYNCHRONIZATION

Info

Publication number
RU95115985A
RU95115985A RU95115985/09A RU95115985A RU95115985A RU 95115985 A RU95115985 A RU 95115985A RU 95115985/09 A RU95115985/09 A RU 95115985/09A RU 95115985 A RU95115985 A RU 95115985A RU 95115985 A RU95115985 A RU 95115985A
Authority
RU
Russia
Prior art keywords
phase modulation
value
mode
index
clock signal
Prior art date
Application number
RU95115985/09A
Other languages
Russian (ru)
Other versions
RU2154895C2 (en
Inventor
Янг-Хи ПАРК
Original Assignee
ЛГ Инфомейшн энд Коммюникейшнс, Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940023408A external-priority patent/KR0177731B1/en
Application filed by ЛГ Инфомейшн энд Коммюникейшнс, Лтд. filed Critical ЛГ Инфомейшн энд Коммюникейшнс, Лтд.
Publication of RU95115985A publication Critical patent/RU95115985A/en
Application granted granted Critical
Publication of RU2154895C2 publication Critical patent/RU2154895C2/en

Links

Claims (9)

1. Способ управления системой фазовой автоподстройки частоты с цифровой обработкой, отличающийся тем, что включает в себя операции: установка значения, соответствующего первоначальной центральной частоте в генераторе, управляемом напряжением, на начальной стадии, и введение в режиме свободного хода, определение режима, которому надлежит находиться в нормальном состоянии, если не обнаружена ненормальность опорного тактового сигнала в режиме свободного хода, и преобразование режима свободного хода в быстрый режим, запоминание данных индекса фазовой модуляции для заранее заданного промежутка времени в первоначальном процессе и вычисление его среднего значения для установки среднего значения в качестве опорного индекса фазовой модуляции быстрого режима, вычисление и управление управляющим значением генератора, управляемого напряжением, для сведения упомянутых данных индекса фазовой модуляции в опорный индекс фазовой модуляции, и преобразователь быстрого режима в нормальный режим, когда быстрый режим становится стабильным, запоминание данных индекса фазовой модуляции для заранее заданного промежутка времени в первоначальном процессе, измерение среднего значения для установки среднего значения в качестве значения опорного индекса фазовой модуляции нормального режима, и вычисление и управление управляющим значением генератора, управляемого напряжением, которое сводится в значение опорного индекса фазовой модуляции.1. A method of controlling a phase-locked loop system with digital processing, characterized in that it includes the steps of: setting the value corresponding to the initial center frequency in the voltage-controlled oscillator at the initial stage, and introducing it in freewheeling mode, determining the mode to be be in a normal state, if the abnormality of the reference clock signal in the freewheeling mode is not detected, and the conversion of the freewheeling mode to fast mode, storing data in phase modulation index for a predetermined period of time in the initial process and calculating its average value for setting the average value as a reference index of the phase modulation of the fast mode, calculating and controlling the control value of the voltage-controlled generator for converting the mentioned phase modulation index data into the reference phase index modulation, and the fast mode converter to normal mode, when the fast mode becomes stable, storing phase module index data tion for a predetermined time in the initial process, measuring the average value to set the average value as the value of the reference index of the phase modulation of the normal mode, and computing and control value control oscillator controlled by voltage, which is reduced in value of the reference index of the phase modulation. 2. Способ по п.1, отличающийся тем, что дополнительно содержит операцию вычисления и управления управляющим значением генератора, управляемого напряжением, путем установки в качестве опорного индекса фазовой модуляции значения, полученного путем вычитания среднего значения имеющих данных индекса фазовой модуляции, вычисленного из управляющего значения ГУН в нормальном режиме, из среднего значения данных индекса фазовой модуляции для заранее заданного периода времени после преобразования из нормального режима в быстрый режим в случае, когда упомянутый опорный тактовый сигнал находится в ненормальном состоянии. 2. The method according to claim 1, characterized in that it further comprises the step of calculating and controlling the control value of the voltage-controlled generator by setting as a reference phase modulation index a value obtained by subtracting the average value of the data from the phase modulation index calculated from the control value VCO in normal mode, from the average value of the phase modulation index data for a predetermined period of time after converting from normal mode to fast mode in case when said reference clock signal is abnormal. 3. Способ по п.1, отличающийся тем, что дополнительно содержит операции: преобразование быстрого режима или нормального режима в задержанный режим без изменения заранее заданного значения опорного индекса фазовой модуляции в случае ненормальной работы, вычисление и управление управляющим значением генератора, управляемого напряжением, путем установки в качестве опорного индекса фазовой модуляции значения, полученного путем вычитания среднего значения имеющихся данных индекса фазовой модуляции, вычисленного из управляющего значения ГУН в задержанном режиме, из среднего значения данных индекса фазовой модуляции для заранее заданного периода времени после преобразования из задержанного режима в быстрый режим в случае, когда упомянутый опорный тактовый сигнал нормально отслеживается в задержанном режиме. 3. The method according to claim 1, characterized in that it further comprises the steps of: converting the fast mode or normal mode to the delayed mode without changing a predetermined reference value of the phase modulation reference index in case of abnormal operation, calculating and controlling the control value of the voltage-controlled generator by setting as a reference phase modulation index a value obtained by subtracting the average value of the available phase modulation index data calculated from the control value VH delayed mode from the average value of the phase modulation index data for a predetermined period of time after conversion of the delayed mode in the fast mode in the case where said reference clock signal is monitored properly delayed mode. 4. Способ по п.1, отличающийся тем, что дополнительно содержит операции: квантование среднего значения и прибавление значения сдвига к квантованному среднему значению. 4. The method according to claim 1, characterized in that it further comprises the steps of: quantizing the average value and adding the shift value to the quantized average value. 5. Схема для управления системой с фазовой автоподстройкой частоты с цифровой обработкой для сетевой синхронизации, отличающаяся тем, что содержит два интерфейса Е1 для приема двух опорных синхросигналов из цифрового тактового сигнала, подаваемого в устройство, и выдачи двух опорных синхросигналов, схему выбора и деления тактового сигнала для деления двух опорных тактовых сигналов интерфейса Е1 и наблюдения потери выбранного опорного тактового сигнала, средства обнаружения и запоминания ошибки фазы для вычисления значения данных индекса фазовой модуляции между тактовым сигналом сравнения, поделенным из системного тактового сигнала, и тактового сигнала, выбранного в схеме выбора и деления опорного тактового сигнала, с помощью системного тактового сигнала с наибольшей частотой среди системных тактовых сигналов, для запоминания его в качестве данных индекса фазовой модуляции, управляющее средство для выборки управляющего значения (DACW) для синхронизации системного тактового сигнала выбранным тактовым сигналом синхронизации путем обработки считанных данных индекса фазовой модуляции в схеме обнаружения и запоминания индекса фазовой модуляции в соответствии с управляющим алгоритмом, генерирующую схему, управляемую напряжением, на которую подается значение DACW для преобразования его в аналоговый сигнал, подачи аналогового сигнала на генератор, управляемый напряжением, и выработки синхронизированного опорного тактового сигнала и делитель для деления по частоте системного тактового сигнала и выработки множества поделенных системных тактовых сигналов, кадрового импульса и многокадрового импульса. 5. A circuit for controlling a system with phase-locked loop with digital processing for network synchronization, characterized in that it contains two E1 interfaces for receiving two reference clock signals from a digital clock signal supplied to the device and issuing two reference clock signals, a clock selection and division circuit a signal for dividing two reference clock signals of the E1 interface and observing the loss of the selected reference clock signal, means for detecting and storing a phase error for calculating the value of the index data sa phase modulation between the reference clock signal divided from the system clock signal and the clock signal selected in the selection and division of the reference clock signal using the system clock with the highest frequency among the system clocks, to store it as phase modulation index data , control means for selecting a control value (DACW) for synchronizing a system clock with a selected clock clock by processing the read index data f basic modulation in the detection and storage circuit of the phase modulation index in accordance with the control algorithm, generating a voltage-controlled circuit to which a DACW value is applied to convert it to an analog signal, supplying an analog signal to a voltage-controlled oscillator, and generating a synchronized reference clock signal and a divider for dividing the frequency of the system clock and generating a plurality of divided system clocks, a frame pulse and a multi-frame pulse. 6. Устройство по п.5, отличающееся тем, что в нем упомянутое средство обнаружения и запоминания индекса фазовой модуляции вычисляет значение, полученное путем подсчета интервалов от нарастающего фронта поделенного опорного тактового сигнала до нарастающего фронта поделенного системного тактового сигнала. 6. The device according to claim 5, characterized in that the said means for detecting and storing the phase modulation index calculates the value obtained by counting the intervals from the rising edge of the divided reference clock signal to the rising edge of the divided system clock signal. 7. Устройство по п.5, отличающееся тем, что в нем упомянутое управляющее средство вводит в быстрый режим в случае, когда опорный тактовый сигнал нормален в режиме свободного хода, определенном на начальной стадии, запоминает данные индекса фазовой модуляции для заранее заданного периода времени в первоначальном процессе, измеряет среднее значение индекса фазовой модуляции, устанавливает это среднее значение в качестве опорного индекса фазовой модуляции быстрого режима для вычисления контрольного значения ГУН и запоминает обнаруженные данные индекса фазовой модуляции для заранее заданного периода времени после того, как быстрый режим преобразован в нормальный режим, когда быстрый режим стабилен, находит его среднее значение, а затем устанавливает это среднее значение в качестве опорного индекса фазовой модуляции нормального режима для вычисления управляющего значения ГУН. 7. The device according to claim 5, characterized in that said control means enters into the fast mode in the case when the reference clock signal is normal in the freewheeling mode determined at the initial stage, stores phase modulation index data for a predetermined time period in the initial process, measures the average value of the phase modulation index, sets this average value as the reference index of the phase modulation of the fast mode for calculating the control value of the VCO and stores the detected TED phase modulation index for a predetermined time period after the fast mode is converted into the normal mode, when the fast mode is stable, is its mean value, and then sets the average value in the normal operation of the phase modulation as the reference index for calculating a control value of the VCO. 8. Устройство по п.7, отличающееся тем, что в нем упомянутое управляющее средство преобразует быстрый режим или нормальный режим в задержанный режим без вариаций найденного значения опорного индекса фазовой модуляции в случае ненормальной работы, преобразует задержанный режим в быстрый режим, если опорный тактовый сигнал отслеживается нормальным в задержанном режиме, и вычисляет управляющее значение генератора, управляемого напряжением, путем установки в качестве опорного индекса фазовой модуляции значения, полученного путем вычитания среднего значения имеющихся данных опорного индекса фазовой модуляции, вычисленных из управляющего значения ГУН в задержанном режиме, из среднего значения данных индекса фазовой модуляции для заранее заданного периода времени. 8. The device according to claim 7, characterized in that said control means converts the fast mode or normal mode to delayed mode without variations of the found value of the phase modulation reference index in case of abnormal operation, converts the delayed mode to fast mode if the reference clock signal monitored by normal in delayed mode, and calculates the control value of the voltage-controlled generator by setting the value obtained by subtracting the phase modulation reference index I am the average of the available data of the reference phase modulation index calculated from the control value of the VCO in the delayed mode, from the average value of the data of the phase modulation index for a predetermined period of time. 9. Устройство по п.7, отличающееся тем, что в нем упомянутое средство вычисляет управляющее значение генератора, управляемого напряжением, путем установки в качестве опорного индекса фазовой модуляции значения, полученного путем вычитания среднего значения имеющихся данных опорного индекса фазовой модуляции, вычисленных из управляющего значения ГУН в нормальном режиме, из среднего значения данных индекса фазовой модуляции для заранее заданного периода времени после преобразования из нормального режима в быстрый режим в случае, когда упомянутый опорный тактовый сигнал находится в ненормальном состоянии. 9. The device according to claim 7, characterized in that said means calculates the control value of the voltage-controlled generator by setting as a reference phase modulation index a value obtained by subtracting the average of the available data of the phase modulation reference index calculated from the control value VCO in normal mode, from the average value of the phase modulation index data for a predetermined period of time after converting from normal mode to fast mode in the case when the referenced reference clock signal is abnormal.
RU95115985/09A 1994-09-15 1995-09-14 Method and control circuit for digital-processing phase-locked loop for network synchronization RU2154895C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940023408A KR0177731B1 (en) 1994-09-15 1994-09-15 Method for controlling digital phase synchronization loop for network sync.
KR95-23408 1994-09-15

Publications (2)

Publication Number Publication Date
RU95115985A true RU95115985A (en) 1997-11-10
RU2154895C2 RU2154895C2 (en) 2000-08-20

Family

ID=19392885

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95115985/09A RU2154895C2 (en) 1994-09-15 1995-09-14 Method and control circuit for digital-processing phase-locked loop for network synchronization

Country Status (4)

Country Link
US (1) US5673004A (en)
KR (1) KR0177731B1 (en)
CN (1) CN1080050C (en)
RU (1) RU2154895C2 (en)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2859179B2 (en) * 1995-09-26 1999-02-17 宮城日本電気株式会社 System clock supply method in the device
JPH1022821A (en) * 1996-06-28 1998-01-23 Nec Corp System changeover method by phase matching
US5982835A (en) * 1997-02-04 1999-11-09 Samsung Electronics Co., Ltd. Digital processing phase lock loop for synchronous digital micro-wave apparatus
US6211739B1 (en) * 1997-06-03 2001-04-03 Cypress Semiconductor Corp. Microprocessor controlled frequency lock loop for use with an external periodic signal
GB9720811D0 (en) * 1997-09-30 1997-12-03 Sgs Thomson Microelectronics Dual port buffer
CA2217840C (en) * 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
KR200314154Y1 (en) * 1997-12-29 2003-08-14 엘지정보통신주식회사 Apparatus For Compensing Frequency And Phase Simultaneously In DPPLL
KR19990056135A (en) * 1997-12-29 1999-07-15 윤종용 Holdover Control Circuit in Digital Phase Synchronizer
JP2912367B1 (en) * 1998-07-06 1999-06-28 埼玉日本電気株式会社 Computer readable medium recording a PLL circuit and a PLL program
US6895525B1 (en) * 1999-08-20 2005-05-17 International Business Machines Corporation Method and system for detecting phase-locked loop (PLL) clock synthesis faults
US6194939B1 (en) * 1999-09-21 2001-02-27 Alcatel Time-walking prevention in a digital switching implementation for clock selection
DE19954696A1 (en) * 1999-11-13 2001-05-17 Philips Corp Intellectual Pty Telecommunication device with a clock generation unit
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
JP4228518B2 (en) * 2000-06-09 2009-02-25 パナソニック株式会社 Digital PLL device
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
DE10357477B4 (en) * 2003-12-09 2008-11-06 Nokia Siemens Networks Gmbh & Co.Kg Circuit arrangement and method for clock synchronization
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US8035401B2 (en) * 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
CN101807965B (en) * 2009-02-13 2013-03-06 电信科学技术研究院 Device and method for synchronizing clock in communication system
ES2619520T5 (en) 2009-11-20 2020-09-28 Actega Ds Gmbh Polymeric compound for sealing gaskets for products with fat content to be packaged
CN102098037B (en) * 2009-12-15 2012-09-05 旺宏电子股份有限公司 Clock circuit of integrated circuit
KR101004766B1 (en) * 2010-05-31 2011-01-03 주식회사 아나패스 Pll and timing controller including lc vco
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9214945B2 (en) * 2012-02-27 2015-12-15 Realtek Semiconductor Corp. Digital phase lock loop and method thereof
CN104076263B (en) * 2013-03-28 2017-03-15 致茂电子(苏州)有限公司 The measuring time value module of semiconductor ATE and method
US20140321586A1 (en) * 2013-04-29 2014-10-30 Greina Technologies, Inc. System for high-clock synchronization and stability
EP2903163B1 (en) * 2014-02-04 2019-08-21 Hittite Microwave LLC Apparatus and methods for fast charge pump holdover on signal interruption
US9912693B1 (en) * 2015-04-06 2018-03-06 Sprint Communications Company L.P. Identification of malicious precise time protocol (PTP) nodes
US9954516B1 (en) * 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10496041B2 (en) 2018-05-04 2019-12-03 Texas Instruments Incorporated Time-to-digital converter circuit
CN112952824B (en) * 2021-03-31 2022-06-14 南方电网科学研究院有限责任公司 High-voltage direct-current commutation failure control method and device for rapid detection of alternating-current faults

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305045A (en) * 1979-11-14 1981-12-08 Bell Telephone Laboratories, Incorporated Phase locked loop clock synchronizing circuit with programmable controller
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
US4498059A (en) * 1983-06-23 1985-02-05 Gte Automatic Electric Incorporated Circuit to minimize local clock frequency disturbances when phase locking to a reference clock circuit
US4600896A (en) * 1984-09-25 1986-07-15 Gte Communication Systems Corporation Circuit for limiting jitter transients during switching of phase control signals to an oscillator
SU1338071A1 (en) * 1985-12-27 1987-09-15 Предприятие П/Я В-2431 Phase automatic frequency control device
US4752748A (en) * 1987-04-16 1988-06-21 Amdahl Corporation Intelligent phase-locked loop
US4914404A (en) * 1988-08-02 1990-04-03 Siemens Aktiengesellschaft Method for synchronization of a signal frequency to interference-prone reference signal frequencies
US5136617A (en) * 1990-12-03 1992-08-04 At&T Bell Laboratories Switching technique for attaining synchronization

Similar Documents

Publication Publication Date Title
RU95115985A (en) METHOD AND DIAGRAM FOR THE CONTROL SYSTEM OF THE ONE-TIME AUTOMATIC FREQUENCY DIGITAL PROCESSING FOR NETWORK SYNCHRONIZATION
RU2154895C2 (en) Method and control circuit for digital-processing phase-locked loop for network synchronization
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
RU2006105009A (en) SYSTEM FOR SYNCHRONOUS SELECTION AND FORMING OF PULSES OF TRUE TIME USING A CODED TIME SIGNAL
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
US5486792A (en) Method and apparatus for calculating a divider in a digital phase lock loop
KR19980019638A (en) Data separation circuit
JP2000230947A (en) Method for detecting frequency in digital phase control loop
GB2112236A (en) Digital device for clock signal synchronization
JPH09512415A (en) Device for obtaining clock signal from synchronization signal and video recorder provided with this device
KR0144125B1 (en) An apparatus of digital phase locked loop and its control method in network synchronising
JP2531269B2 (en) Sync detection method
JP2000040958A (en) Reference frequency/timing generating device
US20120200326A1 (en) Method and Apparatus for Reducing Signal Edge Jitter in an Output Signal from a Numerically Controlled Oscillator
JP2808967B2 (en) Clock holdover circuit
JPS6098727A (en) Out of synchronism detecting circuit
SU777639A1 (en) Time and frequency standard
JP3246459B2 (en) Clock synchronization method and clock synchronization circuit
JPS62254619A (en) Method of synchronizing sampled signal
JP2600668B2 (en) Clock regeneration circuit
JP3144735B2 (en) Synchronous signal generator
KR900002636B1 (en) A apparatus for synchronizing transmission clock signal
JP2921461B2 (en) Phase synchronous clock signal generator
SU789893A1 (en) Digital phase meter
JPH06311075A (en) Automatic frequency controller in tdma satellite communication system