RU74749U1 - Устройство выборки и хранения - Google Patents

Устройство выборки и хранения Download PDF

Info

Publication number
RU74749U1
RU74749U1 RU2007149284/22U RU2007149284U RU74749U1 RU 74749 U1 RU74749 U1 RU 74749U1 RU 2007149284/22 U RU2007149284/22 U RU 2007149284/22U RU 2007149284 U RU2007149284 U RU 2007149284U RU 74749 U1 RU74749 U1 RU 74749U1
Authority
RU
Russia
Prior art keywords
output
input
sampling
comparison circuit
inputs
Prior art date
Application number
RU2007149284/22U
Other languages
English (en)
Inventor
Мария Сергеевна Бондарь (RU)
Мария Сергеевна Бондарь
Владимир Яковлевич Хорольский (RU)
Владимир Яковлевич Хорольский
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" (СВИСРВ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" (СВИСРВ) filed Critical Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" (СВИСРВ)
Priority to RU2007149284/22U priority Critical patent/RU74749U1/ru
Application granted granted Critical
Publication of RU74749U1 publication Critical patent/RU74749U1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

Устройство выборки и хранения, содержащее аналоговый ключ, к выходу которого подключены входы конденсатора хранения и повторителя на операционном усилителе, отличающееся тем, что в устройство введены дифференциальный усилитель напряжения, триггер, схема сравнения, формирователь укороченного импульса, элемент задержки, элемент И, причем схема сравнения содержит два компаратора и элемент И, входы которого являются выходами компараторов, а выход служит выходом схемы сравнения; разноименные входы компараторов соединены между собой и со входами схемы сравнения; информационный вход устройства выборки и хранения одновременно является неинвертирующим входом дифференциального усилителя напряжения и вторым входом схемы сравнения, первый вход которой соединен одновременно с инвертирующим входом дифференциального усилителя напряжения и выходом повторителя на операционном усилителе, выход которого служит выходом устройства выборки и хранения; выход схемы сравнения подключен к R-входу триггера, S-вход которого через формирователь укороченного импульса одновременно соединен с входом управления устройства выборки и хранения и входом элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера; выход элемента И подключен к входу управления аналогового ключа, вход которого соединен с выходом дифференциального усилителя напряжения.

Description

Полезная модель относится к автоматике и измерительной технике и может быть использована в аналого-цифровых системах обработки сигналов.
Уровень техники
Известно устройство выборки и хранения, содержащее буферный усилитель, аналоговый ключ, интегратор на операционном усилителе, причем выход буферного усилителя, через аналоговый ключ, подключен ко входу интегратора на операционном усилителе, выход которого является выходом устройства выборки и хранения, а вход буферного усилителя - выходом устройства выборки и хранения. (Ратхор Т.С.Цифровые измерения. АЦП/ЦАП. - М.: Техносфера 2006.-392 с; рис.6.57.а, стр.277).
На этапе выборки, результат выборки описывается выражением:
где К - коэффициент усиления буферного усилителя.
Uс.оз - остаточное напряжение заряда накопительного конденсатора в период выборки, соответствует (без учета спада выходного напряжения) Uвых(t) предыдущей выборки;
τ - постоянная времени цепи перезаряда интегратора.
Недостатком указанного устройства является несоответствие уровней входного и выходного напряжений.
Наиболее близким по технической сущности, является устройство, содержащее аналоговый ключ, два буферных усилителя (выполненных на базе операционных усилителей), накопительный конденсатор, причем в режиме выборки аналоговый ключ замкнут, обеспечивая тем самым заряд накопительного конденсатора до уровня входного сигнала; в режиме
хранения аналоговый ключ разомкнут, запоминающий конденсатор изолируется им от источника сигнала, а от нагрузки - вторым буферным повторителем (В.А.Никамин. Аналого-цифровые и цифро-аналоговые преобразователи. Справочник.- СПб.: КОРОНА принт; М.: «Альтекс-А», 2003.-224 с, ил.; рис.4.3.б, стр 143-145).
На этапе выборки, результат выборки описывается выражением:
где τ - постоянная времени цепи перезаряда накопительного конденсатора.
Недостатком указанного способа является низкая точность запоминания величины напряжения входного сигнала и большое значение величины времени выборки Δtвыборки.
Раскрытие полезной модели
Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к повышению точности установления выходного напряжения, сокращению времени выборки Δtвыборки при одновременном увеличении времени хранения Δtхранения.
Технический результат достигается тем, что в устройство выборки и хранения, содержащее аналоговый ключ, к выходу которого подключены входы конденсатора хранения и повторителя на операционном усилителе, введены дифференциальный усилитель напряжения, триггер, схема сравнения, формирователь укороченного импульса, элемент задержки, элемент И, причем информационный вход устройства выборки и хранения одновременно является неинвертирующим входом дифференциального усилителя напряжения и вторым входом схемы сравнения, первый вход которой соединен одновременно с инвертирующим входом дифференциального усилителя напряжения и выходом повторителя на операционном усилителе, выход которого служит выходом устройства выборки и хранения; выход схемы сравнения подключен к R-входу триггера, S-вход которого через формирователь укороченного импульса одновременно
соединен с входом управления устройства выборки и хранения и входом элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера; выход элемента И подключен к входу управления аналогового ключа, вход которого соединен с выходом дифференциального усилителя напряжения.
Схема сравнения содержит два компаратора и элемент И, входы которого являются выходами компараторов, а выход служит выходом схемы сравнения; разноименные входы компараторов соединены между собой и со входами схемы сравнения.
Краткое описание чертежей
На фиг.1 приведена структурная схема устройства выборки и хранения.
На фиг.2 приведена структурная схема схемы сравнения.
На фиг.3 приведены временные диаграммы, поясняющие работу устройства.
На фиг.4 приведен график функции nτ=ƒ(nu) прототипа.
На фиг.5 приведен график функции nτ=ƒ(nu) по предлагаемому устройству.
Осуществление полезной модели
Устройство выборки и хранения содержит дифференциальный усилитель напряжения 1, схему сравнения 2, повторитель на операционном усилителе 3, триггер 4, формирователь укороченного импульса 5, элемент задержки 6, элемент И 7, аналоговый ключ 8, конденсатор хранения 9, причем информационный вход устройства выборки и хранения одновременно является неинвертирующим входом дифференциального усилителя напряжения 1 и вторым входом схемы сравнения 2, первый вход которой соединен одновременно с инвертирующим входом дифференциального усилителя напряжения 1 и выходом повторителя на операционном усилителе 3, выход которого служит выходом устройства
выборки и хранения; выход схемы сравнения подключен к R-входу триггера 4, S-вход которого через формирователь укороченного импульса 5 одновременно соединен с входом управления устройства выборки и хранения и входом элемента задержки 6, выход которого соединен с первым входом элемента И 7, второй вход которого соединен с прямым выходом триггера 4; выход элемента И 7 подключен к входу управления аналогового ключа 8, вход которого соединен с выходом дифференциального усилителя напряжения 1, а выход одновременно подключен к входам конденсатора хранения 9 и повторителя на операционном усилителе 3.
Структурная схема устройства выборки и хранения приведена на фиг.1.
Схема сравнения 2 содержит компараторы 10, 11 и элемент И 12, входы которого являются выходами компараторов 10, 11, а выход служит выходом схемы сравнения 2; разноименные входы компараторов 10, 11 соединены между собой и со входами схемы сравнения 2.
Структурная схема схемы сравнения 2 приведена на фиг.2.
Схема сравнения 2 работает следующим образом.
Компараторы 10 и 11, входящие в состав схемы сравнения 2, включены параллельно, при этом их входы соединены встречно, в силу чего, выходные сигналы будут противофазны (фиг.3. и, к). В момент равенства сигналов на входе схемы сравнения 2 (фиг.3. ж, и) будут иметь место ненулевые уровни напряжения на входах элемента И 12, а значит единичный уровень на выходе схемы сравнения 2 (фиг.3.к) (это легко осуществимо в силу равенства нулевых уровней компараторов 10, 11 и элемента И 12 и некоторого превышения единичного уровня компараторов 10, 11 над единичным уровнем элемента И 12).
Работа устройства поясняется временными диаграммами, приведенными на фиг.3.
Устройство выборки и хранения работает следующим образом.
Сигнал Uвх (фиг.3.е) поступает на неинвертирующий вход дифференциального усилителя 1. Так как инвертирующий вход
дифференциального усилителя 1 соединен с выходом повторителя на операционном усилителе 3, на него поступает сигнал Uвых.повт (фиг.3.ж). Коэффициент передачи дифференциального усилителя 1 напряжения К≫1. В силу этого, имеет место соотношение:
Фактически, на выходе дифференциального усилителя 1 формируется скачек напряжения, стремящейся к уровню напряжения питания ±Еп дифференциального усилителя 1 (фиг.3.ж).
Импульс запуска, поступающий на вход управления устройства выборки и хранения в момент времени t0 (фиг.3.а) подвергается:
- укорочению (формируется импульс длительностью Δty=t1-t0), посредством формирователя укороченного импульса 5;
- сдвигу (импульс задерживается на время Δtc=t1-t0), посредством элемента задержки 6.
Причем Δtc>Δty.
Укороченный импульс Δty переводит триггер 4 в единичное состояние (фиг.3.в).
С момента времени t2 на выходе элемента И 7 формируется высокий потенциал - начинается период выборки. Аналоговый ключ 8 переводится в замкнутое состояние, обеспечивая тем самым перезаряд конденсатора хранения 9 согласно выражению (4):
где Uc - напряжение на конденсаторе хранения 9 в период выборки;
Uc.оз ~ остаточное напряжение заряда конденсатора хранения 9 в период выборки, соответствует (без учета спада выходного напряжения) Uc предыдущей выборки;
Uвых.ус - напряжение на выходе дифференциального усилителя 1;
τ - постоянная времени цепи перезаряда конденсатора хранения 9. Так как конденсатор хранения 9 подключен ко входу повторителя на
операционном усилителе 3, то на выходе последнего будет напряжение, соответствующее значению напряжения Uc. Момент равенства напряжений Uс и Uвx отслеживается схемой сравнения 2 (фиг.3.и, к, л). Импульс, сформированный на выходе схемы сравнения 2 (фиг.3.л) в момент времени t3 переключает триггер 4 в нулевое состояние (фиг.3.в), размыкая тем самым, (посредством элемента И 7) аналоговый ключ 8 (фиг.3.д). В момент времени t3 завершается период выборки. Устройство выборки и хранения переходит в режим хранения. Повторно цикл работы устройства возобновляется в момент времени t6(t0) поступления импульса запуска на управляющий вход устройства.
В силу использования в предлагаемом устройстве, в отличие от прототипа, дифференциального усилителя напряжения 1, выражение (4) можно представить в виде:
А так как коэффициент передачи дифференциального усилителя 1 К≫1, то выражение (5), в пределе, примет вид:
,
где Е - напряжение питания дифференциального усилителя 1.
Причем, знак «+» или «-» определяется соотношением входного Uвх и выходного Uвых.повт=Uc: напряжений (посредством дифференциального усилителя 1) в момент времени t2.
То есть напряжение, подаваемое на конденсатор хранения в предлагаемом устройстве, будет значительно больше (в пределе в К раз) напряжения, подаваемого на конденсатор хранения в случае прототипа.
В целях проведения сравнительной оценки прототипа и предлагаемого устройства, выполним ряд преобразований. При этом будем опираться на параметры:
- nτ - относительное время (выражает текущее время t в долях τ)
nτ=t/τ(8)
- nu - коэффициент пропорциональности между входным Uвх и остаточным напряжением заряда накопительного конденсатора Uс.оз
nu=Uс.оз/Uвх(9)
1) В случае прототипа, опираясь на (2):
С учетом (9), выражение (10) примет вид:
где, [%] - относительная погрешность представления входного сигнала на выходе устройства (относительная погрешность заряда накопительного конденсатора).
График функции nτ=ƒ(nu), для типового значения относительной погрешности δ=0,1%, в диапазоне 0<nu<2 (0<|Uс.оз|<2·|Uвх|), приведен на фиг.4.
2) В случае предлагаемого устройства, с учетом (8) и (9):
причем:
Графики функции nτ.=ƒ(nu), (12.а-г), для типового значения относительной погрешности δ=0,1%, в диапазоне (0<|Uс.оз|<2·|Uвx=±5 В|), при напряжении питания ИМС УВХ E=±15 В, имеют одинаковый вид и приведены на фиг.5.
Как следует из анализа фиг.4 и фиг.5, предлагаемое устройство выборки и хранения характеризуется лучшими показателями по параметру время выборки (nτ.прндлагаемый=0,405; nτ.прототипа=6,908).
И так, предлагаемое устройство характеризуется тем, что:
1) время установления равенства Uс=Uвх (период выборки) будет в
раз меньше, чем в случае прототипа;
2) точность установления выходного напряжения будет несколько выше чем в прототипе, так как в отличие от прототипа, в предлагаемом устройстве напряжение смещения повторителя на операционном усилителе 3 не оказывает влияния на точность установления выходного напряжения (точность установления выходного напряжения определяется прежде всего точностью схемы сравнения, которая весьма высока в силу использования высокоскоростных компараторов, входы которых соединены встречно, а при встречном включении параллельно соединенных компараторов смещения, возникающие в каждом из них, будут взаимокомпенсироваться);
3) период хранения в предлагаемом устройстве может быть значительно больше чем в прототипе, так как в силу возможности значительного увеличения входного напряжения (в пределе в К раз), при сохранении периода выборки того же порядка, что и в прототипе, имеется возможность
увеличения емкости конденсатора хранения (т.е. постоянной времени разряда).
То есть, в предлагаемом устройстве имеет место повышение точности установления выходного напряжения, сокращение времени выборки Δtвыборки при одновременном увеличении времени хранения Δtхранения.

Claims (1)

  1. Устройство выборки и хранения, содержащее аналоговый ключ, к выходу которого подключены входы конденсатора хранения и повторителя на операционном усилителе, отличающееся тем, что в устройство введены дифференциальный усилитель напряжения, триггер, схема сравнения, формирователь укороченного импульса, элемент задержки, элемент И, причем схема сравнения содержит два компаратора и элемент И, входы которого являются выходами компараторов, а выход служит выходом схемы сравнения; разноименные входы компараторов соединены между собой и со входами схемы сравнения; информационный вход устройства выборки и хранения одновременно является неинвертирующим входом дифференциального усилителя напряжения и вторым входом схемы сравнения, первый вход которой соединен одновременно с инвертирующим входом дифференциального усилителя напряжения и выходом повторителя на операционном усилителе, выход которого служит выходом устройства выборки и хранения; выход схемы сравнения подключен к R-входу триггера, S-вход которого через формирователь укороченного импульса одновременно соединен с входом управления устройства выборки и хранения и входом элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого соединен с прямым выходом триггера; выход элемента И подключен к входу управления аналогового ключа, вход которого соединен с выходом дифференциального усилителя напряжения.
    Figure 00000001
RU2007149284/22U 2007-12-29 2007-12-29 Устройство выборки и хранения RU74749U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007149284/22U RU74749U1 (ru) 2007-12-29 2007-12-29 Устройство выборки и хранения

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007149284/22U RU74749U1 (ru) 2007-12-29 2007-12-29 Устройство выборки и хранения

Publications (1)

Publication Number Publication Date
RU74749U1 true RU74749U1 (ru) 2008-07-10

Family

ID=48232533

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007149284/22U RU74749U1 (ru) 2007-12-29 2007-12-29 Устройство выборки и хранения

Country Status (1)

Country Link
RU (1) RU74749U1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2595487C1 (ru) * 2015-03-20 2016-08-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" (ФГБОУ ВО Ставропольский ГАУ) Устройство выборки и хранения

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2595487C1 (ru) * 2015-03-20 2016-08-27 федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" (ФГБОУ ВО Ставропольский ГАУ) Устройство выборки и хранения

Similar Documents

Publication Publication Date Title
US6433712B1 (en) Offset error compensation of input signals in analog-to-digital converter
KR101280626B1 (ko) 평균 차동 입력 전류가 감소된 아날로그 신호 샘플링시스템 및 방법
Shin et al. A delta–sigma interface circuit for capacitive sensors with an automatically calibrated zero point
US8004435B2 (en) Discrete-time circuit
JP6195543B2 (ja) 半導体装置
KR102553580B1 (ko) 노이즈-성형 연속 근사 adc 오버샘플링
EP3402079B1 (en) Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion
US11401160B2 (en) MEMS sensor detection device and MEMS sensor system
JP2011147117A (ja) Ad変換装置および制御方法
US20110148500A1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
RU74749U1 (ru) Устройство выборки и хранения
EP3059553B1 (en) Electronic measurement circuit
US9746531B2 (en) Magnetic sensor circuit
RU2389070C2 (ru) Устройство выборки и хранения
JP4807795B2 (ja) 温度測定回路
KR20130054588A (ko) 샘플링 정확도를 증가시키기 위한 아날로그 리셋 회로를 적용시킨 시그마-델타 아날로그-디지털 컨버터
RU63623U1 (ru) Устройство выборки и хранения
KR102484142B1 (ko) 기준 전압의 변화량을 입력 레벨에 관계없이 균등하게 만드는 스위치드 커패시터 회로
JP2011040985A (ja) Ad変換器
US8836549B2 (en) Use of logic circuit embedded into comparator for foreground offset cancellation
JP3843232B2 (ja) デルタシグマ変換器のオフセット補正装置及び電力量計
RU2602351C1 (ru) Преобразователь напряжения в частоту импульсов
RU2818692C1 (ru) Акселерометр
RU2595487C1 (ru) Устройство выборки и хранения
JP2012088281A (ja) 角速度センサ

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20091230