RU61968U1 - Устройство аналого-цифрового преобразования - Google Patents

Abstract

Полезная модель относится к электроизмерительной и вычислительной технике и может быть использована в системах контроля, сбора и обработки информации.

Техническим результатом является расширение функциональных возможностей, повышение точности или быстродействия, или снижение сложности схемы.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но так же однополярных отрицательных и двухполярных сигналов.

Устройство содержит аналоговое запоминающее устройство, блок определения знака и инвертирования отрицательных напряжений, параллельный аналого-цифровой преобразователь, компаратор, блок управления, генератор тактовых импульсов, счетчик, узел суммирования напряжения, два цифро-аналоговых преобразователя, два регистра. 3 ил. 1 п.ф-лы.

Description

Область техники, к которой относится полезная модель

Полезная модель относится к электроизмерительной и вычислительной технике и может быть использована в системах контроля, сбора и обработки информации.

Уровень техники

Известно устройство параллельного преобразования (Г.Олссон, Д.Пиани. Цифровые системы автоматизации и управления. С-Петербург, Изд. "Невский Диалект", 2001, рис.5.11, стр.191). Данное устройство имеет высокое быстродействие и низкую разрешающую способность.

Известно устройство преобразования напряжения в код, содержащее аналоговое запоминающее устройство, блок управления, параллельный и основной аналого-цифровые преобразователи, цифроаналоговый преобразователь, генератор тактовых импульсов. (Патент РФ, №2019030, от 17.04.91 г.). Недостатком устройства является то, что его разрешающая способность определяется разрешающей способностью параллельного аналого-цифрового преобразователя.

Наиболее близким по технической сущности и достигаемому положительному эффекту и принятое авторами за прототип, является устройство аналого-цифрового преобразования, содержащее параллельный аналого-цифровой преобразователь, два цифро-аналоговых преобразователя, компаратор, узел суммирования напряжения, блок управления, генератор тактовых импульсов, счетчик, два регистра, аналоговое запоминающее устройство, информационный вход которого служит входом устройства, а вход управления подключен к первому выходу блока управления, второй выход которого параллельно подключен к входам управления регистров

младших и старших разрядов устройства, выходы которых являются выходами устройства, входы регистра старших разрядов устройства подключены к выходам параллельного аналого-цифрового преобразователя и входам первого цифро-аналогового преобразователя, входы регистра младших разрядов устройства подключены к выходам счетчика и входам второго цифро-аналогового преобразователя, выходы первого и второго цифро-аналоговых преобразователей через узел суммирования напряжения подключены ко второму входу компаратора, первый вход которого соединен с входом параллельного аналого-цифрового преобразователя и выходом аналогового запоминающего устройства, выход компаратора подключен к первому входу блока управления, третий выход которого подключен к первому входу счетчика, второй вход которого подключен ко второму входу блока управления и выходу генератора тактовых импульсов. (Патент РФ, №2241309 от 30.12.02 г.).

Недостатком устройства является возможность осуществления аналого-цифрового преобразования сигналов только положительной полярности и избыточная сложность схемы.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей, повышению точности или быстродействия, или снижению сложности схемы.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но так же однополярных отрицательных и двухполярных сигналов.

Технический результат достигается тем, что в известное устройство аналого-цифрового преобразования, содержащее аналоговое запоминающее устройство, вход управления которого подключен к первому выходу блока

управления, второй выход которого параллельно подключен к входам управления регистров младших и старших разрядов устройства, выходы которых являются выходами устройства, входы регистров младших разрядов устройства подключены к выходам параллельного аналого-цифрового преобразователя и входам первого цифро-аналогового преобразователя, входы регистров младших разрядов устройства подключены к выходам счетчика и входам второго цифро-аналогового преобразователя, выходы первого и второго цифро-аналоговых преобразователей, через узел суммирования напряжения подключены ко второму входу компаратора, первый вход которого соединен с входом параллельного аналого-цифрового преобразователя, а выход подключен к первому входу блока управления, третий выход которого подключен к первому входу счетчика, второй вход которого подключен ко второму входу блока управления и выходу генератора тактовых импульсов, введен блок определения знака и инвертирования отрицательных напряжений, причем выход аналогового запоминающего устройства подключен к входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого подключен к входу знакового разряда регистров старших разрядов устройства, а второй выход подключен к входу параллельного аналого-цифрового преобразователя и первому входу компаратора.

Блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор; вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений; выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют

второй выход блока определения знака и инвертирования отрицательных напряжений.

Краткое описание чертежей

На фиг.1 приведена структурная схема устройства аналого-цифрового преобразования.

На фиг.2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг.3 приведены временные диаграммы, поясняющие работу устройства.

Осуществление полезной модели

Аналого-цифровой преобразователь состоит из аналогового запоминающего устройства (АЗУ) 1, первый вход которого соединен с информационным (аналоговым) входом устройства, вход управления АЗУ 1 подключен к первому выходу блока управления (БУ) 2, а выход АЗУ 1 соединен со входом блока определения знака и инвертирования отрицательных напряжения (БОЗ И ИОН) 3, первый выход которого подключен к входу знакового разряда регистров старших разрядов устройства (РСРУ) 4, а второй выход подключен к входу параллельного аналого-цифрового преобразователя (ПАЦП) 5 и первому входу компаратора (Ком.) 6, выход которого подключен к первому входу БУ 2, второй выход которого параллельно подключен к входам управления регистров младших разрядов устройства (РМРУ) 7 и РСРУ 4, выходы которых являются выходами младших 8 и старших 9 разрядов устройства соответственно; входы РСРУ 4 подключены к выходам ПАЦП 5 и входам первого цифро-аналогового преобразователя (ЦАП) 10, входы РМРУ 7 подключены к выходам счетчика (Сч.) 11 и входам второго цифро-аналогового преобразователя (ЦАП) 12; выходы первого и второго ЦАП 10 и 12 через узел суммирования напряжения (УСН) 13 подключены ко второму входу

Ком.6; третий выход БУ 2 подключен к первому входу Сч.11, второй вход которого подключен ко второму входу БУ 2 и выходу генератора тактовых импульсов (ГТИ) 14.

Структурная схема блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 3 приведена на фиг.2.

Вход БОЗ И ИОН 3 соединен с входами второго аналогового ключа (АК) 15, инвертирующего усилителя постоянного тока (ИУПТ) 16 и неинвертирующим входом компаратора (Ком.) 17, выход последнего подключен к входу инвертора (Инв.) 18, входу управления второго АК 15 и первому выходу БОЗ И ИОН 3; выход ИУПТ 16 соединен со входом первого аналогового ключа (АК) 19, выход которого, вместе с выходом второго АК 15 образуют второй выход БОЗ И ИОН 3.

Работа устройства поясняется временными диаграммами, приведенными на фиг.3.

БОЗ И ИОН 3 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии.

БОЗ И ИОН 3 работает следующим образом.

Ком.17, в зависимости от полярности входного сигнала, формирует положительный или отрицательный порог, играющий роль знакового разряда (логической единицы или нуля, поступающих на первый выход БОЗ И ИОН 3, и записываемых в последствии в РСРУ 4), а так же управляющего воздействия, поступающего на АК 19 через Инв.18 и АК 15 непосредственно, то есть состояния АК 19 и АК 15 взаимообратны.

В случае поступления на вход БОЗ И ИОН 3 сигнала положительной полярности:

- Ком.17 формирует положительный потенциал;

- на первый выход БОЗ И ИОН 3 поступает сигнал с уровнем логической единицы;

- АК 15 переводится в открытое состояние, АК 19 - закрытое;

- входной сигнал транслируется на второй выход БОЗ И ИОН 3.

В случае поступления на вход БОЗ И ИОН 3 сигнала отрицательной полярности:

- Ком.17 формирует отрицательный потенциал;

- на первый выход БОЗ И ИОН 3 поступает сигнал с уровнем логического нуля;

- АК 15 переводится в закрытое состояние, АК 19 - открытое;

- входной сигнал, инвертированный ИУПТ 16 транслируется на второй выход БОЗ И ИОН 3.

Таким образом, БОЗ И ИОН 3 фактически формирует знак и модуль транслируемого сигнала.

Устройство аналого-цифрового преобразования работает следующим образом.

На информационный (аналоговый) вход устройства поступает измеряемый сигнал 20 (U_вx), (фиг.3а).

БУ 2 в интервал времени t₀÷t₁ формирует импульс, по которому уровень входного сигнала 20 (U_вx) записывается в АЗУ 1 (фиг.3.б). Одновременно с этим БОЗ И ИОН 3 приступает к анализу уровня, запоминаемого АЗУ 1. К моменту времени t₁ (фиг.3.б) АЗУ 1 завершает процесс запоминания. К моменту времени t₂ (фиг.3.в) напряжение на первом и втором выходах БОЗ И ИОН 3 стабилизируется. В общем случае, интервал t₁÷t₂ (фиг.3.в) исчисляется долями нс. Он определяется прежде всего задержкой, создаваемой ИУПТ 16 (причем, именно временем дополнительного нарастания переходной характеристики ИУПТ 16 с момента t₁ до момента t₂), (например, сверхскоростной усилитель AD8009 характеризуется скоростью нарастания выходного сигнала 5500 В/мкс, THS3001 - 6500 В/мкс. (Г.Волович. Широкополосные интегральные усилители. htttp://www.PLATAN.ru/ shem/pdf/str27-1sx.pdf)), так как быстродействие современных компараторов сравнимо с быстродействием АЗУ и к моменту времени t₂ АК 19 и 15 уже

находятся в заданном состоянии. Иначе говоря, задержка, вносимая БОЗ И ИОН 3 пренебрежимо мала.

Модуль уровня входного сигнала со второго выхода БОЗ И ИОН 3 поступает на первый вход Ком.6 и на вход ПАЦП 5, в котором в интервале времени (t₂-t₃) преобразуется в цифровой код (фиг.3.г). Этот цифровой код поступает на вход ЦАП 10, на выходе которого будет сформирован аналоговый сигнал U₁, уровень которого эквивалентен входному цифровому коду (фиг.3.д). Данный аналоговый сигнал по уровню будет меньше аналогового сигнала U_вx на добавку ΔU=U_вx-U₁. Добавление одного младшего разряда ПАЦП 5 уже даст значение U₂ (фиг.3.д).

С третьего выхода БУ 2 в интервале времени t₀÷t₃ (фиг.3.е) на первый вход Сч.11 воздействует импульс управления сбросом Сч.11, который начинает считать тактовые импульсы, поступающие с генератора тактовых импульсов 14 лишь с момента t₃. Параллельный цифровой код, соответствующий состоянию Сч.11, преобразуется ЦАП 12 в ступенчато нарастающий сигнал 21. Суммированные в УСН 13 сигналы, поступающие с выходов ЦАП 12 и ЦАП 10, подаются на второй вход Ком.6.

В момент времени t₄, когда напряжение на втором входе Ком.6 сравняется с напряжением на первом входе, на выходе Ком.6 появится сигнал сравнения (фиг.3.ж), поступающий на первый вход БУ 2.

В интервале времени t₄÷t₅ (фиг.3.и) со второго выхода БУ 2 на входы управления записью РМРУ 7 и РСРУ 4 поступает управляющий импульс, разрешающий запись в РМРУ 7 и РСРУ 4 соответствующих двоичный кодов с выходов Сч.11, ПАЦП 5 и первого выхода БОЗ И ИОН 3.

Тем самым, на выходе устройства АЦП формируется код старших и младших разрядов аналого-цифрового преобразования модуля уровня напряжения входного сигнала, сопровождающийся одноразрядным кодом знака полярности входного сигнала.

Устройство АЦП, служащее прототипом, ориентировано на работу с однополярными сигналами (сигналами положительной полярности).

Благодаря введению в состав устройства БОЗ И ИОН 3, предлагаемое устройство АЦП может работать как с однополярными сигналами (причем как положительной так и отрицательной полярности), так и двухполярными сигналами, то есть имеет место расширение функциональных возможностей предлагаемого устройства АЦП относительно прототипа.

Вместе с тем, введение в состав устройства БОЗ И ИОН 3, в случае аналого-цифровой обработки двухполярных сигналов, с сохранением заданной точности аналого-цифрового преобразования и необходимостью их обязательного предварительного преобразования в однополярные (как используемые в прототипе), равносильно увеличению разрядности ПАЦП 5 на один разряд, что в случае использования 8-ми разрядного ПАЦП 5 эквивалентно дополнительному введению в состав последнего 127 компараторов.

Другими словами, для обеспечения одинаковых требований к точности преобразования в прототипе и предлагаемом устройстве АЦП, вместо m-разрядных ЦАП 10 и ПАЦП 5, используемых в прототипе, в предлагаемом устройстве требуются (m-1)-разрядные ЦАП 10 и ПАЦП 5, в силу чего предлагаемое устройство АЦП будет проще, так как наиболее сложный и дорогостоящий узел устройства (ПАЦП 5) будет иметь в 2 раза меньше компараторов.

Кроме того, с учетом безусловного выполнения условий

введение БОЗ И ИОН 3 способствует:

а) сокращению длительности интервала t₃÷t₄ (времени счета Сч.11) в два раза, а значит фактически и повышению быстродействия устройства АЦП в два раза при сохранении заданной точности преобразования;

б) двукратному повышению точности преобразования при сохранении заданного быстродействия (в силу возможности двукратного уменьшения шага квантования ЦАП 12).

То есть имеет место как расширение функциональных возможностей, так и повышение точности или быстродействия, или снижение сложности схемы устройства.

Claims (1)

1. Устройство аналого-цифрового преобразования, содержащее аналоговое запоминающее устройство, вход управления которого подключен к первому выходу блока управления, второй выход которого параллельно подключен к входам управления регистров младших и старших разрядов устройства, выходы которых являются выходами устройства, входы подключены к выходам параллельного аналого-цифрового преобразователя и входам первого цифроаналогового преобразователя, входы регистра младших разрядов устройства подключены к выходам счетчика и входам второго цифроаналогового преобразователя, выходы первого и второго цифроаналоговых преобразователей, через узел суммирования напряжения подключены ко второму входу компаратора, первый вход которого соединен с входом параллельного аналого-цифрового преобразователя, а выход подключен к первому входу блока управления, третий выход которого подключен к первому входу счетчика, второй вход которого подключен ко второму входу блока управления и выходу генератора тактовых импульсов, отличающееся тем, что в устройство введен блок определения знака и инвертирования отрицательных напряжений, при этом выход аналогового запоминающего устройства подключен к входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого подключен к входу знакового разряда регистра старших разрядов устройства, а второй выход подключен к входу параллельного аналого-цифрового преобразователя и первому входу компаратора; а блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор; при этом вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений; выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.