RU59915U1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- RU59915U1 RU59915U1 RU2006120991/22U RU2006120991U RU59915U1 RU 59915 U1 RU59915 U1 RU 59915U1 RU 2006120991/22 U RU2006120991/22 U RU 2006120991/22U RU 2006120991 U RU2006120991 U RU 2006120991U RU 59915 U1 RU59915 U1 RU 59915U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- unit
- analog
- sign
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Полезная модель относится к электроизмерительной и вычислительной технике и может быть использована в системах контроля, сбора и обработки информации.
Сущность полезной модели заключается в том, что для расширения функциональных возможностей, повышения точности или быстродействия, аналого-цифровой преобразователь по сравнению с прототипом, дополнительно содержит схему выборки-хранения, одноразрядный регистр памяти, блок из m ключей, блок определения знака и инвертирования отрицательных напряжений, блок синхронизации, вход управления. 4 ил. 1 п. ф-лы.
Description
Область техники, к которой относится полезная модель
Полезная модель относится к электроизмерительной и вычислительной технике и может быть использована в системах контроля, сбора и обработки информации.
Уровень техники
Известен аналого-цифровой преобразователь, содержащий преобразователь напряжение-частота и блок выбора диапазона преобразования (Патент US, №4357999, Н 03 М 1/00, 1982 г.).
Недостатком устройства является малое быстродействие.
Известен аналого-цифровой преобразователь с преобразованием напряжения в частоту, содержащий преобразователь напряжение-частота, на вход которого подается измеряемое напряжение, а выход подключен к входу счетчика, который находится в режиме счета фиксированный интервал времени, задаваемый формирователем фиксированного интервала времени, выход которого подключен к входу разрешения счета счетчика. (Сопряжение датчиков и устройств ввода данных с компьютерами IBM PC. /Под ред. У.Томпкинса, Дж.Уэбстера. М.: Мир, 1992, с.195-196).
Недостатком устройства является невозможность осуществления аналого-цифрового преобразования двухполярных сигналов, малое быстродействие и низкая точность.
Наиболее близким по технической сущности и достигаемому положительному эффекту и принятый авторами за прототип, является аналого-цифровой преобразователь, содержащий 2 канала, каждый из которых содержит преобразователь напряжение-частота и счетчик, при этом входы преобразователей напряжение-частота объединены, выходы
преобразователей напряжение-частота подключены к входам счетчиков, входы счетчиков соединены с выходом таймера, а выходы счетчиков соединены с входами сумматора. (Патент РФ, №2231922 от 29.01.93 г.).
Недостатком устройства является невозможность осуществления аналого-цифрового преобразования двухполярных сигналов и низкая точность преобразования, прежде всего, быстропротекающих процессов.
Раскрытие полезной модели
Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей, повышению точности или быстродействия аналого-цифрового преобразователя.
Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования как однополярных, так и двухполярных сигналов, как медленно протекающих, так и быстропротекающих процессов.
Технический результат достигается тем, что в известный аналого-цифровой преобразователь, содержащий 2 канала, каждый из которых содержит преобразователь напряжение-частота и счетчик, а так же сумматор, формирователь фиксированного интервала времени (таймер), объединенные в блок преобразования, при этом вход блока преобразования параллельно подключен к входам преобразователей напряжение-частота, выходы которых подключены к входам счетчиков, которые находятся в режиме счета фиксированный интервал времени, задаваемый таймером, выход которого параллельно подключен к первому выходу блока преобразования и входам разрешения счета счетчиков, выходы счетчиков соединены с входами сумматора, выходы которого являются информационными выходами блока преобразования, введены схема выборки-хранения, одноразрядный регистр памяти, блок из m ключей, блок определения знака и инвертирования отрицательных напряжений, блок синхронизации, вход управления, причем
информационный (аналоговый) вход соединен с первым входом схемы выборки-хранения, вход управления соединен с первым входом блока синхронизации и со вторым входом схемы выборки-хранения, выход которой соединен со входом блока определения знака и инвертирования отрицательных напряжений, первый выход которого подключен к первому входу блока преобразования, а второй выход подключен к входу одноразрядного регистра памяти, вход управления записью которого подключен ко второму выходу блока синхронизации, третий выход которого подключен к входам управления сбросом счетчиков блока преобразования и одноразрядному регистру памяти, выход которого служит входом старшего разряда блока ключей, вход управления которым подключен к первому выходу блока синхронизации, информационные выходы блока преобразования подключены к m-1 входам блока ключей, m выходов которого являются выходами аналого-цифрового преобразователя.
Блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор; вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и второму выходу блока определения знака и инвертирования отрицательных напряжений, выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют первый выход блока определения знака и инвертирования отрицательных напряжений.
Блок синхронизации содержит две дифференцирующие цепи, элемент задержки, RS триггер, инвертор; первый вход блока синхронизации через вторую дифференцирующую цепь подключен к входу элемента задержки, входу R (сброса) RS триггера и третьему выходу блока синхронизации;
второй вход блока синхронизации через последовательно соединенные инвертор и первую дифференцирующую цепь подключен к входу S (установки в единичное состояние) RS триггера, выход которого является первым выходом блока синхронизации, а выход элемента задержки подключен ко второму выходу блока синхронизации.
Краткое описание чертежей
На фиг.1 приведена структурная схема аналого-цифрового преобразователя.
На фиг.2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.
На фиг.3 приведена структурная схема блока синхронизации.
На фиг.4 приведены временные диаграммы, поясняющие работу устройства.
Осуществление полезной модели
Аналого-цифровой преобразователь состоит из схемы выборки-хранения (СВХ) 1, первый вход которой соединен с информационным (аналоговым) входом устройства; вход управления устройства соединен с первым входом блока синхронизации (БС) 2 и со вторым входом СВХ 1, выход которой соединен со входом блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 3, первый выход БОЗ И ИОН 3 подключен к первому входу блока преобразования (БП) 4, который параллельно подключен к входам состоящих в нем преобразователей напряжение-частота (ПНЧ) 5 и 6, выходы которых подключены к входам счетчиков (Сч.) 7 и 8, находящихся в режиме счета фиксированный интервал времени, задаваемый таймером (Тм.) 9, выход которого параллельно подключен к первому выходу БП 4 и входам разрешения счета счетчиков 7 и 8, выходы которых соединены с входами сумматора (Сум.) 10, выходы которого являются информационными выходами блока преобразования;
второй выход БОЗ И ИОН 3 подключен к входу одноразрядного регистра памяти (ОРП) 11, вход управления записью которого подключен ко второму выходу БС 2, третий выход которого подключен к входам управления сбросом Сч.7, 8 блока преобразования 4 и ОРП 11, выход которого служит входом старшего разряда блока ключей (БК) 12, вход управления которым подключен к первому выходу БС 2, информационные выходы БП 4 подключены к m-1 входам БК 12, m выходов которого являются выходами аналого-цифрового преобразователя.
Структурная схема блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 3 приведена на фиг.2.
Вход БОЗ И ИОН 3 соединен с входами второго аналогового ключа (АК) 13, инвертирующего усилителя постоянного тока (ИУПТ) 14 и неинвертирующим входом компаратора (Ком.) 15, выход последнего подключен к входу инвертора (Инв.) 16., входу управления второго аналогового ключа АК 13 и второму выходу БОЗ И ИОН 3, выход ИУПТ 14 соединен со входом первого аналогового ключа АК 17, выход которого вместе с выходом второго АК 13 образуют первый выход БОЗ И ИОН 3.
Структурная схема блока синхронизации (БС) 2 приведена на фиг.3.
Первый вход БС 2 через вторую дифференцирующую цепь (ДЦ) 18 подключен к входу элемента задержки (ЭЗ) 19, входу R (сброса) RS триггера (RS Т) 20 и третьему выходу БС 2; второй вход БС 2 через последовательно соединенные инвертор (Инв.) 21 и первую дифференцирующую цепь ДЦ 22 подключен к входу S (установки в единичное состояние) RS Т 20, выход которого является первым выходом БС 2, а выход ЭЗ 19 подключен ко второму выходу БС 2.
Работа устройства поясняется временными диаграммами, приведенными на фиг.4.
БОЗ И ИОН 3 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать сигнал далее с единичным коэффициентом передачи в случае его положительной полярности, а в случае
отрицательной полярности, дополнительно подвергнуть транслируемый сигнал инверсии.
БОЗ И ИОН 3 работает следующим образом.
Ком.15, в зависимости от полярности входного сигнала, формирует положительный или отрицательный порог, играющий роль знакового разряда (логической единицы или нуля, поступающих на второй выход БОЗ И ИОН 3 и записываемых, в последствии, в ОРП 11), а так же управляющего воздействия, поступающего на АК 17 через Инв.16 и АК 13 непосредственно, то есть состояния АК 17 и АК 13 взаимообратны.
В случае поступления на вход БОЗ И ИОН 3 сигнала положительной полярности:
- Ком.15 формирует положительный потенциал;
- на второй выход БОЗ И ИОН 3 поступает логическая единица;
- АК 13 переводится в открытое состояние, АК 17 - закрытое;
- входной сигнал поступает на первый выход БОЗ И ИОН 3.
В случае поступления на вход БОЗ И ИОН 3 сигнала отрицательной полярности:
- Ком.15 формирует отрицательный потенциал;
- на второй выход БОЗ И ИОН 3 поступает логический ноль;
- АК 13 переводится в закрытое состояние, АК 17 - открытое;
- входной сигнал, инвертированный ИУПТ 14, поступает на первый выход БОЗ И ИОН 3.
Таким образом, БОЗ И ИОН 3 фактически формирует знак и модуль транслируемого сигнала.
БС 2 синхронизирует работу блоков устройства, переводя их на интервалах работы фактически в статический режим по входному сигналу, тем самым максимально повышая помехоустойчивость, точность и достоверность аналого-цифрового преобразования в целом, при максимально сниженных временных задержках, создаваемых в процессе функционирования блоков устройства.
БС 2 работает следующим образом.
Сигнал (импульс) по входу управления длительностью t1÷t2 (фиг.4.а) путем дифференцирования, осуществляемого ДЦ 18, преобразуется в короткий импульс - момент t1 (фиг.4.б), ДЦ 18 формирует сигналы:
- сброса RS Т 20 - в момент t1 RS Т 20 переходит в нулевое состояние ( фиг.4.в);
- сброса Сч.7, 8 и ОРП 11, поступающий на третий выход БС 2.
Выходной сигнал ДЦ 18 задерживается ЭЗ 19 до момента t3 (фиг.4.г), ЭЗ 19 формирует сигнал управления записью ОРП 11 и запуска Тм.9, поступающий на второй выход БС 2.
Сигнал с выхода Тм.9 (первого выхода БП 4) (фиг.4.д) поступает на второй вход БС 2, инвертируется Инв. 21 (фиг.4.е) и в момент переключения Тм.9 преобразуется ДЦ 22 в короткий импульс - момент t4 (фиг.4.ж), переводящий RS Т 20 в единичное состояние - момент t4 (фиг.4.в).
RS Т 20 формирует сигнал управления БК 12 - высокий потенциал длительностью t4÷*t1 (фиг.4.в), поступающий на первый выход БС 2.
В момент поступления следующего сигнала (импульса) по входу управления длительностью *t1÷*t2 (фиг.4.а), алгоритм работы БС 2 повторяется.
БП 4 работает следующим образом.
Напряжение, поступающее на вход БП 4, поступает одновременно на вход каждого ПНЧ 5 и 6, на выходе которых формируется последовательность импульсов, частота следования которых пропорциональна величине входного напряжения. ПНЧ 5 и 6 работают независимо друг от друга с индивидуальными коэффициентами преобразования напряжение-частота.
Тм.9 с разрешения БС 2 формирует управляющий сигнал, обеспечивающий режим счета Сч.7 и 8.
Сч.7 и 8 подсчитывают количество импульсов, поступающих с выходов соответствующих ПНЧ 5 и 6 за фиксированный интервал времени. С
выходов Сч.7 и 8 результат счета поступает на вход Сум.10.
Сум.10 осуществляет суммирование результатов счета Сч.7 и 8 и на своем выходе формирует результат аналого-цифрового преобразования модуля уровня напряжения входного сигнала.
Момент завершения аналого-цифрового преобразования - момент t4 (фиг.4.д) определяется Тм.9. Длительность интервала t3÷t4 (фиг.4.д), в конечном итоге прямо пропорциональна точности и обратно пропорциональна длительности аналого-цифрового преобразования. Причем количество каналов, содержащих ПНЧ и Сч. играет существенную роль. Что и показано в прототипе.
Аналого-цифровой преобразователь работает следующим образом.
Импульс, поступающий по входу управления устройства, в момент t1 (фиг.4.а) разрешает СВХ 1 произвести выборку и запоминание уровня напряжения входного сигнала. Одновременно с этим:
а) ДЦ 18 формирует сигналы:
- сброса RS Т 20, в момент t1 RS Т 20 переходит в нулевое состояние (фиг.4.в);
- сброса ОРП 11 и Сч.7 и 8, поступающий на третий выход БС 2;
б) БОЗ И ИОН 3 приступает к анализу уровня, запоминаемого СВХ 1.
К моменту времени t2 (фиг.4.а) СВХ 1 завершает процесс запоминания. В общем случае, интервал t1÷t2 (фиг.4.а) исчисляется единицами не. (В АЦП AD9059 апертурное время составляет 2,7 нс. (http://www.gaw.ru/pdf/ AD/adc/ ad9059.pdf), время выборки встроенной схемы выборки-хранения составляет 1 нс. (www.compitech.ru/html.cgi/arhiv/00 01/stat 34. htm)).
К моменту времени t3 (фиг.4.г) напряжение на первом выходе БОЗ И ИОН 3 стабилизируется. В общем случае, интервал t3÷t4 (фиг.4.г) исчисляется долями нс. Он определяется прежде всего задержкой, создаваемой ИУПТ 14 (причем, именно временем дополнительного нарастания переходной характеристи ИУПТ 14 с момента t2 до момента t4), (например, сверхскоростной усилитель AD8009 характеризуется скоростью нарастания
выходного сигнала 5500 В/мкс, THS3001 - 6500 В/мкс. (Г.Волович. Широкополосные интегральные усилители. htttp://www.PLATAN.ru/shem/pdf/ str27-1sx.pdf)), так как быстродействие современных компараторов сравнимо с быстродействием СВХ и к моменту времени t2 АК 17 и 13 уже находятся в заданном состоянии.
В момент времени t3 (фиг.4.г) БС 2 посредством импульса, поступающего со второго выхода БС 2 на:
а) вход управления записью ОРП 11, записывает в ОРП 11 информацию о полярности аналогового входного сигнала; данная информация в виде логического нуля или логической единицы поступает со второго выхода БОЗ И ИОН 3 на вход ОРП 11;
б) второй вход БП 4 (вход управления запуском Тм.9), запускает Тм.9 (фиг.4.д).
По команде Тм.9, БП 4 осуществляет аналого-цифровое преоразование модуля уровня напряжения входного сигнала.
По окончании момента преобразования, в момент времени t4 (фиг.4.е, ж) БС 2 посредством Инв.21, ДЦ 22 и RS Т 20 формирует потенциал высокого уровня (фиг.4.в), поступающий с первого выхода БС 2 на вход управления БК 12. Его поступление обеспечивает прохождение на выход АЦП кодов:
а) с выхода ОРП 11 - знака полярности напряжения входного сигнала;
б) с выхода Сум.10 - модуля уровня напряжения входного сигнала.
При работе АЦП в циклическом режиме, информация о преобразованном отсчете входного сигнала будет сохраняться на выходе АЦП в течении интервала t4÷*t1 (фиг.4.в, ж).
Благодаря введению в состав устройства схемы выборки-хранения (СВХ 1) и жесткой синхронизации режимов работы устройства (БС 2), удалось избежать изменения уровня напряжения входного сигнала в ходе преобразования быстропротекающих процессов, а значит, удалось достичь повышения точности аналого-цифрового преобразования быстропротекающих процессов.
Преобразователи напряжение-частота блока преобразования 4, фактически являющегося прототипом, ориентированы на работу с однополярными сигналами. Благодаря введению в состав устройства БОЗ И ИОН 3, предлагаемый аналого-цифровой преобразователь может работать как с однополярными сигналами (причем как положительной так и отрицательной полярности), так и двухполярными сигналами, то есть имеет место расширение функциональных возможностей предлагаемого устройства АЦП относительно прототипа.
Вместе с тем, введение в состав устройства БОЗ И ИОН 3, в случае аналого-цифровой обработки двухполярных сигналов, с сохранением заданной точности аналого-цифрового преобразования и необходимостью их обязательного предварительного преобразования в однополярные (как используемые в прототипе), равносильно увеличению коэффициента преобразования ПНЧ.
Другими словами, для обеспечения одинаковых требований к точности аналого-цифрового преобразования в прототипе и предлагаемом устройстве, вместо ПНЧ с коэффициентом преобразования m, используемых в прототипе, в предлагаемом устройстве требуются ПНЧ 5 и 6 с коэффициентом преобразования m/2, в силу чего предлагаемое устройство будет проще, так как наиболее сложными и дорогостоящими узлами устройства являются ПНЧ.
Кроме того, с учетом безусловного выполнения условия
|t3-t1|≪|t4-t3|,
введение в состав устройства БОЗ И ИОН 3, в случае аналого-цифровой обработки двухполярных сигналов, равносильно:
а) сокращению длительности интервала t3÷t4 (времени счета Сч.7 и 8) в два раза, а значит фактически и повышению быстродействия АЦП в два раза при заданной точности преобразования;
б) двукратному повышению точности преобразования при заданном быстродействии.
То есть имеет место как расширение функциональных возможностей, так и повышение точности или быстродействия АЦП.
Claims (1)
- Аналого-цифровой преобразователь, содержащий два канала, каждый из которых содержит преобразователь напряжение - частота и счетчик, а также сумматор, формирователь фиксированного интервала времени (таймер), объединены в блок преобразования, при этом вход блока преобразования параллельно подключен к входам преобразователей напряжение-частота, выходы которых подключены к входам счетчиков, которые находятся в режиме счета фиксированный интервал времени, задаваемый таймером, выход которого параллельно подключен к первому выходу блока преобразования и входам разрешения счета счетчиков, выходы счетчиков соединены с входами сумматора, выходы которого служат информационными выходами блока преобразования, отличающийся тем, что в него введены схема выборки-хранения, одноразрядный регистр памяти, блок из m ключей, блок определения знака и инвертирования отрицательных напряжений, блок синхронизации, вход управления, причем информационный (аналоговый) вход соединен с первым входом схемы выборки-хранения, вход управления соединен с первым входом блока синхронизации и со вторым входом схемы выборки-хранения, выход которой соединен со входом блока определения знака и инвертирования отрицательных напряжений, первый выход которого подключен к первому входу блока преобразования, а второй выход подключен к входу одноразрядного регистра памяти, вход управления записью которого подключен ко второму выходу блока синхронизации, третий выход которого подключен к входам управления сбросом счетчиков блока преобразования и одноразрядного регистра памяти, выход которого служит входом старшего разряда блока из m ключей, вход управления которым подключен к первому выходу блока синхронизации, информационные выходы блока преобразования подключены к m-1 входам блока из m ключей, m выходов которого являются выходами АЦП, а блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор, при этом вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и второму выходу блока определения знака и инвертирования отрицательных напряжений, выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого вместе с выходом второго аналогового ключа образуют первый выход блока определения знака и инвертирования отрицательных напряжений, а блок синхронизации содержит две дифференцирующие цепи, элемент задержки, RS триггер, инвертор, при этом первый вход блока синхронизации через вторую дифференцирующую цепь подключен ко входу элемента задержки, входу R (сброса) RS триггера и третьему выходу блока синхронизации, второй вход блока синхронизации через последовательно соединенные инвертор и первую дифференцирующую цепь подключен к входу S (установки в единичное состояние) RS триггера, выход которого является первым выходом блока синхронизации, а выход элемента задержки подключен ко второму выходу блока синхронизации.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006120991/22U RU59915U1 (ru) | 2006-06-13 | 2006-06-13 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006120991/22U RU59915U1 (ru) | 2006-06-13 | 2006-06-13 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
RU59915U1 true RU59915U1 (ru) | 2006-12-27 |
Family
ID=37760646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006120991/22U RU59915U1 (ru) | 2006-06-13 | 2006-06-13 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU59915U1 (ru) |
-
2006
- 2006-06-13 RU RU2006120991/22U patent/RU59915U1/ru not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138958B2 (en) | Vernier ring time-to-digital converters with comparator matrix | |
KR20160017500A (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
RU2680759C1 (ru) | Устройство последовательного типа для детектирования групп нулевых и единичных бит и определение их количества | |
JP2005354676A (ja) | 信号処理回路及び方法ないしこの方法を用いた時間遅延検出装置及び物体位置特定装置 | |
RU58825U1 (ru) | Аналого-цифровой преобразователь | |
RU59915U1 (ru) | Аналого-цифровой преобразователь | |
CN113406877A (zh) | 脉冲信号特征点及同步时间的高时间精度测量方法和系统 | |
RU176659U1 (ru) | Аналого-цифровой преобразователь | |
JP5574686B2 (ja) | アナログ信号処理回路、及び、それを用いた距離・強度計測システム | |
RU2253846C1 (ru) | Устройство для измерения температуры | |
RU61968U1 (ru) | Устройство аналого-цифрового преобразования | |
JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
RU2267792C2 (ru) | Цифровое устройство для оценки и индикации искажений и амплитудный дискриминатор цифрового устройства | |
RU2121711C1 (ru) | Вычислитель ранговой статистики | |
RU2570116C1 (ru) | Устройство для цифрового преобразования интервала времени | |
RU2276457C2 (ru) | Аналого-цифровой преобразователь | |
RU63626U1 (ru) | Устройство преобразования напряжения в код | |
RU58826U1 (ru) | Аналого-цифровой преобразователь | |
SU1674374A1 (ru) | Аналого-цифровой преобразователь температуры | |
RU2160926C1 (ru) | Анализатор спектра по функциям уолша | |
RU2622490C1 (ru) | Устройство для измерения температуры | |
SU377798A1 (ru) | Всесоюзная | |
RU1798705C (ru) | Способ измерени среднеквадратических значений переменных сигналов | |
SU898457A1 (ru) | Статистический анализатор | |
JP2006184048A (ja) | 閾値に基づくパルス特性検出回路及びその測定評価試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20070614 |