RU2809741C1 - Устройство групповой структуры для детектирования шаблонов бит переменной разрядности - Google Patents

Abstract

Изобретение относится к устройствам обработки данных. Технический результат заключается в обеспечении возможности задания разрядности шаблона бит и выявлении перекрывающихся и неперекрывающихся шаблонов, содержащих заданные группы из единичных и нулевых бит, определении количества выявленных шаблонов. Устройство содержит внешний m-разрядный вход данных ID, внешний (m+1)-разрядный вход заданного шаблона IG, внешний v-разрядный вход разрядности шаблона IK, где v=]log₂(m+1)[(большее целое), группу внешних выходов данных QB, группу внешних выходов количества перекрывающихся шаблонов QS, группу внешних выходов количества неперекрывающихся шаблонов QN, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, дешифратор 5, группу из m элементов ИЛИ 6₁, 6₂,…, 6_m, первую группу из (m+1) элементов И 7₁, 7₂,…, 7_m+1, элемент И 8, первый элемент ИЛИ 9, второй элемент ИЛИ 10, первый блок счета единиц 11, первый сумматор 12, регистр неперекрывающихся шаблонов RN 13, первый R1 регистр данных 14, второй R2 регистр данных 15, группу из m блоков разрешения 16₁, 16₂,…, 16_m, каждый из которых содержит по (m+1) элементов И, группу из m компараторов 17₁, 17₂,…, 17_m, группу из m блоков запрета 18₁, 18₂,…, 18_m, каждый из которых содержит по m элементов И-НЕ, вторую группу из 2m элементов И 19₁, 19₂,…, 19_2m, регистр маски RM 20, второй блок счета единиц 21, второй сумматор 22, регистр перекрывающихся шаблонов RS 23. 5 ил.

Description

ОБЛАСТЬ ТЕХНИКИ

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения функциональных узлов для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел, фильтрации событий, обработки сигналов, изображений и результатов физических экспериментов.

ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ

Известно устройство параллельно-последовательной структуры для детектирования групп нулевых и единичных бит и определение их количества (RU №2711054 С1, МПК G06F 7/74, заявлено 06.08.2019, опубликовано 14.01.2020, Бюл. №2), содержащее М разрядов D1, …, DM набора входных данных из N разрядного двоичного числа, состоящего из L наборов по М разрядов в наборе, где N=L*M, N внешних выходов групп бит QG1, …, QGN, группу внешних выходов общего количества групп QK, внешний выход левого (первого) бита QLB, группу внешних выходов количества единичных бит QU, группу внешних выходов количества нулевых бит QZ, модуль FK детектирования групп 1, первый триггер ТЕВ разрешения приема 2, триггер TLB левого (первого) бита 3, элемент «ИСКЛЮЧАЮЩЕЕ ИЛИ» 4, элемент И с одним инверсным входом 5, первый модуль SF_1 сдвига групп 6, первый сумматор SM_G бит в группе 7, вычитатель SB 8, второй модуль SF_2 сдвига групп 9, второй сумматор SM_K количества групп 10, третий сумматор SM_U количества единичных бит 11, триггер ТРО пуска-останова 12, регистр RG_G групп бит 13, регистр RG_K количества групп 14, регистр RG_U количества единичных бит 15, третий модуль SF_3 сдвига групп 16, четвертый сумматор SM_N дополнения 17, пятый сумматор SM_Z количества нулевых бит 18, второй триггер TEQ разрешения приема 19, первый выходной буферный регистр кодов групп 20, второй выходной буферный регистр общего количества групп 21, выходной триггер левого (первого) бита входных данных 22, третий выходной буферный регистр количества единичных бит 23, четвертый выходной буферный регистр количества нулевых бит 24, внешние входы С тактовых сигналов 25, R синхронной установки в нулевое состояние 26, начала работы START, остановки STOP и внутренний флаг декрементации FD.

Недостатком данного устройства является выявление отдельных групп нулевых и единичных бит произвольной размерности, а не заданных шаблонов из совокупности единичных и нулевых бит.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятое за прототип, устройство для детектирования групп бит (RU №2780985, МПК G06F 7/74, G06F7/02, заявлено 01.12.2021, опубликовано 04.10.2022, Бюл. №28), содержащее внешний m разрядный вход данных ID, внешний m разрядный вход заданного шаблона IG, группу внешних выходов данных QB, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, первый R1 регистр данных 5, второй R2 регистр данных 6, группу из m компараторов 7₁, 7₂,…, 7_m, группу из (m-1) элементов И 8₂, 8₃,…, 8_m, элемент ИЛИ 9 и элемент И 10, а также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый С, внутренняя 2m-разрядная шина данных BD, внутренняя m-разрядная шина данных буфера IOB, внутренний флаг совпадения FE, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ.

Недостатком данного устройства является выявление только перекрывающихся шаблонов, содержащих заданные группы (последовательность) из единичных и нулевых бит и их расположение во входных данных, а также постоянная m размерность шаблона и групп.

ЗАДАЧА ИЗОБРЕТЕНИЯ

Задачей изобретения является разработка аппаратных средств групповой структуры для исследования свойств генераторов псевдослучайных последовательностей двоичных чисел, а также фильтрации событий, обработки сигналов, изображений и результатов физических экспериментов и изображений.

При анализе генераторов псевдослучайных последовательностей двоичных чисел устройство предназначено для выявления заданных как перекрывающихся шаблонов, так и неперекрывающихся шаблонов из совокупности групп (рядов) нулевых и единичных бит.

При обработке результатов физических экспериментов устройство предназначено для выявления непериодических событий (областей) - заданных длительностей событий и координат событий.

Техническим результатом изобретения является обеспечение возможности задания разрядности шаблона бит, а также выявления перекрывающихся и неперекрывающихся шаблонов, содержащих заданные группы (последовательность) из единичных и нулевых бит, определение количества выявленных шаблонов.

КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ

Указанный технический результат при осуществлении изобретения достигается тем, что устройство групповой структуры для детектирования шаблонов бит переменной разрядности содержит внешний m разрядный вход данных ID, внешний (m+1) разрядный вход заданного шаблона IG, внешний v разрядный вход разрядности шаблона IK, где v=]log₂(m+1)[(большее целое), группу внешних выходов данных QB, группу внешних выходов количества перекрывающихся шаблонов QS, группу внешних выходов количества неперекрывающихся шаблонов QN, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, дешифратор 5, группу из m элементов ИЛИ 6₁, 6₂,…, 6_m, первую группу из (m+1) элементов И 7₁, 7₂,…, 7_m+1, элемент И 8, первый элемент ИЛИ 9, второй элемент ИЛИ 10, первый блок счета единиц 11, первый сумматор 12, регистр неперекрывающихся шаблонов RN 13, первый R1 регистр данных 14, второй R2 регистр данных 15, группу из m блоков разрешения 16₁, 16₂,…, 16_m, каждый из которых содержит по (m+1) элементов И, группу из m компараторов 17₁, 17₂,…, 17_m, группу из m блоков запрета 18₁, 18₂,…, 18_m, каждый из которых содержит по m элементов И-НЕ, вторую группу из 2m элементов И 19₁, 19₂,…, 19_2m, регистр маски RM 20, второй блок счета единиц 21, второй сумматор 22, регистр перекрывающихся шаблонов RS 23,

а также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый вход С, внутренняя 2m-разрядная шина данных BD, внутренняя (m × m) разрядная шина запрета ВВ, внутренняя шина (m+1) разрядная дешифрации разрядов BDC, внутренняя m разрядная шина совпадения BE, внутренняя (m+1) разрядная шина шаблона BG, внутренняя m разрядная шина маски ВМ, внутренняя m разрядная шина неперекрывающихся шаблонов BN, группа из М внутренних (m+1) разрядных шин данных D1,…, DM, внутренний флаг шаблонов FS, внутренний флаг неперекрывающихся шаблонов FN, внутренний флаг записи FW, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ,

причем внешний вход асинхронной установки в нулевое состояние CLR соединен с соответствующими входами асинхронной установки в нулевое состояние CLR первого RS-триггера пуска-останова TSS 1 и второго D-триггера TR2 задержки,

внешний тактовый вход устройства С соединен с входами синхронизации С первого RS-триггера пуска-останова TSS 1, второго D-триггера TR2 задержки 2, счетчика CTG групп 3, выходного буфера ОВ 4, регистра неперекрывающихся шаблонов RN 13, первого R1 регистра данных 14, второго R2 регистра данных 15, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23,

внешний вход пуска устройства START соединен с входом S синхронной установки в единичное состояние первого RS-триггера пуска-останова TSS 1 и с входами R синхронной установки в нулевое состояние счетчика CTG групп 3, выходного буфера ОВ 4, регистра неперекрывающихся шаблонов RN 13, первого R1 регистр данных 14, второго R2 регистр данных 15, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23,

внешний вход остановки устройства STOP соединен с входом R синхронной установки в нулевое состояние первого RS-триггера пуска-останова TSS 1,

причем прямой выход первого RS-триггера пуска-останова TSS 1 соединен с D-входом второго триггера TR2 задержки 2, с входами СЕ разрешения работы первого R1 регистра данных 14 и второго R2 регистра данных 15,

выход второго D-триггера TR2 задержки соединен с входами СЕ разрешения работы счетчика CTG групп 3, регистра неперекрывающихся шаблонов RN 13, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23, а также соединен с первым входом элемента И 8, выход которого является внутренним флагом записи FW и соединен с входом СЕ разрешения записи в выходной буфер ОВ 4,

причем (m+1) разрядов внешнего входа заданного шаблона IG соединены со вторыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов 7₁, 7₂,…, 7_m+1, выходы которых являются соответствующими одноименными (m+1) разрядами внутренней шины шаблона BG, которая соединена с группами входов первого операнда сравнения всех m компараторов из группы 17₁, 17₂,…, 17_m, выходы которых являются соответствующими одноименными m разрядами внутренней шины совпадения BE, которая соединена со второй группой информационных D-входов выходного буфера ОВ 4, с соответствующими входами первого элемента ИЛИ 9, второго блока счета единиц 21 и с первыми входами первых m элементов И из второй группы 19₁, 19₂,…, 19_m, выходы которых являются соответствующими m разрядами внутренней шины неперекрывающихся шаблонов BN, которая соединена с соответствующими входами второго элемента ИЛИ 10, первого блока счета единиц 11 и в каждом одноименном из m блоков запрета группы 18₁, 18₂,…, 18_m соединены со вторыми входами всех m элементов И-НЕ,

причем группа внешних входов IK задания разрядности входного шаблона IG соединена с адресными входами дешифратора DC 5, у которого выходы, с первого выхода до m-го выхода, соединены с первыми входами соответствующих одноименных элементов ИЛИ группы из m элементов 6₁, 6₂,…, 6_m, выходы которых являются соответствующими одноименными разрядами, с первого разряда до m-го разряда внутренней шины дешифрации разрядов BDC, у которой (m+1)-й разряд соединен с (m+1)-м выходом дешифратора DC 5, а также выходы m элементов ИЛИ из группы 6₁, 6₂,…, 6_m, начиная с выхода m-го элемента 6_m до второго элемента 6₂, соединены со вторыми входами соответствующих предыдущих элементов ИЛИ группы 6₁, 6₂,…, 6_m, начиная с (m-1)-го элемента 6(_m-1) до первого элемента 6₁, а второй вход m-го элемента 6_m соединен с (m+1)-м выходом дешифратора DC 5,

при этом (m+1) разрядов внутренней шины дешифрации разрядов BDC соединены с первыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов И 7₁, 7₂,…, 7_m+1 и с первыми входами соответствующих одноименных (m+1) элементов И во всех m блоках разрешения группы 16₁, 16₂,…, 16_m, а также m разрядов внутренней шины дешифрации разрядов BDC, начиная со второго разряда до (m+1) разряда, соединены с первыми входами m элементов И-НЕ, начиная с первого элемента до m-го элемента, во всех m блоках запрета группы 18₁, 18₂,…, 18_m, выходы которых являются соответствующими (m × m) разрядами внутренней шины запрета ВВ,

внешний m разрядный вход данных ID соединен с группой информационных D-входов первого R1 регистра данных 14, выходы которого являются соответствующими разрядами, начиная с (m+1)-го до 2m-го разряда, внутренней шины данных BD, а также соединены с группой информационных D-входов второго R2 регистра данных 15, выходы которого являются соответствующими разрядами, начиная с первого до m-го разряда, внутренней шины данных BD,

причем разряды внутренней 2m разрядной шины данных BD группами по (m+1) разрядов, каждая из которых начинается с i-го разряда (i=1,…, m), соединены со вторыми входами соответствующих одноименных (m+1) элементов И в i-ых блоках разрешения группы 16₁, 16₂,…, 16_m, выходы которых являются разрядами одноименных М внутренних (m+1) разрядных шин данных из группы D1,…, DM, которые соединены с группами входов второго операнда сравнения соответствующих одноименных компараторов из группы 17₁, 17₂,…, 17_m,

кроме того j-ый выход элемента И k-го блока запрета из группы 18₁, 18₂,…, 18_m (где j=1,…, m и k=1,…, m) во внутренней шине запрета ВВ соединен с соответствующим входом (j+k)-го элемента И второй группы из 2m элементов И 19₁, 19₂,…, 19_2m, при этом выходы вторых m элементов И, начиная с (m+1)-го до 2m-го элемента, из второй группы 19_m+1, 19_m+2,…, 19_2m соединены с группой информационных D-входов регистра маски RM 20, выходы которого являются соответствующими одноименными разрядами внутренней m разрядной шины маски ВМ, которые соединены со вторыми входами соответствующих одноименных первых m элементов И, начиная с первого до m-го элемента, из второй группы 19₁, 19₂,…, 19_m,

причем выходы первого блока счета единиц 11 соединены с группой входов второго слагаемого первого сумматора 12, выход которого соединен с группой информационных D-входов регистра неперекрывающихся шаблонов RN 13, выходы которого соединены с группой входов первого слагаемого первого сумматора 12, а также являются группой внешних выходов количества неперекрывающихся шаблонов QN,

причем выходы второго блока счета единиц 21 соединены с группой входов второго слагаемого второго сумматора 22, выход которого соединен с группой информационных D-входов регистра перекрывающихся шаблонов RS 23, выходы которого соединены с группой входов первого слагаемого второго сумматора 22, а также являются группой внешних выходов количества перекрывающихся шаблонов QS,

кроме того выход первого элемента ИЛИ 9 является внутренним флагом шаблонов FS и соединен со вторым входом элемента И 8, а выход второго элемента ИЛИ 10 является внутренним флагом неперекрывающихся шаблонов FN и соединен с третьим информационным D-входом выходного буфера ОВ 4, у которого первая группа информационных D-входов соединена с выходами счетчика CTG групп 3,

кроме того выходной буфер ОВ 4 также подключен к внешней шине ЕО управления обменом, а соответствующие выходы выходного буфера ОВ 4 являются группой внешних выходов данных QB и внешними флагами «Буфер заполнен» FF и «Буфер пуст» FZ.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

На фиг. 1 представлена схема предлагаемого устройства. На фиг. 2 и фиг. 3 приведены схемы поиска шаблонов. На фиг. 4 и фиг. 5 приведены временные диаграммы работы устройства.

На фиг. 1-5 и в тексте приняты следующие обозначения:

ADD - сумматор,

ВВ - внутренняя (m × m) разрядная шина запрета,

BD - внутренняя 2m разрядная шина данных,

BDC - внутренняя (m+1) разрядная шина дешифрации разрядов,

BE - внутренняя m разрядная шина совпадения,

BG - внутренняя (m+1) разрядная шина шаблона,

ВМ - внутренняя m разрядная шина маски,

BN - внутренняя ш разрядная шина неперекрывающихся шаблонов,

BUF - буфер с дисциплиной обслуживания FIFO,

С - тактовый вход,

СЕ - вход разрешения работы,

CLR - вход асинхронной установки в нулевое состояние,

СОМР - компаратор,

CTG - счетчик групп,

D - информационные входы,

D1,…, DM - группа из М внутренних (m+1) разрядных шин данных,

ЕО - внешняя шина управления обменом,

FF - внешний флаг «Буфер заполнен»,

FZ - внешний флаг «Буфер пуст»,

FN - внутренний флаг неперекрывающихся шаблонов,

FS - внутренний флаг шаблонов,

FW - внутренний флаг записи,

G1, G2,…, GL - входные группы,

ID - внешний m разрядный вход данных,

IG - внешний (m+1) разрядный вход заданного шаблона,

IK - внешний v разрядный вход разрядности шаблона,

где v=]log2 (m+1)[(большее целое),

L - количество входных групп L=N/m,

m - разрядность входных данных,

N - размерность (длина) входной последовательности данных,

ОВ - выходной буфер,

QB - группа внешних выходов данных,

QN - группа внешних выходов количества неперекрывающихся шаблонов,

QS - группа внешних выходов количества перекрывающихся шаблонов,

R - вход синхронной установки в нулевое состояние,

RG - регистр,

R1 - первый регистр данных,

R2 - второй регистр данных,

RM - регистр маски,

RN - регистр неперекрывающихся шаблонов,

RS - регистр перекрывающихся шаблонов,

S - вход синхронной установки в единичное состояние,

START - внешний вход пуска,

STOP - внешний вход останова,

Т - триггер,

TR2 - триггер задержки,

TSS - триггер пуска-останова,

1 - первый RS-триггер пуска-останова TSS,

2 - второй D-триггер задержки TR2,

3 - счетчик групп CTG,

4 - выходной буфер ОВ,

5 - дешифратор DC,

6₁, 6₂,…, 6m - группа из m элементов ИЛИ (OR),

7₁, 7₂,…, 7_m+1 - первая группа из (m+1) элементов И (AND),

8 - элемент И (AND),

9 - первый элемент ИЛИ (OR),

10 - второй элемент ИЛИ (OR),

11 - первый блок счета единиц,

12 - первый сумматор,

13 - регистр неперекрывающихся шаблонов RN,

14 - первый регистр данных R1,

15 - второй регистр данных R2,

16₁, 16₂,…, 16_m - группа из m блоков разрешения,

каждый содержит по (m+1) элементов И (AND),

17₁, 17₂,…, 17_m - группа из m компараторов (СОМР),

18₁, 18₂,…, 18m - группа из m блоков запрета,

каждый содержит по m элементов И-НЕ (NAND),

19₁, 19₂,…, 19_2m - вторая группа из 2 т элементов И (AND),

20 - регистр маски RM,

21 - второй блок счета единиц,

22 - второй сумматор,

23 - регистр перекрывающихся шаблонов RN.

Предлагаемое устройство содержит внешний m разрядный вход данных ID, внешний (m+1) разрядный вход заданного шаблона IG, внешний v разрядный вход разрядности шаблона IK, где v=]log₂(m+1)[(большее целое), группу внешних выходов данных QB, группу внешних выходов количества перекрывающихся шаблонов QS, группу внешних выходов количества неперекрывающихся шаблонов QN, первый RS-триггер пуска-останова TSS 1, второй D-триггер TR2 задержки 2, счетчик CTG групп 3, выходной буфер ОВ 4, дешифратор 5, группу из m элементов ИЛИ 6₁, 6₂,…, 6_m, первую группу из (m+1) элементов И 7₁, 7₂,…, 7_m+1, элемент И 8, первый элемент ИЛИ 9, второй элемент ИЛИ 10, первый блок счета единиц 11, первый сумматор 12, регистр неперекрывающихся шаблонов RN 13, первый R1 регистр данных 14, второй R2 регистр данных 15, группу из m блоков разрешения 16₁, 16₂,… 16m, каждый из которых содержит по (m+1) элементов И, группу из m компараторов 17₁, 17₂,… 17m, группу из m блоков запрета 18₁, 18₂,…, 18_m, каждый из которых содержит по m элементов И-НЕ, вторую группу из 2m элементов И 19₁, 19₂,…, 19_2m, регистр маски RM 20, второй блок счета единиц 21, второй сумматор 22, регистр перекрывающихся шаблонов RS 23.

В предлагаемое устройство также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый вход С, внутренняя 2m-разрядная шина данных BD, внутренняя (m × m) разрядная шина запрета ВВ, внутренняя шина (m+1) разрядная дешифрации разрядов BDC, внутренняя m разрядная шина совпадения BE, внутренняя (m+1) разрядная шина шаблона BG, внутренняя m разрядная шина маски ВМ, внутренняя m разрядная шина неперекрывающихся шаблонов BN, группа из М внутренних (m+1) разрядных шин данных D1,…, DM, внутренний флаг шаблонов FS, внутренний флаг неперекрывающихся шаблонов FN, внутренний флаг записи FW, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ,

Внешний вход асинхронной установки в нулевое состояние CLR соединен с соответствующими входами асинхронной установки в нулевое состояние CLR первого RS-триггера пуска-останова TSS 1 и второго D-триггера TR2 задержки.

Внешний тактовый вход устройства С соединен с входами синхронизации С первого RS-триггера пуска-останова TSS 1, второго D-триггера TR2 задержки 2, счетчика CTG групп 3, выходного буфера ОВ 4, регистра неперекрывающихся шаблонов RN 13, первого R1 регистра данных 14, второго R2 регистра данных 15, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23.

Внешний вход пуска устройства START соединен с входом S синхронной установки в единичное состояние первого RS-триггера пуска-останова TSS 1 и с входами R синхронной установки в нулевое состояние счетчика CTG групп 3, выходного буфера ОВ 4, регистра неперекрывающихся шаблонов RN 13, первого R1 регистр данных 14, второго R2 регистр данных 15, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23.

Внешний вход остановки устройства STOP соединен с входом R синхронной установки в нулевое состояние первого RS-триггера пуска-останова TSS 1.

Первый RS-триггер пуска-останова TSS 1 предназначен для выделения цикла работы предлагаемого устройства, между сигналами START и STOP, для входной последовательности данных ID размерности N, содержащей L групп размерности т.Причем прямой выход первого RS-триггера пуска-останова TSS 1 соединен с D-входом второго триггера TR2 задержки 2, с входами СЕ разрешения работы первого R1 регистра данных 14 и второго R2 регистра данных 15.

Выход второго D-триггера TR2 задержки соединен с входами СЕ разрешения работы счетчика CTG групп 3, регистра неперекрывающихся шаблонов RN 13, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23, а также соединен с первым входом элемента И 8, выход которого является внутренним флагом записи FW и соединен с входом СЕ разрешения записи в выходной буфер ОВ 4.

Счетчик CTG групп 3 предназначен для счета и хранения номера текущей группы входных данных. Второй D-триггер TR2 задержки 2 задерживает на один такт разрешение счета текущих групп в счетчике CTG групп 3 и записи в выходной буфер ОВ 4.

Причем (m+1) разрядов внешнего входа заданного шаблона IG соединены со вторыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов 7₁, 7₂,…, 7_m+1, выходы которых являются соответствующими одноименными (m+1) разрядами внутренней шины шаблона BQ которая соединена с группами входов первого операнда сравнения всех m компараторов из группы 17₁, 17₂,…, 17_m.

Выходы компараторов 17₁, 17₂,…, 17_m являются соответствующими одноименными m разрядами внутренней шины совпадения BE, которая соединена со второй группой информационных D-входов выходного буфера ОВ 4, с соответствующими входами первого элемента ИЛИ 9, второго блока счета единиц 21 и с первыми входами первых m элементов И из второй группы 19₁, 19₂,…, 19_m, выходы которых являются соответствующими m разрядами внутренней шины неперекрывающихся шаблонов BN, которая соединена с соответствующими входами второго элемента ИЛИ 10, первого блока счета единиц 11 и в каждом одноименном из m блоков запрета группы 18₁, 18₂,…, 18_m соединены со вторыми входами всех m элементов И-НЕ.

В первом 11 и втором 21 блоках счета осуществляется вычисление соответственно неперекрывающихся и перекрывающихся шаблонов IG заданной разрядности IK выявленных в текущей группе входных данных ID. На первом 12 и втором 22 сумматорах и соответствующих регистрах перекрывающихся RS 23 и неперекрывающихся RN 13 шаблонов реализованы накапливающие сумматоры, предназначенные для счета и хранения количества (суммы) перекрывающихся QS и неперекрывающихся QN шаблонов.

Группа внешних входов IK задания разрядности входного шаблона IG соединена с адресными входами дешифратора DC 5, у которого выходы, с первого выхода до m-го выхода, соединены с первыми входами соответствующих одноименных элементов ИЛИ группы из m элементов 6₁, 6₂,…, 6_m, выходы которых являются соответствующими одноименными разрядами, с первого разряда до m-го разряда внутренней шины дешифрации разрядов BDC, у которой (m+1)-й разряд соединен с (m+1)-м выходом дешифратора DC 5.

Выходы m элементов ИЛИ из группы 6₁, 6₂,…, 6_m, начиная с выхода m-го элемента 6_m до второго элемента 6₂, соединены со вторыми входами соответствующих предыдущих элементов ИЛИ группы 6₁, 6₂,…, 6_m, начиная с (m-1)-го элемента 6(_m-1) до первого элемента 6₁, а второй вход m-го элемента 6_m соединен с (m+1)-м выходом дешифратора DC 5.

При этом (m+1) разрядов внутренней шины дешифрации разрядов BDC соединены с первыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов И 7₁, 7₂,…, 7_m+1 и с первыми входами соответствующих одноименных (m+1) элементов И во всех m блоках разрешения группы 16₁, 16₂,…, 16_m, а также m разрядов внутренней шины дешифрации разрядов BDC, начиная со второго разряда до (m+1) разряда, соединены с первыми входами m элементов И-НЕ, начиная с первого элемента до m-го элемента, во всех m блоках запрета группы 18₁, 18₂,…, 18_m, выходы которых являются соответствующими (m × m) разрядами внутренней шины запрета ВВ.

Внешний m разрядный вход данных ID соединен с группой информационных D-входов первого R1 регистра данных 14, выходы которого являются соответствующими разрядами, начиная с (m+1)-го до 2m-го разряда, внутренней шины данных BD, а также соединены с группой информационных D-входов второго R2 регистра данных 15, выходы которого являются соответствующими разрядами, начиная с первого до m-го разряда, внутренней шины данных BD.

Разряды внутренней 2m разрядной шины данных BD группами по (m+1) разрядов, каждая из которых начинается с i-го разряда (i=1,…, m), соединены со вторыми входами соответствующих одноименных (m+1) элементов И в i-ых блоках разрешения группы 16₁, 16₂,…, 16_m, выходы которых являются разрядами одноименных М внутренних (m+1) разрядных шин данных из группы D1,…, DM, которые соединены с группами входов второго операнда сравнения соответствующих одноименных компараторов из группы 17₁, 17₂,…, 17_m.

Кроме того j-ый выход элемента И k-го блока запрета из группы 18₁, 18₂,…, 18_m (где j=1,…, m и k=1,…, m) во внутренней шине запрета ВВ соединен с соответствующим входом (j+k)-го элемента И второй группы из 2m элементов И 19₁, 19₂,…, 19_2m. При этом выходы вторых m элементов И, начиная с (m+1)-го до 2m-го элемента, из второй группы 19_m+1, 19_m+2,…, 19_2m соединены с группой информационных D-входов регистра маски RM 20, выходы которого являются соответствующими одноименными разрядами внутренней m разрядной шины маски ВМ, которые соединены со вторыми входами соответствующих одноименных первых m элементов И, начиная с первого до m-го элемента, из второй группы 19₁, 19₂,…, 19_m.

Выходы первого блока счета единиц 11 соединены с группой входов второго слагаемого первого сумматора 12, выход которого соединен с группой информационных D-входов регистра неперекрывающихся шаблонов RN 13, выходы которого соединены с группой входов первого слагаемого первого сумматора 12, а также являются группой внешних выходов количества неперекрывающихся шаблонов QN.

Выходы второго блока счета единиц 21 соединены с группой входов второго слагаемого второго сумматора 22, выход которого соединен с группой информационных D-входов регистра перекрывающихся шаблонов RS 23, выходы которого соединены с группой входов первого слагаемого второго сумматора 22, а также являются группой внешних выходов количества перекрывающихся шаблонов QS.

Выход первого элемента ИЛИ 9 является внутренним флагом шаблонов FS и соединен со вторым входом элемента И 8. Выход второго элемента ИЛИ 10 является внутренним флагом неперекрывающихся шаблонов FN и соединен с третьим информационным D-входом выходного буфера ОВ 4, у которого первая группа информационных D-входов соединена с выходами счетчика CTG групп 3.

Выходной буфер ОВ 4 также подключен к внешней шине ЕО управления обменом, а соответствующие выходы выходного буфера ОВ 4 являются группой внешних выходов данных QB и внешними флагами «Буфер заполнен» FF и «Буфер пуст» FZ.

ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ

Принцип работы предлагаемого устройства состоит в следующем.

Предлагаемое устройство позволяет детектировать в соседних m-разрядных группах входного N-разрядного двоичного числа группы соответствующие заданному шаблону групп IG, который содержит заданную последовательность единичных и нулевых бит.Разрядность шаблона IG может содержать до (m+1)-го разряда. Переменная разрядность шаблона задается двоичным кодом на входной шине IK в диапазоне 1,…, (m+1). Предлагаемое устройство формирует и записывает в выходной буфер ОВ 4 номера входных групп, двоичный код разряда начала выявленных групп соответствующих коду шаблона и значение флага неперекрывающихся шаблонов FN. При этом разряды выявленных соседних входных групп, совпадающих с заданным шаблоном IG, могут перекрываться и не перекрываться. Подсчет ведется раздельно для перекрывающихся и неперекрывающихся шаблонов.

Входное N разрядное двоичное число без знака разбивается на L=N/m групп по m разрядов в каждой группе. Группы входных данных G1, G2,…, GL последовательно поступают на входы устройства. При этом m двоичных разрядов каждой из L групп параллельно поступают на соответствующие входы данных ID. В течение работы устройства на внешних входах шаблона IG должна быть установлена заданная m-разрядная последовательность единичных и нулевых бит и код разрядности заданного шаблона на внешних входах IK.

Работа устройства начинается по единичному сигналу START=1 и завершается по единичному сигналу остановки STOP=1, который поступает на следующем такте после кода последней L-ой группы. Группы входных данных поступают в каждом такте.

Поиск (выявление, детектирование, анализ) осуществляется для каждых двух последовательных входных групп общей разрядностью 2m. При этом каждая входная группа G1, G2,…, GL сначала поступает на первый R1 регистр данных 14, а затем на следующем такте переписывается во второй R2 регистр данных 15 с одновременной загрузкой следующей соседней группы в первый R1 регистр данных 14. Второй TR2 триггер 2 осуществляет задержку начала анализа групп на один такт, для загрузки второй группы, и удержание на один такт для возможности записи результата в выходной буфер ОВ 4 после сигнала остановки STOP=1.

На каждом такте для двух соседних групп осуществляется поиск заданного шаблона групп IG разрядности IK на m компараторах из группы 17₁, 17₂,…, 17_m. При этом код «IK» текущей разрядности заданного шаблона IS передается на входы дешифратора DC 5. На выходах дешифратора DC 5 формируются унитарные коды «1 из IK», которые передаются на соответствующие входы группы 6₁, 6₂,…, 6_m из m элементов ИЛИ. Единичное значение, установленное на выходе дешифратора DC 5 соответствующем коду IK, далее последовательно передается по цепочке элементов ИЛИ 6₁, 6₂,…, 6_m в сторону младших разрядов. При этом на внутренней шине дешифрации разрядов BDC устанавливается упорядоченная последовательность единичных значений, начиная с первого разряда до IK-го разряда (при IK≤(m+1)) и нулевые значения с (IK+1)-го разряда до старшего (m+1)-го разряда (унитарный позиционный ряд 11…100…0 слева расположены младшие разряды).

Далее значения (m+1) разрядов с внутренней шины BDC поступают на первые входы соответствующих одноименных элементов И первой группы 7₁, 7₂,…, 7_m+1 и элементов И в m блоках разрешения группы 16₁, 16₂,…, 16_m, в которых на вторые входы элементов И поступают сдвинутые на один разряд соответствующие (m+1)-разрядные коды с внутренней 2m-разрядной шины данных BD, разрядами которой являются выходы первого R1 регистра данных 14 и второго R2 регистра данных 15.

При этом при единичных значениях разрядов шины BDC в первой группе элементов И 7₁, 7₂,…, 7_m+1 на внутреннюю шину шаблона BG передаются IK разрядов заданного шаблона IG, которые далее поступают на группы входов первого операнда сравнения всех компараторов из группы 17₁, 17₂,…, 17_m, а в m блоках разрешения из группы 16₁, 16₂,…, 16_m, выходы являются соответствующими разрядами одноименных внутренних шин данных из группы D1,…, DM, содержащих по (m+1) разрядов, которые передаются на группы входов второго операнда сравнения одноименных компараторов из группы 17₁, 17₂,…, 17_m. При этом на шинах первого и второго операндов сравнения компараторов из группы 17₁, 17₂,…, 17_m с (IK+1)-го разряда до старшего (m+1)-го разряда формируются нулевые значения. Одновременно на каждом такте также осуществляется счет входных групп G1, G2,…, GL на счетчике CTG групп 3.

На выходах группы компараторов 17₁, 17₂,…, 17_m формируются единичные значения при совпадении соответствующих (m+1)-разрядных групп с внутренней 2m-разрядной шины данных BD с кодом заданного шаблона групп IG и на внутренней шине совпадения BE формируется m-разрядный код расположения разрядов начала выявленных перекрывающихся шаблонов в текущей входной группе, номер которой устанавливается в счетчике CTG групп 3.

Далее, на основании нулевых значений соответствующих разрядов шины маски ВМ с выходов регистра маски RM 20 и нулевых значений с соответствующих выходов m блоков запрета из группы 18₁, 18₂,…, 18_m, в первых m элементах И, начиная с первого 19₁ до m-го 19_m элемента, из второй группы элементов И 19₁, 19₂,…, 19_2m осуществляется исключение выявленных перекрывающихся шаблонов, а значения с выходов элементов И 19₁, 19₂,…, 19_m являются соответствующими m разрядами внутренней шины неперекрывающихся шаблонов BN.

В каждом блоке из m блоков запрета группы 18₁, 18₂,…, 18_m, для разрядности IK заданного шаблона групп IG, на основании значений с внутренней шины неперекрывающихся шаблонов BN и с внутренней шины дешифрации разрядов BDC, формируются нулевые значения для следующих (IK-1) разрядов после разрядов начала групп выявленных неперекрывающихся шаблонов с шины BN, а единичные разряды формируются с IK-го разряда до старшего (m+1)-го разряда. Выходы блоков запрета из группы 18₁, 18₂,…, 18_m, являются соответствующими разрядами внутренней (m × m) разрядной шины запрета ВВ.

Кроме того на основании соответствующих разрядов внутренней (m × m) разрядной шины запрета ВВ на выходах старших m элементов И, начиная с (m+1)-го 19_m+1 до (2m)-го 19_2m элемента, из второй группы элементов И 19₁, 19₂,…, 19_2m, формируется код маски для исключения перекрывающихся шаблонов в следующей группе входных данных, который записывается в регистр маски RM 20.

Далее значения разрядов с внутренних шин совпадения BE (перекрывающихся шаблонов) и неперекрывающихся шаблонов BN поступают соответственно на первый 11 и второй 21 блоки счета единиц, в которых осуществляется счет количества перекрывающихся и неперекрывающихся шаблонов соответственно, которые далее передаются на первый 12 и второй 22 сумматоры, на которых проводится суммирование со значениями соответствующих сумм (количества) с регистров перекрывающихся RS и неперекрывающихся RN шаблонов в предыдущих группах. На первом 12 и втором 22 сумматорах и соответствующих регистрах перекрывающихся RS 23 и неперекрывающихся RN 13 шаблонов реализованы накапливающие сумматоры. Значения с выходов регистров перекрывающихся RS и неперекрывающихся RN шаблонов являются соответственно группами внешних выходов количества (суммы) перекрывающихся QS и неперекрывающихся QN шаблонов.

При наличии хотя бы одного единичного значения в разрядах на внутренней шине неперекрывающихся шаблонов BN на выходе второго элемента ИЛИ 10 формируется единичное значение внутреннего флага неперекрывающихся шаблонов FN.

При наличии хотя бы одного единичного значения в разрядах на внутренней шине совпадения BE (перекрывающихся шаблонов) на выходе первого элемента ИЛИ 9 формируется единичное значение внутреннего флага шаблонов FS=1, которое передается на элемент И 8 и при единичном значении на выходе второго D-триггера задержки TR2=1, на выходе элемента И 8 формируется единичное значение флага записи FW, по которому далее разрешается запись в выходной буфер ОВ 4 - номера входной группы со счетчика CTG 3, которые поступают на первую группу информационных D-входов, номера разрядов начала выявленных групп пересекающихся шаблонов с шины совпадения BE, которые поступают на вторую группу информационных D-входов, и значение флага неперекрывающихся шаблонов FN.

Предлагаемое устройство работает следующим образом.

При подаче сигнала на вход CLR асинхронной установки в нулевое состояние устанавливается первый RS-триггер пуска-останова TSS=0 и второй D-триггер задержки TR2=0.

Тактовые сигналы с входа С постоянно поступают на входы синхронизации С первого RS-триггера пуска-останова TSS 1, второго D-триггера TR2 задержки 2, счетчика CTG групп 3, выходного буфера ОВ 4, регистра неперекрывающихся шаблонов RN 13, первого R1 регистра данных 14, второго R2 регистра данных 15, регистра маски RM 20 и регистра перекрывающихся шаблонов RS 23, режимы работы которых задаются сигналами на соответствующих входах управления, а исполняются по фронтам тактовых сигналов С.

На фиг. 2 приведена схема поиска заданного IK=3 (011) разрядного шаблона IG=10100 в N=32 разрядном двоичном числе, содержащем L=8 четырехразрядных групп G1, G2,…, G8. На фиг. 2 в результате детектирования выявлены девять перекрывающихся шаблонов и семь неперекрывающихся шаблонов. На фиг. 4 приведена временная диаграмма работы предлагаемого устройства для IK=3 (011) разрядного шаблона IG=10100 и входных данных приведенных на фиг. 2.

На фиг. 3 приведена схема поиска заданного IK=5 (101) разрядного шаблона IG=11011 в N=32 разрядном двоичном числе, содержащем L=8 четырехразрядных групп G1, G2,…, G8. На фиг 3 в результате детектирования выявлены девять перекрывающихся шаблонов и пять неперекрывающихся шаблонов. На фиг. 5 приведена временная диаграмма работы предлагаемого устройства для IK=5 (101) разрядного шаблона IG=11011 и входных данных приведенных на фиг. 3.

Устройство начинает работать после подачи единичного сигнала START=1 (такт 1 на фиг. 4 и фиг. 5). При этом синхронно по фронту следующего тактового сигнала С (такт 2) в единичное состояние устанавливается первый RS-триггер 1 пуска-останова TSS=1 и в нулевое состояние устанавливаются счетчик CTG групп 3, регистр неперекрывающихся шаблонов RN 13, первый R1 регистр данных 14, второй R2 регистр данных 15, регистр маски RM 20 и регистр перекрывающихся шаблонов RS 23 и устанавливается начальный нулевой адрес в выходном буфере ОВ 4.

Единичное значение с выхода первого RS-триггера 1 пуска-останова TSS=1 поступает на информационный D-вход второго триггера задержки TR2 и разрешает на следующих тактах осуществлять прием групп входных данных в первый R1 регистр данных 14 с внешнего входа данных ID и запись данных с первого R1 регистра данных 14 во второй R2 регистр данных 15. При этом на фиг. 1-5 в группах ID, в шаблоне IG, в первом R1 14 и втором R2 15 регистрах, на компараторах СОМР и на внутренних шинах младшие разряды приведены слева.

В такте 2 (фиг. 4) на входе шаблона IG устанавливается код IG=10100 и на входе разрядности шаблона устанавливается двоичный код IK=3 (011), которые далее удерживаются во время работы устройства, и на вход данных ID также поступает m=4 разрядный код 0101 первой группы G1, который записывается в такте 3 в первый R1 регистр данных 14. Одновременно в такте 3 в единичное состояние переключается второй триггер задержки TR2, который разрешает на следующих тактах работать в счетном режиме счетчику CTG групп 3, на котором устанавливается код номера входной текущей группы, и разрешает передачу значения флага шаблонов FS через элемент И 8 на вход СЕ разрешения записи в выходной буфер ОВ 4. Одновременно в такте 2 нулевые значения устанавливаются на выходах всех компараторов из группы 17₁, 17₂,…, 17_m, по которым далее формируются нулевые значения на внутренних шинах BE, ВМ, BN и ВВ, а также нулевое значение флага шаблонов FS=0 (перекрывающихся шаблонов) и флага неперекрывающихся шаблонов FN=0. При этом устанавливаются единичные значения во всех (m × m)=16 разрядах шины запрета ВВ. Поэтому также единичные значения устанавливаются на m входах регистра маски RM 20, в который они будут записаны в такте 4 и далее передаются на внутреннюю шину маски ВМ=1111 и разрешают работу группы элементов И в соответствующих блоках запрета 18₁, 18₂,…, 18_m.

Кроме того код IK=3 (011) (фиг. 4) текущей разрядности заданного шаблона IG передается на входы дешифратора DC 5. При этом на выходах дешифратора DC 5 формируются унитарные коды «1 из IK, которые передаются на соответствующие первые входы m элементов ИЛИ из группы 6₁, 6₂,…, 6_m, вторые входы которых соединены по цепочке с выходами последующих элементов. Далее сформированный код передается на внутреннюю (m+1) разрядную шину дешифрации разрядов BDC. Для кода IK=3 (011) на шине BDC будет установлено значение унитарного позиционного ряда BDC=11100 (левые разряды младшие), по которому на следующих тактах разрешается передача только трех младших разрядов через первую группу элементов И 7₁, 7₂,…, 7_m+1 на внутреннюю (m+1) разрядную шину шаблона BG=10100, которые далее передаются на входы первого операнда сравнения всех компараторов СОМР 17₁, 17₂,…, 17_m. Одновременно по коду BDC=11100 в блоках разрешения 16₁, 16₂,…, 16_m на группу внутренних шин данных D1,…, DM разрешается также передача по три младших разряда для сдвинутых на один разряд в сторону старших разрядов соответствующих групп из (m+1) разряда с внутренней 2m-разрядной шины данных BD, разрядами которой являются выходы первого R1 регистра данных 14 и второго R2 регистра данных 15. Значения кодов с шин данных D1,…, DM передаются на входы вторых операндов сравнения одноименных компараторов СОМР 17₁, 17₂,…, 17_m.

Одновременно в такте 3 (фиг. 4) на вход данных ID поступает код 1011 второй группы G2, который записывается в такте 4 в первый R1 регистр данных 14, и одновременно код 0101 с выходов первого R1 регистра данных 14 записывается во второй R2 регистр данных 15. При этом на внутренней 2m-разрядной шине данных BD устанавливается 8-разрядный код 0101 1011. Одновременно в такте 4 увеличивается на единицу значение в счетчике 3 групп CTG=1, соответствующее первой входной группе G1, и далее в каждом такте увеличивается на единицу значение в счетчике 3 групп CTG для последующих входных групп G2, G3,…, G8.

Далее для кода BD=0101 1011 единичное значение формируется только на выходе второго компаратора 17₂ СОМР=0100, который передается на шину совпадения ВЕ=0100, что означает совпадение с шаблоном в группе, начинающейся со второго разряда. Далее по коду шины совпадения ВЕ=0100 и шины маски ВМ=1111 во втором блоке запрета 18₂ формируется код 0011, по которому запрещается передача возможных единичных значений в третьем и четвертом разрядах с выходов компараторов. Далее на шине неперекрывающихся шаблонов BN устанавливается код BN=0100, который совпадает с кодом шины совпадения ВЕ=0100 (перекрывающихся шаблонов). Кроме того так как выявленная группа соответствующая IK=3 (011) разрядному заданному шаблону IG=10100 располагается только в первой входной группе G1, то на выходах старших m элементов второй группы из элементов И 19_m+1,…, 19_2m формируется код 1111, который в такте 5 записывается в регистр маски RM 20 и передается на шину маски ВМ=1111, по которому разрешается работа группы элементов И в соответствующих блоках запрета 18₁, 18₂,…, 18_m.

Одновременно в такте 4 формируются единичные значения внутренних флагов неперекрывающихся шаблонов FN=1, шаблонов FS=1 и записи FW=1. Поэтому в такте 5 разрешается запись в выходной буфер ОВ 4 и по нулевому адресу записывается код ОВ(0)=1_0100_1 - значение с выхода счетчика групп 3 CTG=1, код второго разряда расположения начала младшего (левого) разряда выявленного шаблона в текущей первой группе G1, который поступает с внутренней шины ВЕ=0100, и единичное значение флага неперекрывающихся шаблонов FN=1. Также в такте 5 проводится счет выявленных шаблонов - перекрывающихся RS=1 и неперекрывающихся RN=1.

При этом одновременно в такте 4 на вход данных ID поступает код 0101 третьей группы G3, который записывается в такте 5 в первый R1 регистр данных 14, и одновременно код 1011 с выходов первого R1 регистра данных 14 записывается во второй R2 регистр данных 15. Одновременно в такте 5 увеличивается на единицу значение в счетчике 3 групп CTG=2. Поэтому на внутренней 2m-разрядной шине данных BD устанавливается код 1011 0101. При этом единичные значения формируются на выходах двух компараторов 17₁, 17₄ и устанавливается код СОМР=1001, что означает совпадение с шаблоном в двух группах (см. фиг. 2 и фиг. 4 такт 5), начинающихся с младшего первого и старшего четвертого разрядов второй входной группы G2.

При этом код СОМР=1001 передается на шину совпадения ВЕ=1001, по которому далее и на основании кода с шины маски ВМ=1111 формируются коды 0011 в первом 18₁ и четвертом 18₄ блоках запрета, по которым запрещается передача перекрывающихся шаблонов для двух последующих разрядов после первого и четвертого разрядов. Поэтому на шине неперекрывающихся шаблонов BN устанавливается код BN=1001, который совпадает с кодом шины совпадения ВЕ=1001 (перекрывающихся шаблонов). Кроме того на выходах старших m элементов второй группы из элементов И 19_m+1,…, 19_2m формируется код 0011, который в такте 6 записывается в регистр маски RM 20 и передается на шину маски ВМ=0011, по которому разрешается работа группы элементов И в соответствующих блоках запрета 18₁, 18₂,…, 18_m. При этом так как один разряд выявленного шаблона расположен во второй группе G2, а два разряда в третьей группе G3, то на следующем такте разрешается проверка сравнений начиная с третьего разряда.

Одновременно в такте 5 формируются единичные значения внутренних флагов неперекрывающихся шаблонов FN=1, шаблонов FS=1 и записи FW=1. Поэтому в такте 6 разрешается запись в выходной буфер ОВ 4 и по первому адресу записывается код ОВ(1)=2_1001_1 - значение с выхода счетчика групп 3 CTG=2, код первого и четвертого разрядов расположения начала двух выявленных шаблонов в текущей второй группе G2, который поступает с внутренней шины ВЕ=1001, и единичное значение флага неперекрывающихся шаблонов FN=1. Также в такте 6 проводится счет выявленных шаблонов - перекрывающихся RS=3 и неперекрывающихся RN=3.

Одновременно в такте 5 на вход данных ID поступает код 0100 четвертой группы G4, который записывается в такте 6 в первый R1 регистр данных 14, и одновременно код 0101 с выходов первого R1 регистра данных 14 записывается во второй R2 регистр данных 15, а также увеличивается на единицу значение в счетчике 3 групп CTG=3. Поэтому далее на внутренней 2m-разрядной шине данных BD устанавливается код 0101 0100. При этом единичные значения формируются на выходах двух компараторов второго 17₂ и четвертого 17₄ и устанавливается код СОМР=0101, что означает совпадение с шаблоном в двух группах (см. фиг. 2 и фиг. 4 такт 6), начинающихся со второго и старшего четвертого разрядов третьей входной группы G3.

При этом код СОМР=0101 передается на шину совпадения ВЕ=0101, по которому далее и на основании кода с шины маски ВМ=0011 запрещается передача перекрывающегося шаблона для второго разряда. Поэтому на шине неперекрывающихся шаблонов BN устанавливается код BN=0001. Кроме того на выходах старших m элементов второй группы из элементов И 19_m+1,…, 19_2m формируется код 0011, который в такте 6 записывается в регистр маски RM 20 и передается на шину маски ВМ=0011, по которому разрешается работа группы элементов И в соответствующих блоках запрета 18₁, 18₂,…, 18_m. При этом так как один разряд выявленного шаблона расположен во третьей группе G3, а два разряда в четвертой группе G4, то на следующем такте разрешается проверка сравнений начиная с третьего разряда.

Одновременно в такте 6 формируются единичные значения внутренних флагов неперекрывающихся шаблонов FN=1, шаблонов FS=1 и записи FW=1. Поэтому в такте 7 разрешается запись в выходной буфер ОВ 4 и по второму адресу записывается код ОВ(2)=3_0101_1 - значение с выхода счетчика групп 3 CTG=3, код второго и четвертого разрядов расположения начала двух выявленных перекрывающихся шаблонов в текущей третьей группе G3, который поступает с внутренней шины ВЕ=0101, и единичное значение флага неперекрывающихся шаблонов FN=1, так как один из шаблонов неперекрывающийся. Также в такте 7 проводится счет выявленных шаблонов - перекрывающихся RS=5 и неперекрывающихся RN=4.

Одновременно в такте 6 на вход данных ID поступает код 1010 пятой группы G5, который записывается в такте 7 в первый R1 регистр данных 14, и одновременно код 0100 с выходов первого R1 регистра данных 14 записывается во второй R2 регистр данных 15, а также увеличивается на единицу значение в счетчике 3 групп CTG=4. Поэтому далее на внутренней 2m-разрядной шине данных BD устанавливается код 0100 1010. При этом на выходах всех компараторов 17₁, 17₂,…, 17_m устанавливаются нулевые значения, код СОМР=0000, так как не обнаружено совпадений с шаблоном IG=10100 с началом шаблонов в группе G4. Поэтому формируется также нулевое значение флага записи FW=0 и в такте 8 отсутствует запись в выходной буфер ОВ 4, а в регистр маски RM 20 записывается код маски ВМ=1111, по которому разрешается работа группы элементов И в соответствующих блоках запрета 18₁,18₂,…, 18_m.

Одновременно в такте 8 на шине данных BD устанавливается код 1010 1110 для которого на выходах компараторов 17₁, 17₂,…, 17_m устанавливается код СОМР=1010 соответствующий двум перекрывающимся выявленным шаблонам, начинающимся с первого и третьего разрядов пятой входной группы G5. При этом в блоках запрета 18₁, 18₂,…, 18_m и второй группы элементов И 19₁,…, 19_2m исключается перекрывающийся шаблон с началом со третьего разряда и на шине неперекрывающихся шаблонов BN устанавливается код BN=1000, а в регистр маски RM 20 записывается код маски ВМ=1111 для разрешения сравнения на следующем во всех разрядах следующей шестой группе, так как все разряды выявленного неперекрывающегося шаблона, с началом с первого разряда, расположены в пятой группе. В такте 9 осуществляется запись в выходной буфер ОВ 4 по третьему адресу записывается код ОВ(3)=5_1010_1, а также проводится счет выявленных шаблонов - перекрывающихся RS=7 и неперекрывающихся RN=5.

Кроме того в такте 9 аналогично рассмотренному алгоритму формируются значения кодов на шинах ВЕ=0010 и BN=0010, шине маски ВМ=1111, а также на такте 10 в выходной буфер ОВ 4 по четвертому адресу записывается код ОВ(4)=6_0010_1, а также проводится счет выявленных шаблонов - перекрывающихся RS=8 и неперекрывающихся RN=6.

Далее на такте 10 на шине данных BD устанавливается код 1000 0101 для которого на выходах компараторов 17₁, 17₂,…, 17_m устанавливается код СОМР=1010 нулевые значения, код СОМР=0000, так как не обнаружено совпадений с шаблоном IG=10100. Поэтому формируется также нулевое значение флага записи FW=0 и в такте 11 отсутствует запись в выходной буфер ОВ 4, а в регистр маски RM 20 записывается код маски ВМ=1111, по которому разрешается работа группы элементов И в соответствующих блоках запрета 18₁,18₂,…, 18_m.

Одновременно в такте 10 поступает единичный сигнал STOP=1, по которому по фронту тактового сигнала С в такте 11 в нулевое состояние устанавливается первый RS-триггер 1 пуска-останова TSS=0. При этом код 0101 для восьмой группы G8 с выходов первого R1 регистра данных 14 записывается во второй R2 регистр данных 15, а также увеличивается на единицу значение в счетчике 3 групп CTG=8. При этом на выходах компараторов 17₁, 17₂,…, 17_m устанавливается код СОМР=0100 соответствующий одному выявленному неперекрывающемуся шаблону, начинающемуся со второго разряда восьмой входной группы G8. Поэтому на такте 12 в выходной буфер ОВ 4 по пятому адресу записывается код ОВ(5)=8_0100_1, а также проводится счет выявленных шаблонов - перекрывающихся RS=9 и неперекрывающихся RN=7.

Таким образом, для входного N=32 разрядного двоичного числа приведенного на фиг. 2 в выходной буфер ОВ 4 записаны по шести адресам ОВ(0),…, ОВ(5) номера входных групп, коды номеров разрядов соответствующие расположению начала перекрывающихся шаблонов в группах соответствующих заданному шаблону IG=10100 и значение флага неперекрывающихся шаблонов FN. Кроме того на группы внешних выходов передаются коды количества перекрывающихся шаблонов QS=9 и неперекрывающихся шаблонов QN=7 в соответствии с фиг. 2.

Для последовательности входных данных ID приведенных на фиг. 5 осуществляется поиск групп для 1IK=5 (101) разрядов заданного шаблона IG=11011, которые устанавливаются на соответствующих входах.

Обработка следующего входного 32-х разрядного двоичного числа начинается после подачи единичного сигнала START=1. Аналогично рассмотренному выше алгоритму осуществляется начальная установка триггеров TSS 1 и TR2, установка в нулевое состояние счетчика CTG 3, регистров данных R1 15 и R2 15 и регистра маски RM 20 и устанавливается начальный нулевой адрес в выходном буфере ОВ 4.

Кроме того для кода IK=5 (101) разрядности на шине BDC будет установлено значение унитарного позиционного ряда BDC=11111 (левые разряды младшие), по которому на следующих тактах разрешается передача всех пяти (m+1) разрядов заданного шаблона IG=11011 через первую группу элементов И 7₁, 7₂,…, 7_m+1 на внутреннюю (m+1) разрядную шину шаблона BG=11011 и пяти разрядов в блоках разрешения 16₁, 16₂,…, 16_m на группу внутренних шин данных D1,…, DM, которые далее сравниваются на компараторах СОМР 17₁, 17₂,…, 17_m.

В такте 4 на внутренней 2m-разрядной шине данных BD устанавливается 8-разрядный код BD=1101 1011, для которого на выходах компараторов СОМР 17₁, 17₂,…, 17_m и шине совпадения BE формируется код BE (СОМР)=1001, что означает совпадение с шаблоном в двух перекрывающихся группах, начинающихся с первого и четвертого разрядов для первой входной группы G1. Далее в блоках запрета 18₁, 18₂,…, 18_m осуществляется исключение перекрывающегося шаблона с четвертого разряда, поэтому на шине неперекрывающихся шаблонов BN устанавливается код BN=1000. При этом так как для выявленной неперекрывающейся группы, с началом в первом разряде, первые четыре разряда располагаются в первой группе G1, а один разряд во второй группе G2, то в такте 5 в регистре маски RM 20 устанавливается код ВМ=0111, разрешающий начинать сравнение для группы G2 со второго разряда. Одновременно в такте 4 увеличивается на единицу значение в счетчике 3 групп CTG=1, соответствующее первой входной группе G1.

Одновременно в такте 4 формируются единичные значения внутренних флагов неперекрывающихся шаблонов FN=1, шаблонов FS=1 и записи FW=1. Поэтому в такте 5 разрешается запись в выходной буфер ОВ 4 и по нулевому адресу записывается код ОВ(0)=1_1001_1 - значение с выхода счетчика групп 3 CTG=1, код разрядов для выявленных перекрывающихся шаблонов в текущей первой группе G1, который поступает с внутренней шины ВЕ=1001, и единичное значение флага неперекрывающихся шаблонов FN=1. Также в такте 5 проводится счет выявленных шаблонов -перекрывающихся RS=2 и неперекрывающихся RN=1.

Далее для групп G2 и G3 в тактах 4-7 выявляются две неперекрывающиеся группы соответствующие заданному шаблону IG=11011, для которых осуществляется запись соответствующих данных по первому и второму адресам в выходной буфер ОВ 4 - ОВ(1)=2_0010_1 и ОВ(2)=3_0001_1, а также проводится счет двух выявленных шаблонов - перекрывающихся RS=4 и неперекрывающихся RN=3.

Кроме того на такте 7 в регистр маски RM 20 записываются нулевые значения кода маски ВМ=0000, так как для выявленного шаблона в третьей группе G3 четыре разряда расположены в четвертой группе G4. Поэтому для кода на шине BD=1011 0110 на шине совпадения формируется код BE (СОМР)=0010, но на шине неперекрывающихся шаблонов BN устанавливается нулевой код BN=0000 и формируется нулевое значение флага неперекрывающихся шаблонов FN=0. Поэтому на такте 8 в выходной буфер ОВ 4 по третьему адресу записывается значение ОВ(3)=4_0010_0, а также проводится счет только перекрывающихся шаблонов RS=5 и одновременно в регистр маски RM 20 записываются единичные значения кода маски ВМ=1111.

Также в такте 8 для кода на шине BD=0110 1101 выявлена одна неперекрывающаяся группа BE (СОМР)=0100 для которой в такте 9 в выходной буфер ОВ 4 по четвертому адресу записывается значение ОВ(4)=5_0100_1, а также проводится счет выявленного шаблона - перекрывающихся RS=6 и неперекрывающихся RN=4 и одновременно в регистр маски RM 20 записывается значение кода маски ВМ=0011.

На следующем такте 9 для кода на шине BD=1101 1011 выявляются две перекрывающиеся группы BE (СОМР)=1001, а на шине неперекрывающихся шаблонов BN устанавливается код BN=0001. Поэтому в такте 10 в выходной буфер ОВ 4 по пятому адресу записывается значение ОВ(5)=6_1001_1, а также проводится счет выявленных шаблонов - перекрывающихся RS=8 и неперекрывающихся RN=5 и одновременно в регистр маски RM 20 записывается нулевое значение кода маски ВМ=0000.

Также в такте 10 для кода на шине BD=1011 0110 выявлена одна перекрывающаяся группа BE (СОМР)=0010, а на шине неперекрывающихся шаблонов BN устанавливается нулевой код BN=0000 и формируется нулевое значение флага неперекрывающихся шаблонов FN=0. Поэтому на такте 11 в выходной буфер ОВ 4 по шестому адресу записывается значение ОВ(6)=7_0010_0, а также проводится счет только перекрывающихся шаблонов RS=9.

Одновременно в такте 10 поступает единичный сигнал STOP=1, по которому в такте 11 нулевое состояние переключается RS-триггер 1 пуска-останова TSS=0 и далее на такте 12 второй D-триггера задержки TR2=0.

Считывание результатов на группу внешних выходов данных QB из выходного буфера ВО 4 выполняется под управлением по внешней шине управления ЕО. При реализации выходного буфера ВО 4 в виде двухпортовой памяти FIFO, обмен можно выполнять в процессе детектирования групп с учетом значений флагов «Буфер пуст» FZ и «Буфер заполнен» FF.

Обработка следующего входного N разрядного двоичного числа начинается после подачи единичного сигнала START=1.

Предлагаемое устройство может быть применено для аппаратной реализации статистических тестов разработанных лабораторией информационных технологий Национального института стандартов и технологий (NIST, США), целью которых является определение меры случайности двоичных последовательностей порожденных генераторами случайных чисел. В частности предлагаемое устройство реализует тесты на совпадение неперекрывающихся и перекрывающихся заданных шаблонов с возможностью задания переменной разрядности от одного до (m+1) бит с последовательными парами групп из входных данных размерностью 2m бит. При этом если обнаружен перекрывающийся шаблон, то разрешается сравнение соседних групп входных данных со сдвигом на один разряд, а если найден неперекрывающийся шаблон, то разрешается сравнение с бита следующего за найденным шаблоном. Цель - выявить генераторы случайных или псевдослучайных чисел, формирующие слишком часто заданные непериодические шаблоны.

При обработке результатов физических экспериментов предлагаемое устройство обеспечивает выявление непериодических событий (шаблонов - заданной группы из последовательностей единичных бит (длительности событий) и нулевых бит (интервалов между ними)) и координат событий.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство решает поставленную задачу и соответствует заявляемому техническому результату -задание разрядности шаблона, выявление как перекрывающихся, так и неперекрывающихся шаблонов, содержащих заданные группы (последовательности) из единичных и нулевых бит, их расположение в группах входных данных и определение количества выявленных шаблонов.

Claims (18)

1. Устройство групповой структуры для детектирования шаблонов бит переменной разрядности, содержащее внешний m-разрядный вход данных ID, внешний (m+1)-разрядный вход заданного шаблона IG, внешний v-разрядный вход разрядности шаблона IK, где v=]log₂(m+1)[(большее целое), группу внешних выходов данных QB, группу внешних выходов количества перекрывающихся шаблонов QS, группу внешних выходов количества неперекрывающихся шаблонов QN, первый RS-триггер пуска-останова TSS (1), второй D-триггер TR2 задержки (2), счетчик CTG групп (3), выходной буфер ОВ (4), дешифратор (5), группу из m элементов ИЛИ (6₁, 6₂,…, 6_m), первую группу из (m+1) элементов И (7₁, 7₂,…, 7_m+1), элемент И (8), первый элемент ИЛИ (9), второй элемент ИЛИ (10), первый блок счета единиц (11), первый сумматор (12), регистр неперекрывающихся шаблонов RN (13), первый R1 регистр данных (14), второй R2 регистр данных (15), группу из m блоков разрешения (16₁, 16₂,…, 16_m), каждый из которых содержит по (m+1) элементов И, группу из m компараторов (17₁, 17₂,…, 17_m), группу из m блоков запрета (18₁, 18₂,…, 18_m), каждый из которых содержит по m элементов И-НЕ, вторую группу из 2m элементов И (19₁, 19₂,…, 19_2m), регистр маски RM (20), второй блок счета единиц (21), второй сумматор (22), регистр перекрывающихся шаблонов RS (23),
2. а также введены внешние входы асинхронной установки в нулевое состояние CLR, пуска устройства START, остановки устройства STOP и тактовый вход С, внутренняя 2m-разрядная шина данных BD, внутренняя (m×m)-разрядная шина запрета ВВ, внутренняя (m+1)-разрядная шина дешифрации разрядов BDC, внутренняя m-разрядная шина совпадения BE, внутренняя (m+1)-разрядная шина шаблона BG, внутренняя m-разрядная шина маски ВМ, внутренняя m-разрядная шина неперекрывающихся шаблонов BN, группа из М внутренних (m+1)-разрядных шин данных D1 ,…, DM, внутренний флаг шаблонов FS, внутренний флаг неперекрывающихся шаблонов FN, внутренний флаг записи FW, внешняя шина управления обменом ЕО, внешние флаг «Буфер заполнен» FF и флаг «Буфер пуст» FZ,
3. причем внешний вход асинхронной установки в нулевое состояние CLR соединен с соответствующими входами асинхронной установки в нулевое состояние CLR первого RS-триггера пуска-останова TSS (1) и второго D-триггера TR2 задержки (2),
4. внешний тактовый вход устройства С соединен с входами синхронизации С первого RS-триггера пуска-останова TSS (1), второго D-триггера TR2 задержки (2), счетчика CTG групп (3), выходного буфера ОВ (4), регистра неперекрывающихся шаблонов RN (13), первого R1 регистра данных (14), второго R2 регистра данных (15), регистра маски RM (20) и регистра перекрывающихся шаблонов RS (23),
5. внешний вход пуска устройства START соединен с входом S синхронной установки в единичное состояние первого RS-триггера пуска-останова TSS (1) и с входами R синхронной установки в нулевое состояние счетчика CTG групп (3), выходного буфера ОВ (4), регистра неперекрывающихся шаблонов RN (13), первого R1 регистра данных (14), второго R2 регистра данных (15), регистра маски RM (20) и регистра перекрывающихся шаблонов RS (23),
6. внешний вход остановки устройства STOP соединен с входом R синхронной установки в нулевое состояние первого RS-триггера пуска-останова TSS (1),
7. причем прямой выход первого RS-триггера пуска-останова TSS (1) соединен с D-входом второго триггера TR2 задержки (2), с входами СЕ разрешения работы первого R1 регистра данных (14) и второго R2 регистра данных (15),
8. выход второго D-триггера TR2 задержки соединен с входами СЕ разрешения работы счетчика CTG групп (3), регистра неперекрывающихся шаблонов RN (13), регистра маски RM (20) и регистра перекрывающихся шаблонов RS (23), а также соединен с первым входом элемента И (8), выход которого является внутренним флагом записи FW и соединен с входом СЕ разрешения записи в выходной буфер ОВ (4),
9. причем (m+1) разрядов внешнего входа заданного шаблона IG соединены со вторыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов (7₁, 7₂,…, 7_m+1), выходы которых являются соответствующими одноименными (m+1) разрядами внутренней шины шаблона BG, которая соединена с группами входов первого операнда сравнения всех m компараторов из группы (17₁, 17₂,…, 17_m), выходы которых являются соответствующими одноименными m разрядами внутренней шины совпадения BE, которая соединена со второй группой информационных D-входов выходного буфера ОВ (4), с соответствующими входами первого элемента ИЛИ (9), второго блока счета единиц (21) и с первыми входами первых m элементов И из второй группы (19₁, 19₂,…, 19_m), выходы которых являются соответствующими m разрядами внутренней шины неперекрывающихся шаблонов BN, которая соединена с соответствующими входами второго элемента ИЛИ (10), первого блока счета единиц (11) и в каждом одноименном из m блоков запрета группы (18₁, 18₂,…, 18_m) соединены со вторыми входами всех m элементов И-НЕ,
10. причем группа внешних входов IK задания разрядности входного шаблона IG соединена с адресными входами дешифратора DC 5, у которого выходы, с первого выхода до m-го выхода, соединены с первыми входами соответствующих одноименных элементов ИЛИ группы из m элементов (6₁, 6₂,…, 6_m), выходы которых являются соответствующими одноименными разрядами, с первого разряда до m-го разряда внутренней шины дешифрации разрядов BDC, у которой (m+1)-й разряд соединен с (m+1)-м выходом дешифратора DC (5), а также выходы m элементов ИЛИ из группы (6₁, 6₂,…, 6_m), начиная с выхода m-го элемента (6_m) до второго элемента (6₂), соединены со вторыми входами соответствующих предыдущих элементов ИЛИ группы (6₁, 6₂,…, 6_m), начиная с (m-1)-го элемента (6_m-1) до первого элемента (6₁), а второй вход m-го элемента (6_m) соединен с (m+1)-м выходом дешифратора DC (5),
11. при этом (m+1) разрядов внутренней шины дешифрации разрядов BDC соединены с первыми входами соответствующих одноименных элементов И первой группы из (m+1) элементов И (7₁, 7₂,…, 7_m+1) и с первыми входами соответствующих одноименных (m+1) элементов И во всех m блоках разрешения группы (16₁, 16₂,…, 16_m), а также m разрядов внутренней шины дешифрации разрядов BDC, начиная со второго разряда до (m+1) разряда, соединены с первыми входами m элементов И-НЕ, начиная с первого элемента до m-го элемента, во всех m блоках запрета группы (18₁, 18₂,…, 18_m), выходы которых являются соответствующими (m×m) разрядами внутренней шины запрета ВВ,
12. внешний m-разрядный вход данных ID соединен с группой информационных D-входов первого R1 регистра данных (14), выходы которого являются соответствующими разрядами, начиная с (m+1)-го до 2m-го разряда, внутренней шины данных BD, а также соединены с группой информационных D-входов второго R2 регистра данных (15), выходы которого являются соответствующими разрядами, начиная с первого до m-го разряда, внутренней шины данных BD,
13. причем разряды внутренней 2m-разрядной шины данных BD группами по (m+1) разрядов, каждая из которых начинается с i-го разряда (i=1,…, m), соединены со вторыми входами соответствующих одноименных (m+1) элементов И в i-х блоках разрешения группы (16₁, 16₂,…, 16_m), выходы которых являются разрядами одноименных М внутренних (m+1)-разрядных шин данных из группы D1,…, DM, которые соединены с группами входов второго операнда сравнения соответствующих одноименных компараторов из группы (17₁, 17₂,…, 17_m),
14. кроме того, j-й выход элемента И k-го блока запрета из группы (18₁, 18₂,…, 18_m) (где j=1,…, m и k=1,…, m) во внутренней шине запрета ВВ соединен с соответствующим входом (j+k)-го элемента И второй группы из 2m элементов И (19₁, 19₂,…, 19_2m), при этом выходы вторых m элементов И, начиная с (m+1)-го до 2m-го элемента, из второй группы (19_m+1, 19_m+2,…, 19_2m) соединены с группой информационных D-входов регистра маски RM (20), выходы которого являются соответствующими одноименными разрядами внутренней m-разрядной шины маски ВМ, которые соединены со вторыми входами соответствующих одноименных первых m элементов И, начиная с первого до m-го элемента, из второй группы (19₁, 19₂,…, 19_m),
15. причем выходы первого блока счета единиц (11) соединены с группой входов второго слагаемого первого сумматора (12), выход которого соединен с группой информационных D-входов регистра неперекрывающихся шаблонов RN (13), выходы которого соединены с группой входов первого слагаемого первого сумматора (12), а также являются группой внешних выходов количества неперекрывающихся шаблонов QN,
16. причем выходы второго блока счета единиц (21) соединены с группой входов второго слагаемого второго сумматора (22), выход которого соединен с группой информационных D-входов регистра перекрывающихся шаблонов RS (23), выходы которого соединены с группой входов первого слагаемого второго сумматора (22), а также являются группой внешних выходов количества перекрывающихся шаблонов QS,
17. кроме того, выход первого элемента ИЛИ (9) является внутренним флагом шаблонов FS и соединен со вторым входом элемента И (8), а выход второго элемента ИЛИ (10) является внутренним флагом неперекрывающихся шаблонов FN и соединен с третьим информационным D-входом выходного буфера ОВ (4), у которого первая группа информационных D-входов соединена с выходами счетчика CTG групп (3),
18. кроме того, выходной буфер ОВ (4) также подключен к внешней шине ЕО управления обменом, а соответствующие выходы выходного буфера ОВ (4) являются группой внешних выходов данных QB и внешними флагами «Буфер заполнен» FF и «Буфер пуст» FZ.

Images