RU2688263C1 - Цифро-аналоговая следящая система - Google Patents
Цифро-аналоговая следящая система Download PDFInfo
- Publication number
- RU2688263C1 RU2688263C1 RU2018127694A RU2018127694A RU2688263C1 RU 2688263 C1 RU2688263 C1 RU 2688263C1 RU 2018127694 A RU2018127694 A RU 2018127694A RU 2018127694 A RU2018127694 A RU 2018127694A RU 2688263 C1 RU2688263 C1 RU 2688263C1
- Authority
- RU
- Russia
- Prior art keywords
- digital
- bit
- computing device
- input
- bit adder
- Prior art date
Links
- 238000010276 construction Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000003068 static effect Effects 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002574 poison Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относится к области автоматики и может быть использовано при построении следящих систем, управляемых от цифровых вычислительных устройств. Технический результат заключается в уменьшении зоны нечувствительности следящей системы и погрешности воспроизведения скорости и, как следствие, в повышении точности системы. Указанный технический результат достигается за счет того, что в цифро-аналоговую следящую систему, содержащую задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод, введен между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход младшего разряда n-разрядного сумматора, а по остальным разрядам на второй вход n-разрядного сумматора поступают постоянные нули. 5 ил.
Description
Изобретение относится к области автоматики и может быть использовано при построении следящих систем, управляемых от цифровых вычислительных устройств.
Известна аналого-цифровая следящая система (авторское свидетельство №557351, СССР, 09.07.1977 г.), взятая за прототип, которая содержит: цифровое вычислительное устройство (ЦВУ), которое является задающим устройством, цифро-аналоговый преобразователь (ЦАП) и привод.
Недостатком прототипа является повышенные ошибки воспроизведения скорости на ее нижнем пороге.
Технический результат предлагаемого изобретения заключается в уменьшении ошибки воспроизведения скорости приводом и зоны нечувствительности следящей системы, и, как следствие, в повышении точности системы.
Указанный технический результат достигается за счет того, что в цифро-аналоговую следящую систему, содержащую задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем введен n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход младшего разряда n-разрядного сумматора, а по остальным разрядам на второй вход n-разрядного сумматора поступают постоянные нули.
Изобретение поясняется следующими чертежами:
На фиг. 1 представлена блок-схема цифроаналоговой следящей системы, где:
1 - задающее цифровое вычислительное устройство (ЦВУ),
2 - n-разрядный сумматор,
3 - цифро-аналоговый преобразователь,
4 - скоростной привод.
На фиг. 2, 3 представлены графики отработки скорости на нижнем пороге прототипа.
На фиг. 4, 5 представлены графики отработки скорости на нижнем пороге предлагаемой цифро-аналоговой следящей системы.
Изобретение осуществляется следующим образом.
Задающее ЦВУ соединено со скоростным приводом, который воспроизводит скорость, через цифро-аналоговый преобразователь (ЦАП), как показано на фиг. 1. Скоростной привод содержит электродвигатель, редуктор, датчик скорости и усилительно-преобразующие устройства (на фиг. 1 не показано). Задающее ЦВУ формирует заданное значение скорости 
в виде параллельного двоичного кода, n старших разрядов которого поступает на 1-ый вход введенного между ЦВУ и ЦАП n-разрядного сумматора. На второй вход младшего разряда n-разрядного поступает «n+1» разряд от задающего ЦВУ (старший из отбрасываемых разрядов ЦВУ), а по остальным разрядам 2-го входа n-разрядного сумматора поступают постоянные нули. Таким образом, на выходе n-разрядного сумматора формируется «поразрядный код с учетом состояния «n+1» разряда задающего ЦВУ. И этот «поразрядный код поступает на ЦАП, аналоговый выход которого является входом для скоростного привода, который отрабатывает скорость с учетом предложенной коррекции.
Эффективность предложенного устройства поясняется на фиг. 2, 3, 4, 5, где приведена статическая характеристика отработанной скорости 
в функции от заданного значения скорости 
в диапазоне нулевой и минимальной скоростях.
По оси абсцисс откладываются заданные значения скорости с квантом, соответствующим кванту «n+1» разряда задающего ЦВУ. Для конкретного примера: для 12-ти разрядного ЦАП с напряжением Umax равным 10 В и привода с максимальной отработанной скоростью 
равной 240°/с имеем квант ЦАП равный 5mv и ему соответствует квант скорости «n»-ого разряда 
равный 0,1°/с, а квант скорости «n+1» разряда 
равен 0,05%. По оси ординат приведены значения выходного напряжения U с ЦАП и отработки скорости 
с учетом «n»-разрядной сетки ЦАП. Причем в статике и при выбранных масштабах графики изменения скорости 
и напряжения U совпадают. Прямая, проведенная под углом 45° к оси абсцисс, при выбранных масштабах по осям абсцисс и ординат, отражает идеальную зависимость отработанной скорости от заданного значения. Отклонение от этой прямой - это мера погрешности воспроизведения скорости системой. Таким образом, как показано на фиг. 2, 3, 4, 5, в области нулевой и минимальной скоростях предложенная система имеет зону нечувствительности и абсолютную погрешность в два раза меньшую, чем у прототипа.
Таким образом, предложенное устройство позволяет в два раза улучшить отработку скорости на нижнем пороге без использования дорогих высокоразрядных ЦАП за счет использования в цифровом коде, формируемом задающим ЦВУ, дополнительного разряда «n+1».
Claims (1)
- Цифро-аналоговая следящая система, содержащая задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод, отличающаяся тем, что между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем введен n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход n-разрядного сумматора, а по остальным разрядам на второй вход младшего разряда n-разрядного сумматора поступают постоянные нули.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018127694A RU2688263C1 (ru) | 2018-07-27 | 2018-07-27 | Цифро-аналоговая следящая система |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018127694A RU2688263C1 (ru) | 2018-07-27 | 2018-07-27 | Цифро-аналоговая следящая система |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2688263C1 true RU2688263C1 (ru) | 2019-05-21 |
Family
ID=66636590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018127694A RU2688263C1 (ru) | 2018-07-27 | 2018-07-27 | Цифро-аналоговая следящая система |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2688263C1 (ru) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU557351A1 (ru) * | 1975-07-18 | 1977-05-05 | Предприятие П/Я В-2942 | Аналого-цифрова след ща система |
| RU2018899C1 (ru) * | 1991-02-25 | 1994-08-30 | Бессонов Рудольф Игоревич | Цифровая следящая система |
| RU2028731C1 (ru) * | 1989-07-31 | 1995-02-09 | Леонид Анатольевич Овчинников | Следящий аналого-цифровой преобразователь |
| US7129875B1 (en) * | 2003-10-31 | 2006-10-31 | Texas Instruments Incorporated | Tracking reference system for analog-to-digital converter systems |
-
2018
- 2018-07-27 RU RU2018127694A patent/RU2688263C1/ru active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU557351A1 (ru) * | 1975-07-18 | 1977-05-05 | Предприятие П/Я В-2942 | Аналого-цифрова след ща система |
| RU2028731C1 (ru) * | 1989-07-31 | 1995-02-09 | Леонид Анатольевич Овчинников | Следящий аналого-цифровой преобразователь |
| RU2018899C1 (ru) * | 1991-02-25 | 1994-08-30 | Бессонов Рудольф Игоревич | Цифровая следящая система |
| US7129875B1 (en) * | 2003-10-31 | 2006-10-31 | Texas Instruments Incorporated | Tracking reference system for analog-to-digital converter systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158369B2 (en) | A/D converter | |
| EP0541540A1 (en) | Analog-to-digital converter employing a pipelined multi-stage architecture | |
| JP2009296629A (ja) | フラッシュタイプａ／ｄ変換器における電圧ステップの非線形分配 | |
| CN1692555A (zh) | 具有最小化转换误差的a/d转换器 | |
| CN1115591A (zh) | 语音数字化的设备和方法 | |
| CN1288848C (zh) | 用引入的非线性改善模数转换器线性的结构和方法 | |
| US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
| RU2688263C1 (ru) | Цифро-аналоговая следящая система | |
| CN103959655A (zh) | 数模转换装置和方法 | |
| US10720935B2 (en) | Analog-to-digital converter, analog-to-digital conversion method, and displacement detecting apparatus | |
| JP2007037148A (ja) | 複数のｄａｃの加算を用いたデジタル／アナログ変換方法およびシステム | |
| CN1945978B (zh) | 采用积分非线性误差整形的流水线adc | |
| US4774499A (en) | Analog to digital converter | |
| US7023370B2 (en) | Shared parallel digital-to-analog conversion | |
| US9035810B1 (en) | System and method for digital-to-analog converter calibration | |
| JP2012129849A (ja) | デジタルアナログ変換装置およびその制御方法 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| RU74022U1 (ru) | Устройство нелинейного цифроаналогового преобразования сигнала | |
| JPH07212232A (ja) | 区分的線形ガンマ補正されたアナログからデジタルへの変換装置 | |
| KR100291723B1 (ko) | 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 | |
| JPS6226928A (ja) | デルタ型アナログ／デイジタル変換器のデルタ変調回路 | |
| JP3097346B2 (ja) | アナログ−デジタル変換器 | |
| SU451192A1 (ru) | Способ преобразовани кода в угол поворота вала | |
| US10284218B1 (en) | Voltage window | |
| JP2000068834A (ja) | 信号変換方法及び信号変換器 |