RU2644507C1 - Перестановочный декодер с режимом обучения - Google Patents

Перестановочный декодер с режимом обучения Download PDF

Info

Publication number
RU2644507C1
RU2644507C1 RU2017100488A RU2017100488A RU2644507C1 RU 2644507 C1 RU2644507 C1 RU 2644507C1 RU 2017100488 A RU2017100488 A RU 2017100488A RU 2017100488 A RU2017100488 A RU 2017100488A RU 2644507 C1 RU2644507 C1 RU 2644507C1
Authority
RU
Russia
Prior art keywords
input
output
block
unit
code
Prior art date
Application number
RU2017100488A
Other languages
English (en)
Inventor
Анатолий Афанасьевич Гладких
Александр Алексеевич Маслов
Никита Александрович Пчелин
Георгий Михайлович Тамразян
Екатерина Сергеевна Баскакова
Original Assignee
Федеральный научно-производственный центр акционерное общество "Научно-производственное объединение "Марс"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральный научно-производственный центр акционерное общество "Научно-производственное объединение "Марс" filed Critical Федеральный научно-производственный центр акционерное общество "Научно-производственное объединение "Марс"
Priority to RU2017100488A priority Critical patent/RU2644507C1/ru
Application granted granted Critical
Publication of RU2644507C1 publication Critical patent/RU2644507C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3784—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 for soft-output decoding of block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

Перестановочный декодер с режимом обучения относится к технике связи и может использоваться при проектировании новых и модернизации существующих систем обмена данными с применением блоковых помехоустойчивых кодов. Техническим результатом является повышение производительности декодера. Устройство содержит блок приема, блок мягких решений символов, детектор режимов, блок упорядочения оценок, накопитель оценок, датчик последовательностей столбцов, переключатель режимов, блок отрицательных решений, накопитель кодовой комбинации, блок эквивалентного кода, блок контроля линейности, блок исправления стираний, блок сравнения и обратных перестановок, блок положительных решений. 1 ил.

Description

Изобретение относится к технике связи и может использоваться при проектировании новых и модернизации существующих систем обмена данными с применением блоковых помехоустойчивых кодов.
Заявленное устройство расширяет арсенал применения двоичных избыточных блоковых кодов за счет исправления доли стираний, кратность которых выходит за пределы метрики Хемминга и может быть реализовано на базе использования известных свойств эквивалентных кодов.
Близким по технической сущности к заявленному устройству является способ мягкого декодирования систематических блоковых кодов, в основе которого лежит процедура ранжирования мягких решений символов (МРС) принятой кодовой комбинации, выделения из них наиболее надежных символов по показателям МРС, переход к эквивалентному коду с последующим вычислением вектора ошибок, действовавшего на принятый кодовый вектор в процессе передачи его по каналу связи (см. Р. Морелос-Сарагоса. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение. М., Техносфера, 2005, С. 213, …, 216).
Недостатком указанного способа является необходимость вычисления определителя и обратной матрицы для переставленной в соответствии с показателями МРС столбцов порождающей матрицы основного кода в процедуре вычисления порождающей матрицы эквивалентного кода.
Кроме того, известен способ мягкого декодирования систематических кодов (см. патент РФ 2444127), в котором с целью снижения вычислительных затрат в алгоритме поиска обратной матрицы, вычисление матрицы эквивалентного кода при приведении ее к систематическому виду используют прием кластеризации множества разрешенных кодовых векторов, что позволяет обрабатывать определители матриц размерности не (k×k), а размерности (k-ƒ)×(k-ƒ), где ƒ - число бит, отводимых на нумерацию (в двоичной системе) формируемых в коде кластеров. Указанная процедура обеспечивает незначительное снижение вычислительных затрат поскольку в значительной степени зависит от выбранного параметра ƒ, где 1≤ƒ<k.
Близкими к указанным свойствам заявляемого устройства обладает известный способ мягкого декодирования блоковых кодов (см. патент РФ 2580797), в котором процедура вычисления определителя матрицы эквивалентного кода заменяется анализом структуры определенных бит комбинаций выделенного кластера. Эти биты должны образовывать двоичное поле Галуа заданной степени расширения. Недостатком способа является замена регулярного алгоритма вычисления определителя матрицы переставленного кода на выделение комбинаций поля Галуа и оценку их соответствия заданным степеням примитивного элемента, что не является простой и однозначной задачей.
Все указанные способы обладают одним общим недостатком, который заключается в том, что ряд кодовых комбинаций в процессе обработки данных могут повторяться не только в текущем сеансе, но и по итогам предыдущих сеансов связи. Однако не один из указанных способов не учитывает этого и не хранит в своей памяти образец матрицы эквивалентного кода комбинации когда-либо переданной в системе обмена данными.
Повторение вычислительного процесса в подобных ситуациях является фактором снижающим производительность декодера, в то время как проблема с памятью в таких устройствах представляется давно и успешно решенной задачей.
Известно также устройство - декодер с упорядоченной статистикой символов (см. патент РФ 2490804), в котором частично решается задача запоминания тех комбинаций номеров переставленных столбцов порождающей матрицы основного кода, определитель которых указывает на вырожденность переставленных матриц и невозможность реализовать декодирование с использованием эквивалентного кода. Следовательно, для невырожденных матриц процедура поиска переставленных порождающих матриц и приведение их к систематической форме для получения эквивалентного кода выполняется в декодере даже в том случае, если образец переставленного вектора уже обрабатывался декодером.
Известно также устройство - декодер с повышенной корректирующей способностью (см. патенты РФ 2438252), которое практически реализует способ, описанный в работе Р. Морелос-Сарагосы с незначительным уточнением процедуры получения МРС. В таком декодере, по сути, сохраняются все недостатки, характерные для решений по патентам 2444127, 2490804 и 2580797.
Близким по технической сущности к заявленному декодеру является устройство по патенту №2438252, когда блок приема, первый вход которого через последовательно включенные блок мягких решений символов и накопитель оценок, подключен к входу блока упорядочения оценок, при этом один выход накопителя кодовой комбинации подключен к первому входу блока эквивалентного кода, один выход которого подключен к первому входу блока контроля линейности, второй выход которого подключен ко второму входу блока эквивалентного кода, другой выход которого подключен к первому входу блока сравнения и обратных перестановок, выход которого подключен ко второму входу блока исправления стираний, тогда как его первый вход подключен к другому выходу накопителя кодовых комбинаций.
Достоинством прототипа является отсутствие нерегулярных операций по определению кластера, которые незначительно способствуют снижению сложности реализации процедуры поиска порождающей матрицы эквивалентного кода.
Недостатком прототипа является выполнение повторных действий по вычислению порождающей матрицы эквивалентного кода для комбинаций переставленных столбцов порождающей матрицы основного кода, даже если какая-либо комбинация подобных перестановок уже обрабатывалась декодером ранее. Кроме того, прототип не способен реализовать процедуру предварительного вычисления переставленных матриц, что является, по сути, процедурой обучения и подготовки данных для фиксации перестановок с положительным или отрицательным исходами поиска невырожденной матрицы эквивалентного кода.
Технический результат при осуществлении изобретения заключается в повышение производительности декодера.
Технический результат достигается за счет того, что в предлагаемом перестановочном декодере с режимом обучения, содержащем блок приема, первый выход которого через последовательно включенные блок мягких решений символов и накопитель оценок, подключен к входу блока упорядочения оценок, при этом первый выход накопителя кодовой комбинации подключен к первому входу блока эквивалентного кода, один выход которого подключен к первому входу блока контроля линейности, второй выход которого подключен ко второму входу блока эквивалентного кода, другой выход которого подключен к первому входу блока сравнения и обратных перестановок, выход которого подключен ко второму входу блока исправления стираний, тогда как его первый вход подключен ко второму выходу накопителя кодовой комбинации, дополнительно введены датчик последовательностей столбцов, переключатель режимов, блок отрицательных решений, блок положительных решений и детектор режимов, вход которого подключен ко второму выходу блока приема, при этом первый выход детектора режимов подключен к входу накопителя кодовой комбинации, а второй выход детектора режимов через датчик последовательностей столбцов подключен к одному входу переключателя режимов, другой вход которого подключен к выходу блока упорядочения оценок, при этом первый выход блока контроля линейности подключен к входу блока отрицательных решений, а выход этого блока соединен со вторым входом блока контроля линейности, тогда как третий выход блока контроля линейности через блок положительных решений подключен ко второму входу блока сравнения и обратных перестановок, при этом выход переключателя режимов подключен к третьему входу блока эквивалентного кода.
Структурная схема перестановочного декодера с режимом обучения представлена на фигуре 1, где:
1 - блок приема;
2 - блок мягких решений символов;
3 - детектор режимов;
4 - блок упорядочения оценок;
5 - накопитель оценок;
6 - датчик последовательностей столбцов;
7 - переключатель режимов;
8 - блок отрицательных решений;
9 - накопитель кодовой комбинации;
10 - блок эквивалентного кода;
11 - блок контроля линейности;
12 - блок исправления стираний;
13 - блок сравнения и обратных перестановок;
14 - блок положительных решений.
Перестановочный декодер с режимом обучения содержит блок приема 1, первый выход которого через последовательно включенные блок мягких решений символов 2 и накопитель оценок 5 подключен к входу блока упорядочения оценок 4. Первый выход накопителя кодовой комбинации 9 подключен к первому входу блока эквивалентного кода 10, один выход которого подключен первому входу блока контроля линейности 11. Второй выход блока 11 подключен ко второму входу блока эквивалентного кода 10, другой выход которого подключен к первому входу блока сравнения и обратных перестановок 13. Выход блока 13 подключен ко второму входу блока исправления стираний 12, а первый вход блока 12 подключен ко второму выходу накопителя кодовой комбинации 9. Детектор режимов 3 своим входом подключен ко второму выходу блока приема 1, при этом первый выход детектора режимов 3 подключен к входу накопителя кодовой комбинации 9, а второй выход детектора режимов 3 через датчик последовательностей столбцов 6 подключен к одному входу переключателя режимов 7. Другой вход переключателя режимов 7 подключен к выходу блока упорядочения оценок 4. Первый выход блока контроля линейности 11 через блок отрицательных решений 8 подключен к своему второму входу. Третий выход блока контроля линейности 11 через блок положительных решений 14 подключен ко второму входу блока сравнения и обратных перестановок 13. Выход переключателя режимов 7 подключен к третьему входу блока эквивалентного кода 10.
Работу предлагаемого устройства рассмотрим на примере кода Хэмминга (7, 4, 3) с порождающей матрицей G вида:
Figure 00000001
.
Столбцы матрицы G нумеруются от 1 до 7 слева направо. Декодер может работать в двух режимах: во-первых, в режиме оперативной работы, во-вторых, в режиме обучения при отсутствии передачи полезной информации. Режимы определяются командами передатчика и в устройстве определяются детектором режимов 3. В случае оперативного режима работы детектор режимов 3 передает необходимую информацию из блока приема 1 через свой первый выход на вход накопителя кодовой комбинации 9. При использовании режима обучения детектор режимов 3 через свой второй выход включает датчик последовательностей столбцов 6, который генерирует сочетания последовательностей номеров столбцов матрицы G из общего набора объемом в
Figure 00000002
комбинаций, а применительно к коду (7, 4, 3) из набора
Figure 00000003
последовательностей.
Пусть в режиме оперативной работы передатчик передает информационный вектор Vинф=1010, тогда в канал связи будет отправлен вектор Vкан=Vинф×G=1010011. Пусть вектор ошибок Ve имеет вид Ve=1100100. В ходе фиксации вектора приема Vпр в блоке приема 1 и выработки для каждого бита этого вектора мягких решений в блоке мягких решений символов 2 в накопителе оценок 5 фиксируется последовательность целочисленных МРС V5 вида:
Figure 00000004
.
Последовательность МРС в блоке 2 формируется по правилу:
Figure 00000005
,
где ρ - интервал стирания;
Ев - энергия сигнала, приходящаяся на один бит;
Z - уровень принятого модулируемого параметра (сигнала) (см. А.А. Гладких. Основы теории мягкого декодирования избыточных кодов в стирающем канале связи, Ульяновск. – 2010, с. 211);
λmax - фиксированная оценка МРС с максимальным значением, как правило, определяемая конструктором декодера.
Пусть λmax=7. В блоке упорядочения оценок 4 вектор V5 принимает вид V4:
Figure 00000006
.
Детектор режимов 3 через второй выход и датчик последовательностей столбцов 6 дает команду переключателю режимов 7 проключить его другой вход на третий вход блока эквивалентного кода 10. При этом блок 10 из блока упорядочения оценок 4 через переключатель режимов 7 получает переставленную последовательность номеров столбцов матрицы G в порядке убывания значений МРС в виде V10→6743251.
Поэтому в блоке эквивалентного кода 10 матрица G принимает вид:
Figure 00000007
.
Одновременно с этим в блоке 4 формируется матрица перестановок Р4, которая через блоки 7 и 10 передается в блок сравнения и обратных перестановок 13. Матрица P4 в соответствии с упорядочением оценок МРС принимает вид:
Figure 00000008
.
В блоке 10 из матрицы G10 выделяются первые k=4 столбцов, образуя квадратную матрицу вида:
Figure 00000009
.
Матрица F10 передается в блок контроля линейности 11, где вычисляется определитель А для F10. Если Δ≠0, то в блоке 11 формируется команда в блок 10 на поиск матрицы эквивалентного кода и одновременно с этим в блок положительных решений 14 заносится сочетание номеров первых k столбцов, которые обеспечили Δ≠0. Поскольку для F10 Δ≠0, в блоке 14 будет зафиксирована переставленная последовательность Vпер=6743 В последующем блок 11 не сразу вычисляет значение Δ, а проверяет наличие сочетаний номеров столбцов в блоке отрицательных решений 8 (для случаев, когда Δ=0) и в блоке положительных решений 14 (для случаев, когда Δ≠0).
Если Δ=0, то блок 11 заносит в память сочетание номеров столбцов матрицы G, которое обладает свойством вырожденности. Тогда дается команда в блок 10 поменять местами в матрице G10 k-столбец с (k+1)-столбцом и вновь отыскивается значение Δ. Возможна последующая замена k-столбца на (k+2)-столбец. В любом случае сочетание номеров столбцов, которые обеспечивают Δ=0 заносятся в блок 8, а при Δ≠0 заносятся в блок 14. Таким образом, происходит пополнение данных в блоках 8 и 14.
При Δ*0 блок 10 приступает к гарантированному вычислению матрицы Gl0, приводя ее к систематической форме:
Figure 00000010
.
Значение матрицы G10экв заносится в память блока 14 с соответствующим ей ярлыком 6743. Умножая Vпер на G10экв, получают вектор эквивалентного кода Vэкв=(1101)×G10экв=1101001, который с высокой вероятностью является безошибочным. Выполняя умножение
Figure 00000011
, в блоке 13 получают обратные перестановки
Figure 00000012
Далее в блоке 12 осуществляется поиск вектора ошибок
Figure 00000013
, после чего осуществляется исправление стираний, а результат их исправления поступает на выход декодера. Таким образом, в ходе оперативной работы устройства происходит заполнение данных в блоках 8 и 14.
В случае применения режима обучения детектор режимов 3 через блок 9 блокирует выход блока исправления стираний 12 и дает команду датчику последовательностей столбцов 6 на формирование последовательностей номеров столбцов матрицы G, имитируя реальную картину получения подобных сочетаний в ходе оперативного режима. Все новые значения сочетаний номеров столбцов и соответствующие им новые матрицы G10экв при Δ≠0 заносятся в блок положительных решений 14. При Δ=0 значения сочетаний заносятся в блок отрицательных решений 8.
После режима обучения декодера отпадает необходимость вычислять значения Δ и соответствующие им матрицы G10экв. Полное исключение процедуры вычисления определителей переставленных порождающих матриц основного кода после выполнения режима обучения декодера и с последующим исключением процедуры поиска порождающей матрицы эквивалентного кода в систематической форме, когда определитель порождающей матрицы переставленного кода не равен нулю, обеспечивает повышение производительности декодера.
Суммарный объем памяти блоков 8 и 14 определяется соотношением
Figure 00000014
. В примере этот объем с учетом значений матриц и их ярлыков составляет около 27 Кбит, что вполне приемлемо для программируемых логических интегральных схем (ПЛИС) при обработке коротких кодов, например, внутренних кодов в системе с каскадным кодированием. При этом экономия вычислительного ресурса после завершения процедуры обучения очевидна и зависит от конкретных характеристик используемых ПЛИС.

Claims (1)

  1. Перестановочный декодер с режимом обучения, содержащий блок приема, первый выход которого через последовательно включенные блок мягких решений символов и накопитель оценок, подключен к входу блока упорядочения оценок, при этом первый выход накопителя кодовой комбинации подключен к первому входу блока эквивалентного кода, один выход которого подключен к первому входу блока контроля линейности, второй выход которого подключен ко второму входу блока эквивалентного кода, другой выход которого подключен к первому входу блока сравнения и обратных перестановок, выход которого подключен ко второму входу блока исправления стираний, тогда как его первый вход подключен ко второму выходу накопителя кодовой комбинации, отличающийся тем, что дополнительно введены датчик последовательностей столбцов, переключатель режимов, блок отрицательных решений, блок положительных решений и детектор режимов, вход которого подключен ко второму выходу блока приема, при этом первый выход детектора режимов подключен к входу накопителя кодовой комбинации, а второй выход детектора режимов через датчик последовательностей столбцов подключен к одному входу переключателя режимов, другой вход которого подключен к выходу блока упорядочения оценок, при этом первый выход блока контроля линейности подключен к входу блока отрицательных решений, а выход этого блока соединен со вторым входом блока контроля линейности, тогда как третий выход блока контроля линейности через блок положительных решений подключен ко второму входу блока сравнения и обратных перестановок, при этом выход переключателя режимов подключен к третьему входу блока эквивалентного кода.
RU2017100488A 2017-01-09 2017-01-09 Перестановочный декодер с режимом обучения RU2644507C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017100488A RU2644507C1 (ru) 2017-01-09 2017-01-09 Перестановочный декодер с режимом обучения

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017100488A RU2644507C1 (ru) 2017-01-09 2017-01-09 Перестановочный декодер с режимом обучения

Publications (1)

Publication Number Publication Date
RU2644507C1 true RU2644507C1 (ru) 2018-02-12

Family

ID=61226723

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017100488A RU2644507C1 (ru) 2017-01-09 2017-01-09 Перестановочный декодер с режимом обучения

Country Status (1)

Country Link
RU (1) RU2644507C1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2697732C1 (ru) * 2018-07-11 2019-08-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Способ перестановочного декодирования блоковых кодов на базе упорядоченной когнитивной карты
RU2718224C1 (ru) * 2019-09-30 2020-03-31 Федеральный научно-производственный центр акционерное общество "Научно-производственное объединение "Марс" Перестановочный декодер с системой быстрых матричных преобразований
RU2743854C1 (ru) * 2019-12-06 2021-03-01 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Генератор комбинаций двоичного эквивалентного кода

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050071728A1 (en) * 2001-08-27 2005-03-31 Yan-Xiu Zheng Encoding and decoding apparatus and method
RU2438252C1 (ru) * 2010-05-07 2011-12-27 Федеральный научно-производственный центр Открытое акционерное общество "Научно-производственное объединение "Марс" Декодер с повышенной корректирующей способностью
RU2490804C1 (ru) * 2012-07-03 2013-08-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Декодер с упорядоченной статистикой символов
RU2538331C2 (ru) * 2013-05-20 2015-01-10 Федеральный научно-производственный центр Открытое акционерное общество "Научно-производственное объединение "Марс" Мягкий декодер последовательного турбокода
US20150039963A1 (en) * 2010-09-10 2015-02-05 John P. Fonseka Encoding and decoding using constrained interleaving

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050071728A1 (en) * 2001-08-27 2005-03-31 Yan-Xiu Zheng Encoding and decoding apparatus and method
RU2438252C1 (ru) * 2010-05-07 2011-12-27 Федеральный научно-производственный центр Открытое акционерное общество "Научно-производственное объединение "Марс" Декодер с повышенной корректирующей способностью
US20150039963A1 (en) * 2010-09-10 2015-02-05 John P. Fonseka Encoding and decoding using constrained interleaving
RU2490804C1 (ru) * 2012-07-03 2013-08-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Декодер с упорядоченной статистикой символов
RU2538331C2 (ru) * 2013-05-20 2015-01-10 Федеральный научно-производственный центр Открытое акционерное общество "Научно-производственное объединение "Марс" Мягкий декодер последовательного турбокода

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2697732C1 (ru) * 2018-07-11 2019-08-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Способ перестановочного декодирования блоковых кодов на базе упорядоченной когнитивной карты
RU2718224C1 (ru) * 2019-09-30 2020-03-31 Федеральный научно-производственный центр акционерное общество "Научно-производственное объединение "Марс" Перестановочный декодер с системой быстрых матричных преобразований
RU2743854C1 (ru) * 2019-12-06 2021-03-01 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Генератор комбинаций двоичного эквивалентного кода

Similar Documents

Publication Publication Date Title
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
CN102694625B (zh) 一种循环冗余校验辅助的极化码译码方法
RU2644507C1 (ru) Перестановочный декодер с режимом обучения
CN107017892B (zh) 一种校验级联极化码编码方法及系统
CN109257140B (zh) 一种极化信道可靠度排序的方法、极化码编码方法及装置
CN107666370A (zh) 编码方法和设备
CN107332570B (zh) 分段级联Hash序列的极化码编码方法
JP2020515140A5 (ru)
CN107124251A (zh) 一种基于任意内核的极化码编码方法
CN110492974A (zh) 一种并行的极化码译码方法及装置
CN108712232A (zh) 一种用于连续变量量子密钥分发系统中的多码字并行译码方法
KR102244117B1 (ko) 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치
US11374596B2 (en) Algebraic decoding method and decoder for (n,n(n-1),n-1)-PGC in communication modulation system
CN105099467B (zh) Qc-ldpc码的编码方法及编码装置
CN109075804A (zh) 使用极化码的通信设备和通信方法
CN108429553B (zh) 极化码的编码方法、编码装置及设备
US10735141B2 (en) System and a method for error correction coding using a deep neural network
CN105790768A (zh) 数据存储方法和系统
CN109428672A (zh) 信息编译码方法和装置、信息处理系统
KR20040044589A (ko) 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치
WO2017185213A1 (zh) 编码方法和编码装置
JP4803057B2 (ja) 誤り訂正符号復号装置
RU2704722C2 (ru) Перестановочный декодер с обратной связью
EP4027550A1 (en) Decoding implementation method for bluetooth receiver
CN108390677A (zh) 一种极化码优化的编译码方法