CN107017892B - 一种校验级联极化码编码方法及系统 - Google Patents
一种校验级联极化码编码方法及系统 Download PDFInfo
- Publication number
- CN107017892B CN107017892B CN201710218931.2A CN201710218931A CN107017892B CN 107017892 B CN107017892 B CN 107017892B CN 201710218931 A CN201710218931 A CN 201710218931A CN 107017892 B CN107017892 B CN 107017892B
- Authority
- CN
- China
- Prior art keywords
- bit
- polarization code
- check
- check bit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010287 polarization Effects 0.000 title claims abstract description 198
- 238000012795 verification Methods 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000011159 matrix material Substances 0.000 claims description 23
- 230000014509 gene expression Effects 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 102000008297 Nuclear Matrix-Associated Proteins Human genes 0.000 description 2
- 108010035916 Nuclear Matrix-Associated Proteins Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 210000000299 nuclear matrix Anatomy 0.000 description 2
- 241000169170 Boreogadus saida Species 0.000 description 1
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本发明公开了一种校验级联极化码编码方法及系统，采用待选校验比特编码器对输入信息比特序列进行编码，对每一个输入的信息比特，输出多个待选校验比特，从这些待选校验比特中选择一个作为校验比特；将所有信息比特按输入顺序排列，将所选择的校验比特排列在其所对应的当前输入信息比特之后，并在序列中插入固定比特，形成极化码输入序列；对极化码输入序列进行极化码编码，得到校验级联极化码码字；采用改进的SCL译码算法对这种校验级联极化码进行译码；本发明还公开了校验级联极化码的表示方法；本发明所提供的方法和系统在同样的纠错性能下简化了校验关系，使校验级联极化码具有简洁的表示方法；在采用电子方式存储校验关系时，更节省存储空间。
Description
技术领域
本发明属于纠错编译码技术领域，更具体地，涉及一种校验级联极化码编译码方法及系统。
背景技术
极化编码作为一种新型的接近香农限的编码方案，其编译码算法的复杂度较低，有利于工程实现；仿真结果表明极化码SCL(Successive Cancellation List，连续消除列表)译码算法在较低复杂度O(L·Nlog(N))(L为路径数量，N为码长)下，纠错能力可以达到最大似然译码器的纠错能力。但是对于采用SCL译码算法的有限码长极化码，其纠错性能仍然与香农极限存在较大差距，并且这个差距无法单独从增大路径数量进行弥补。
将校验编码与极化码进行级联，可以显著改善极化码的纠错性能。见论文TaoWang,Daiming Qu,and Tao Jiang,“Parity-Check-Concatenated Polar Codes,”IEEECommunications Letters,vol.20,no.12,pp.2342-2345,Dec.2016。为了使校验级联极化码达到好的纠错性能，必须对校验关系进行优化构造，也即优化确定每个校验比特校验哪些信息比特，这样就导致了校验关系十分复杂。对于一些比较长的码，校验关系甚至复杂到难以用文本进行表述，即使是采用电子文件存储这些校验关系，也会消耗大量的存储空间，造成很大的实现复杂度和高昂的成本。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种校验级联极化码编码方法及系统，其目的在于在保证校验级联极化码的纠错性能的前提下简化级联极化码编码的校验关系，节省用于存储校验关系的存储空间，从而降低实现复杂度和成本，便于在通信标准文档中进行表述。
为实现上述目的，按照本发明的一个方面，提供了一种校验级联极化码编码方法，包括以下步骤：
(1)待选校验比特编码：对信息比特序列进行校验编码，每输入一个信息比特，输出K个待选校验比特dm,j，K个待选校验比特依次编号为1到K；
其中，表示按照v1至vM的顺序依次输入的信息比特序列，M为校验级联极化码一个码字的信息比特数量；
具体地，在该步骤中，每输入一个信息比特vm，输出K个待选校验比特；将待选校验比特记为dm,j，其中j是待选校验比特序号，1≤m≤M，1≤j≤K。
(2)校验比特选择：从K个待选校验比特中选择一个检错性能最优的比特作为校验比特；对当前输入信息比特vm进行Km次选择，输出Km个校验比特；其中Km≥0；
本步骤中，对于每个当前输入信息比特vm进行Km次选择，输出Km个校验比特，Km≥0；
Km＝0则表示对当前输入信息比特不选择校验比特；
将所选择的第k个校验比特记为pm,k，1≤k≤Km，表示与信息比特vm对应的第k个校验比特来自待选校验比特中第jm,k号待选校验比特；
对于整个信息比特序列由从本步骤中选出的校验比特按顺序构成校验比特序列校验比特序列中的每个校验比特对应的待选校验比特序号构成待选校验比特序号序列其中，|P|为信息比特序列的校验比特总数。
(3)生成极化码输入序列：将所有信息比特按其在信息比特序列中的顺序排列，将选出校验比特排列在其所对应的当前输入信息比特之后，形成一个序列，在该序列中插入固定比特，生成极化码输入序列N是指该校验级联极化码码长；
固定比特是指收发双方已知位置和取值、且不随信息比特变化的比特；
本步骤所生成的极化码输入序列包括三个子序列：信息比特序列uI，校验比特序列uP，和固定比特序列uF；
集合为极化码输入序列中对应信息比特的比特序号集合，序列uI＝{ui|i∈I}；集合为极化码输入序列中对应校验比特的比特序号集合，|P|为集合P中元素的个数，序列uP＝{ui|i∈P}；集合为极化码输入序列中对应固定比特的比特序号集合，序列uF＝{ui|i∈F}为固定比特序列；其中，i是指校验比特在极化码输入序列中的序号；
本步骤中，使校验比特在极化码输入序列中的序号大于信息比特序列vm在极化码输入序列中的序号、小于vm+1在极化码输入序列中的序号；vm+1是指第m+1个信息比特。
(4)极化码编码：对极化码输入序列进行极化码编码，获得校验级联极化码；极化码编码输出其中或者矩阵F2表示维度为2×2的极化核矩阵，表示矩阵F2的log2N阶Kronecker积幂，BN表示维度为N×N的比特反转排列矩阵。
优选地，对由上述校验级联极化码编码方法所获得的校验级联极化码进行译码的方法为：采用改进的SCL译码算法对接收到的校验级联极化码进行译码，得到信息比特序列的判决结果；译码过程中，通过对已判决的信息序列进行上述步骤(2)所述的待选校验比特编码以及上述步骤(3)所述的校验比特选择得到校验比特的判决结果；
其中，改进的SCL译码算法译码流程如下：
从i＝1，也即极化码输入序列的第一个比特开始按照如下步骤进行处理；
(51)判断i是否小于等于N；若是，进入步骤(52)，若否，则进入步骤(55)；i是指当前译码第i个比特ui的索引序号，其初始值为1，取值为从1到N的正整数，N是指校验级联极化码码长；
(52)判断i是否属于集合F，若否，进入步骤(53)；若是，将当前每条路径上极化码编码器的输入序列中比特ui的判决值设为已知的固定比特，并令i＝i+1，返回步骤(51)；
(53)判断i是否属于集合I，若否，进入步骤(54)；若是，则首先统计当前路径数量L′，通过将当前每条路径在ui处取值0或1获得2L′条备选路径；其次判断是否满足2L′≤L，若是，保留2L′条路径；若否，则保留L条度量值最大的路径，从而得到每条路径中ui的判决值再次，令i＝i+1，返回步骤(51)；
其中，2L′条路径的度量值分别为该路径在ui处取值0或1的概率或 为接收端接收向量；L为SCL译码算法的最大路径数量；
(54)至此，i属于集合P，也即ui∈uP为校验比特，进行如下处理：对每条路径，取出判决序列中对应信息比特序列的子序列对子序列输入进行待选校验比特编码，从编码得到的K个待选校验比特中选择第f4(i)号待选校验比特，其取值即为ui的判决值其中f4(i)指示校验比特ui对应的待选校验比特的序号，f1(i)指示ui在校验比特序列中的序号；
令i＝i+1，返回步骤(51)；
(55)从L条路径中输出路径度量值最大的一条路径上对应的极化码输入序列判决值其中子序列即为译码获得的信息比特序列。
优选地，上述校验级联极化码编码方法，步骤(1)中的K个待选校验比特是采用二进制除法、以当前已输入信息比特序列的尾部添加K个0所构成的序列为被除数、以一个二进制比特序列为除数，相除得到的余数序列。
优选地，上述校验级联极化码编码方法，其二进制除法采用除法编码器实现。
优选地，上述校验级联极化码编码方法中，所采用的二进制比特序列形式的除数对应一个K阶的本原多项式或者CRC生成多项式。
优选地，一种校验级联极化码编码方法，是上述校验级联极化码编码方法的一种轻微变形；对信息比特序列进行校验编码时，每输入一个信息比特，采用二进制除法获得长度为K′的余数序列，从该余数序列的K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K。
优选地，上述校验级联极化码编码方法中，采用二进制除法获得长度为K′的余数序列时，所采用的二进制比特序列形式的除数对应一个K′阶的本原多项式或者K′阶的CRC生成多项式。
优选地，上述校验级联极化码编码方法，采用线性分组码的编码方法将信息比特序列与生成矩阵相乘得到K个待选校验比特；
具体为：在当前已输入的信息比特子序列(v1,v2,...,vm)之后或者之前添加(M-m)个0构成维度为1×M的行向量(v1,v2,...,vm,0,0,...,0)；
得到K个待选校验比特(dm,1,dm,2,...,dm,K)＝(v1,v2,...,vm,0,0,...,0)G′M×K，
或者(dm,1,dm,2,...,dm,K)＝(0,0,...,0,v1,v2,...,vm)G′M×K；
其中G′M×K是维度为M×K的待选校验比特编码器生成矩阵，这里的乘法和加法运算是GF(2)域的。
优选地，上述校验级联极化码编码方法，步骤(1)中，采用线性分组码的编码方法将信息比特序列与生成矩阵相乘得到K′个待选校验比特，从这K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K；本方法中，生成矩阵G′M×K′的维度为M×K′。
优选地，上述校验级联极化码编码方法，其生成矩阵G′M×K的每一列都是一个m序列、或者m序列的一部分；不同的列对应不同的m序列、或对应由同一个m序列经不同地循环移位所构成的序列。
优选地，上述校验级联极化码编码方法，步骤(1)中，采用多输出卷积码编码方法获得K个待选校验比特。
优选地，上述校验级联极化码编码方法，步骤(1)中，采用多输出卷积码编码方法获得K′个比特，从这K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K。
除了待选校验比特编码和极化码编码之外，这种校验级联极化码编码还需要表示出信息比特所在极化码输入序列中对应的序号，校验比特在极化码输入序列中所对应的序号，以及每个校验比特在极化码输入序列中对应的待选校验比特的序号；极化码输入序列中，信息比特和校验比特之外的都是固定比特，因此固定比特在极化码输入序列中的序号可以根据上述信息获得。
优选地，上述校验级联极化码编码方法，对信息比特和校验比特在极化码输入序列中的序号，采用下述方法之一进行表示：
(a)用K+1个集合表示：第一个I集合记录所有信息比特在极化码输入序列中的序号；
其余K个集合T1到TK记录每个待选校验比特对应的所有校验比特在极化码输入序列中的序号；其中Tj给出对应第j号待选校验比特的所有校验比特在极化码输入序列中的序号；
Tj＝{i|i∈P,f4(i)＝j}，其中j＝1,2,...,K，i是指校验比特在极化码输入序列中的序号，f4(i)指示校验比特ui对应的待选校验比特的序号；集合P表示所有校验比特在极化码输入序列中的序号；
(b)用两个集合表示：一个集合I记录所有信息比特在极化码输入序列中的序号；
另一个集合S记录所有校验比特在极化码输入序列中的序号以及它们对应的待选校验比特的序号；集合S中每一个元素包含两个数，其中一个数表示校验比特在极化码输入序列中的序号，另一个数表示该校验比特所对应的待选校验比特的序号；S＝{(i,f4(i))|i∈P}；
(c)对极化码输入序列中的每个比特进行标识，标识该比特是信息比特、校验比特还是固定比特；对于校验比特还标识该校验比特所对应的待选校验比特的序号。
优选地，上述校验级联极化码编码方法，对信息比特和校验比特在极化码输入序列中的序号以及校验比特选择器，采用以下方法进行表示：
采用集合I表示所有信息比特在极化码输入序列中的序号，集合P表示所有校验比特在极化码输入序列中的序号；
采用函数g(a,b,c,d)表示f4(i)＝g(i,f1(i),f2(i),f3(i))，其中i是指校验比特在极化码输入序列中的序号；
对函数f1(i),f2(i),f3(i)和f4(i)解释如下：
f1(i)：ui是校验比特时，f1(i)指示ui在校验比特序列中的序号；
f2(i)：ui是校验比特时，f2(i)指示校验比特ui所对应的当前输入信息比特在信息比特序列中的序号；
f3(i)：ui是校验比特时，f3(i)指示校验比特ui是在输入其对应的当前信息比特后的第几次选择输出的校验比特；
f4(i)：ui是校验比特时，f4(i)指示校验比特ui对应的待选校验比特的序号，
这种情况下，只需要给出所有信息比特在极化码输入序列中的序号，即集合I、所有校验比特在中的序号，即集合P，以及g(a,b,c,d)的函数形式，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号；
在固定比特位置已知的情况下，只需要给出集合I和g(a,b,c,d)的函数形式，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号。
优选地，上述校验级联极化码编码方法，f4(i)＝mod(i+c1,K)+c2或f4(i)＝mod(f1(i)+f2(i)+c1,K)+c2，其中c1和c2是整数常数；
当f4(i)＝mod(i+c1,K)+c2，只需要给出所有信息比特在中的序号，即集合I，所有校验比特在中的序号，即集合P，以及g(a,b,c,d)的函数形式，也即g(a,b,c,d)＝mod(a+c1,K)+c2，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号；
在固定比特位置已知的条件下，只需要给出集合I和g(a,b,c,d)＝mod(a+c1,K)+c2，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号。
当f4(i)＝mod(f1(i)+f2(i)+c1,K)+c2，这种情况下，只需要给出所有信息比特在中的序号，即I，所有校验比特在中的序号，即P，以及g(a,b,c,d)的函数形式，也即g(a,b,c,d)＝mod(b+c+c1,K)+c2，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号；
在固定比特位置已知的条件下，只需要给出集合I和g(a,b,c,d)＝mod(b+c+c1,K)+c2，即可完整表述极化码输入序列中信息比特所对应的序号，校验比特所对应的序号，以及每个校验比特对应的待选校验比特的序号。
优选地，上述校验级联极化码编码方法，对信息比特和校验比特在极化码输入序列中的序号，采用下述方法进行表示：
采用集合I表示所有信息比特在极化码输入序列中的序号；
对于集合P1中的校验比特采用如下表示方法，集合P1表示一组校验比特在极化码输入序列中的序号，
采用函数g(a,b,c,d)表示f4(i)＝g(i,f1(i),f2(i),f3(i))，其中i∈P1是指校验比特在极化码输入序列中的序号；集合P1中校验比特的选取原则是这些校验比特ui使得f4(i)＝g(i,f1(i),f2(i),f3(i))能达到预设的检错效果；
对包含在集合P中，但不包含在集合P1中的校验比特采用如下表示方法，采用集合S记录这些校验比特在极化码输入序列中的序号以及它们对应的待选校验比特的序号；集合S中每一个元素包含两个数，其中一个数表示校验比特在极化码输入序列中的序号，另一个数表示该校验比特所对应的待选校验比特的序号；S＝{(i,f4(i))|i∈P/P1}。
为实现本发明目的，按照本发明的另一个方面，提供了一种校验级联极化码编码系统，包括依次连接的以下模块：
待选校验比特编码器，用于对输入信息比特序列进行编码，每输入一个信息比特，输出K个待选校验比特；输出的K个待选校验比特依次编号为1到K；
校验比特选择器，用于从待选校验比特编码器输出的K个待选校验比特中选择一个作为校验比特；
极化码输入序列生成模块，用于根据输入信息比特序列、输入固定比特序列和校验比特选择器输出的校验比特生成极化码输入序列；
具体地，将所有信息比特按输入顺序排列，将校验比特选择器输出的校验比特插入到其所对应的当前输入信息比特之后生成一个序列，在该序列中插入固定比特，生产成极化码输入序列
极化码编码器，用于对极化码输入序列进行极化码编码，输出校验级联极化码。
优选的，一种校验级联极化码编码系统，与所述校验级联极化码编码系统相匹配的译码系统采用改进的SCL译码算法对接收到的校验级联极化码进行译码，得到信息比特序列的判决结果；
所述译码系统对校验比特的判决通过对已判决的信息序列进行与所述校验级联极化码编码系统端相同的待选校验比特编码和校验比特选择而获得。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的校验级联极化码编码方法及系统，提供了一种新架构，首先形成待选校验比特，并从K个待选校验码中选出校验比特，再根据信息比特、校验比特和固定比特形成极化码输入序列，然后进行极化码编码；
相比于现有的校验级联极化码每个校验比特从2m种可能性中进行选择，其中m是当前输入信息比特序号，本架构只需要从K种可能性中进行选择，从而大大简化了校验关系。虽然减少了选择的可能性，利用本发明提出的除法编码、线性分组码和多输出卷积码编码方法，并不显著降低校验级联极化码编码的纠错性能，因此本方法可达到在不降低校验级联极化码编码的纠错性能的基础上简化校验关系的效果；
(2)本发明提供的校验级联极化码编码方法，由于校验比特仅从有限的K个待选校验比特中选择，使得校验级联极化码具有非常简洁的表示方法，方便在通信标准等文件中进行表述；在采用电子方式存储校验关系时，节省存储空间，降低实现复杂度和成本；
(3)本发明提供的校验级联极化码编码方法及系统，待选校验比特编码器可以采用简单的除法电路、卷积编码电路等实现，编译码复杂度与电路实现复杂度都很低。
附图说明
图1是实施例提供的校验级联极化码编码系统的示意图；
图2是实施例中采用除法编码器实现的待选校验比特编码器的示意图；
图3是实施例1中采用CRC-4除法电路实现的待选校验比特编码器的示意图；
图4是实施例3中采用多输出卷积编码实现的待选校验比特编码器的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1所示，是实施例所提供的校验级联极化码编码系统的示意图，包括依次连接的以下模块：
待选校验比特编码器，用于对输入信息比特序列进行编码，每输入一个信息比特，输出K个待选校验比特；输出的K个待选校验比特依次编号为1到K；
校验比特选择器，用于从待选校验比特编码器输出的K个待选校验比特中选择一个作为校验比特；
极化码输入序列生成模块，用于根据输入信息比特序列、输入固定比特序列和校验比特选择器输出的校验比特生成极化码输入序列u1...uN；
极化码编码器，用于对极化码输入序列进行极化码编码，输出校验级联极化码c1...cN；
译码器，用于采用改进的SCL译码算法对从信道接收到的校验级联极化码进行译码。
采用上述校验级联极化码编码系统进行校验级联极化码编码的方法包括如下步骤：
(1)对信息比特序列进行校验编码，每输入一个信息比特，采用二进制除法获得K个待选校验比特，依次编号为1到K；
(2)从K个待选校验比特中选择一个检错性能最优的比特作为校验比特；对当前输入信息比特vm进行Km次选择，输出Km个校验比特；其中Km≥0，1≤m≤M，M为校验级联极化码一个码字的信息比特数量；
(3)将所有信息比特按其在信息比特序列中的顺序排列，将选出的校验比特排列在其所对应的当前输入信息比特之后，形成一个序列；在该序列中插入固定比特，形成极化码输入序列其中，N是指极化码码长；
(4)对极化码输入序列进行极化码编码，获得校验级联极化码；
(5)采用改进的SCL译码算法对从信道接收到的校验级联极化码进行译码，得到信息比特序列的判决结果；译码过程中，通过对已判决的信息序列进行上述步骤(2)所述的待选校验比特编码以及上述步骤(3)所述的校验比特选择得到校验比特的判决结果；
如图2所示是采用除法编码器实现的待选校验比特编码器的示意图；该除法编码器每输入一个信息比特，输出K个待选校验比特；本图中，表示模二加，rj(1≤j≤K)表示第j个移位寄存器存储值，取0或1；〇是指电路通断开关，第j个电路通断开关βj(0≤j≤K-1)取值为0或1，取值为1表示电路通，取值为0表示电路断；βK,βK-1,…,β0即为采用二进制除法获取K个待选校验比特时所采用的二进制比特序列形式的除数，其中βK＝1；dm,j表示输入信息比特vm时，对应点处的电平值，取值为0或1；K个移位寄存器的初始状态为全0，电平值dm,j(1≤m≤M,1≤j≤K)取值为输入当前信息比特vm时，第j个移位寄存器的输入值，也为当前时刻第j号待选校验比特的取值；dm,1～dm,K，也就是本申请中所记载的余数序列。具体编码步骤如下：待选校验比特编码器输入信息比特vm，更新K个移位寄存器的存储值,rj＝dm-1,j(1≤j≤K)，输出K个待选校验比特 其中，2≤j≤K。
上述方法的一种轻微变形为：采用除法编码器获得长度为K′(K′≥K)的余数序列，从余数序列的K′个比特中固定抽取出K个比特作为待选校验比特编码器输出。
以下结合具体实施例来阐述本发明提供的校验级联极化码编码系统及方法；
在下述所有实施例中，统一使用的编码参数如下：
极化码码长N＝16，信息比特序列长度M＝8，每输入一个信息比特，待选校验比特编码器输出的待选校验比特数为K＝4，校验比特数量为|P|＝3，固定比特数量为|F|＝5，极化码输入序列中的固定比特序列为uF＝(u1,u2,u3,u5,u8)，信息比特序列校验比特序列uP＝(u9,u12,u16)。
实施例1：采用CRC-4除法电路实现待选校验比特编码器；
令CRC-4除法电路生成多项式为G(X)＝X4+X+1，则除法电路中β0＝1,β1＝1,β4＝1，采用CRC-4除法电路实现的待选校验比特编码器如图3所示。
输入的信息比特序列编码时，将比特v1至v8依次输入待选校验比特编码器；
每输入一个信息比特vm(1≤m≤8)，输出4个待选校验比特，依次编号为1到4，待选校验比特记为dm,j，其中j是待选校验比特序号，1≤j≤4。
设定校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列是待选校验比特编码器和校验比特选择器工作过程如表1：
表1实施例1的待选校验比特编码器和校验比特选择器工作过程列表
对本实施例中的校验比特选择器的工作过程解释如下：由于第一个校验比特u9紧邻第三个信息比特u7之后，因此第三个信息比特输入之后即选择输出校验比特u9；由于校验比特u9是第一个校验比特，它对应的待选校验比特序号为t1＝2，因此选择待选校验比特编码器输出的2号待选校验比特作为u9，也即输出u9＝d3,2＝1。由此，校验比特u12、u16对应的待选校验比特序号分别为t2＝3、t3＝4，因此u12、u16的取值分别为0、0。
根据校验比特序列uP＝(1,0,0)、信息比特序列uI＝(1,1,0,1,1,0,1,1)，固定比特序列设为全0序列，也即uF＝(0,0,0,0,0)，从而可以得到极化码编码器输入序列记16码长极化码生成矩阵为G16，则编码得到的该级联码码字为其中或者矩阵F2表示维度为2×2的极化核矩阵，表示矩阵F2的4阶Kronecker积幂，B16表示维度为16×16的比特反转排列矩阵。
实施例2：采用生成矩阵实现待选校验比特编码器；
本实施例中，M＝8，K＝4；待选校验比特编码器生成矩阵G′M×K维度为M×K＝8×4，生成矩阵G′8×4如下：
输入的信息比特序列为设定校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列
由于第一个校验比特u9紧邻第三个信息比特u7之后，因此第三个信息比特u7输入时即需选择输出第一个校验比特u9，以编码公式(dm,1,dm,2,...,dm,K)＝(v1,v2,...,vm,0,0,...,0)G′M×K为例，根据待选校验比特编码器生成矩阵得到4个待选校验比特为：(d3,1,d3,2,d3,3,d3,4)＝(v1,v2,v3,0,0,0,0,0)G′8×4＝(1,0,1,1)。由于第一个校验比特u9对应的待选校验比特序号为t1＝2，因此选择待选校验比特编码器输出的2号待选校验比特作为u9，也即输出u9＝0，由此，确定校验比特u12、u16对应的待选校验比特序号分别为t2＝3、t3＝4，因此u12、u16的取值分别为0、1。
根据校验比特序列uP＝(0,0,1)、信息比特序列uI＝(1,1,0,1,1,0,1,1)，固定比特序列设为全0序列，也即uF＝(0,0,0,0,0)，生成极化码编码器输入序列记16码长极化码生成矩阵为G16，则编码得到的该级联码码字为其中或者其中，矩阵F2表示维度为2×2的极化核矩阵，表示矩阵F2的4阶Kronecker积幂，B16表示维度为16×16的比特反转排列矩阵。
实施例3：采用多输出卷积码编码实现待选校验比特编码器；
本实施例采用多输出卷积编码实现的待选校验比特编码器如图4所示；输入的信息比特序列
待选校验比特编码器编码时依次输入比特v1至v8；校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列待选校验比特编码器和校验比特选择器工作过程如表2所示。
表2实施例3的待选校验比特编码器和校验比特选择器工作过程列表
对本实施例中校验比特选择器的工作过程及原理解释如下：由于第一个校验比特u9紧邻第三个信息比特u7之后，因此第三个信息比特输入之后即选择输出校验比特u9，又由于校验比特u9对应的待选校验比特序号为t1＝2，因此选择待选校验比特编码器输出的2号待选校验比特作为u9，也即输出u9＝d3,2＝1。以此类推，校验比特u12、u16对应的待选校验比特序号分别为t2＝3、t3＝4，因此u12、u16的取值分别为0、0。
根据校验比特序列uP＝(1,0,0)、信息比特序列uI＝(1,1,0,1,1,0,1,1)，固定比特序列设为全0序列，也即uF＝(0,0,0,0,0)，从而可以得到极化码编码器输入序列记16码长极化码生成矩阵为G16，则编码得到的该级联码码字为其中或者矩阵F2表示维度为2×2的极化核矩阵，表示矩阵F2的4阶Kronecker积幂，B16表示维度为16×16的比特反转排列矩阵。
以下结合实施例4～8来具体阐述校验级联极化码的表示方法。
实施例4
实施例4提供的表示方法为：信息比特集合I＝{4,6,7,10,11,13,14,15}，1号待选校验比特对应的校验比特在中的序号集合此处表示空集，2号待选校验比特对应的校验比特在中的序号集合T2＝{i|i∈P,f4(i)＝2}＝{9}，3号待选校验比特对应的校验比特在中的序号集合T3＝{i|i∈P,f4(i)＝3}＝{12}，4号待选校验比特对应的校验比特在中的序号集合T4＝{i|i∈P,f4(i)＝4}＝{16}。
对该表示方法的说明：根据集合Tj(1≤j≤4)，可知中对应校验比特的序号集合P＝{9,12,16}，并且，校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列根据集合I＝{4,6,7,10,11,13,14,15}、P＝{9,12,16}，可知F＝{1,2,3,5,8}。
实施例5：
实施例5提供的表示方法为：信息比特集合I＝{4,6,7,10,11,13,14,15}，集合S＝{(i,f4(i))|i∈P}＝{(9,2),(12,3),(16,4)}。
对该表示方法的说明：根据集合S＝{(i,f4(i))|i∈P}＝{(9,2),(12,3),(16,4)}，可知中对应校验比特的序号集合P＝{9,12,16}，并且，校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列根据集合I＝{4,6,7,10,11,13,14,15}、P＝{9,12,16}，可知F＝{1,2,3,5,8}。
实施例6
实施例6提供的表示方法为：极化码编码器输入序列的比特标识序列为(0,0,0,5,0,5,5,0,2,5,5,3,5,5,5,4)。
对该表示方法的说明：根据比特标识序列(0,0,0,5,0,5,5,0,2,5,5,3,5,5,5,4)中，元素0对应固定比特，元素5对应信息比特，元素1～4对应校验比特，并且1～4的数值表示该校验比特对应的待选校验比特序号，可知，信息比特集合I＝{4,6,7,10,11,13,1，4,1校5}验比特集合P＝{9,12,16}，固定比特集合F＝{1,2,3,5,8}，以及校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列
实施例7
实施例7提供的表示方法为：信息比特集合I＝{4,6,7,10,11,13,14,15}，校验比特集合P＝{9,12,16}，函数f4(i)＝mod(i,4)+1。
对该表示方法的说明：根据集合I、P，可知F＝{1,2,3,5,8}；
根据f4(i)＝mod(i,4)+1可计算出每个校验比特对应的待选校验比特序号，即f4(9)＝mod(9,4)+1＝2，f4(12)＝mod(12,4)+1＝1，f4(16)＝mod(16,4)+1＝1，则校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列
实施例8
实施例8提供的表示方法如下：
信息比特集合I＝{4,6,7,10,11,13,14,15}，前两个校验比特集合P1＝{9,12}，对于i∈P1＝{9,12}，存在函数关系f4(i)＝mod(i,4)+1，对于不包含在集合P1中的校验比特，存在集合S＝{(16,3)}。
对该表示方法的说明：根据集合P1和S可知P＝{9,12,16}，根据集合I、P，可知F＝{1,2,3,5,8}；
另外从上述表示知道当i∈P1时，f4(i)存在简洁表示f4(i)＝mod(i,4)+1，可得f4(9)＝2，f4(12)＝1，再者根据集合S＝{(16,3)}，可知f4(16)＝3，则校验比特序列uP中的每个校验比特对应的待选校验比特序号构成的序列
采用实施例1、2、3的方法，可以实现本申请记载的待选校验比特编码、校验比特选择、极化码输入序列生成和极化码编码，从而形成具有简洁表示和优秀纠错性能校验级联极化码。采用实施例4、5、6的表示方法，在校验级联极化码中的校验比特数较少时具有优秀的纠错性能，且校验关系表述简洁。
采用实施例7的表示方法，当校验级联极化码中的校验比特数较多时，对校验关系的表述更为简洁，但可能带来一些纠错性能的损失；而采用实施例8的表示方法，当校验级联极化码中的校验比特数较多时，在简化校验关系表述方面和纠错性能方面都可达到比较好的效果。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (18)
1.一种校验级联极化码编码方法，其特征在于，包括以下步骤：
(1)对信息比特序列进行校验编码，每输入一个信息比特，输出K个待选校验比特，所述待选校验比特的编号为1到K；
(2)从K个待选校验比特中选择一个检错性能最优的比特作为校验比特；对当前输入信息比特vm进行Km次选择，输出Km个校验比特；其中Km≥0，1≤m≤M，M是指所述校验级联极化码一个码字的信息比特数量；
(3)将所有信息比特按其在信息比特序列中的顺序排列，并将选出的校验比特排列在其所对应的当前输入信息比特之后，形成一个序列；在所述序列中插入固定比特，形成极化码输入序列其中，N是指极化码码长；
(4)对所述极化码输入序列进行极化码编码，获得校验级联极化码。
2.如权利要求1所述的校验级联极化码编码方法，其特征在于，对由所述校验级联极化码编码方法所获得的校验级联极化码进行译码的方法为：采用改进的SCL译码算法对接收到的校验级联极化码进行译码，得到信息比特序列的判决结果；译码过程中，通过对已判决的信息序列进行步骤(2)所述的待选校验比特编码以及步骤(3)所述的校验比特选择得到校验比特的判决结果。
3.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，所述K个待选校验比特，是采用二进制除法、以当前已输入信息比特序列的尾部添加K个0所构成的序列为被除数、以一个二进制比特序列为除数，相除得到的余数序列。
4.如权利要求3所述的校验级联极化码编码方法，其特征在于，所述二进制除法采用除法编码器实现。
5.如权利要求3所述的校验级联极化码编码方法，其特征在于，所述除数对应一个K阶的本原多项式或CRC生成多项式。
6.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，对信息比特序列进行校验编码时，每输入一个信息比特，采用二进制除法获得长度为K′的余数序列，从所述余数序列的K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K。
7.如权利要求6所述的校验级联极化码编码方法，其特征在于，所述二进制除法采用的除数对应一个K′阶的本原多项式或者K′阶的CRC生成多项式。
8.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，采用线性分组码的编码方法将信息比特序列与生成矩阵相乘得到K个待选校验比特。
9.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，采用线性分组码的编码方法将信息比特序列与生成矩阵相乘得到K′个待选校验比特，从所述K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K。
10.如权利要求8所述的校验级联极化码编码方法，其特征在于，所述生成矩阵的每一列都是一个m序列、或者m序列的一部分；不同的列对应不同的m序列、或对应由同一个m序列经不同地循环移位所构成的序列。
11.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，采用多输出卷积码编码方法获得K个待选校验比特。
12.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，采用多输出卷积码编码方法获得K′个比特，从所述K′个比特的固定位置抽取出K个比特作为待选校验比特；其中，K′≥K。
13.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，对信息比特和校验比特在所述极化码输入序列中的序号采用下述方法(a)、(b)或(c)中的一种进行表示：
(a)用K+1个集合表示：第一个I集合记录所有信息比特在极化码输入序列中的序号；
其余K个集合T1到TK记录每个待选校验比特对应的所有校验比特在极化码输入序列中的序号；其中Tj给出对应第j号待选校验比特的所有校验比特在极化码输入序列中的序号；
Tj＝{i|i∈P,f4(i)＝j}，其中j＝1,2,...,K，i是指校验比特在极化码输入序列中的序号，f4(i)指示校验比特ui对应的待选校验比特的序号；集合P表示所有校验比特在极化码输入序列中的序号；
(b)用两个集合表示：一个集合I记录所有信息比特在极化码输入序列中的序号；
另一个集合S记录所有校验比特在极化码输入序列中的序号以及它们对应的待选校验比特的序号；集合S中每一个元素包含两个数，其中一个数表示校验比特在极化码输入序列中的序号，另一个数表示该校验比特所对应的待选校验比特的序号；S＝{(i,f4(i))|i∈P}；
(c)对极化码输入序列中的每个比特进行标识，标识该比特是信息比特、校验比特还是固定比特；对于校验比特还标识该校验比特所对应的待选校验比特的序号。
14.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，对信息比特和校验比特在所述极化码输入序列中的序号采用以下方法进行表示：
采用集合I表示所有信息比特在所述极化码输入序列中的序号，集合P表示所有校验比特在所述极化码输入序列中的序号，采用函数g(a,b,c,d)表示f4(i)＝g(i,f1(i),f2(i),f3(i))，其中i是指校验比特在极化码输入序列中的序号；
对函数f1(i),f2(i),f3(i)和f4(i)解释如下：
f1(i)：ui为校验比特时，f1(i)指示ui在校验比特序列中的序号；
f2(i)：ui为校验比特时，f2(i)指示校验比特ui所对应的当前输入信息比特在信息比特序列中的序号；
f3(i)：ui为校验比特时，f3(i)指示校验比特ui是在输入其对应的当前信息比特后的第几次选择输出的校验比特；
f4(i)：ui为校验比特时，f4(i)指示校验比特ui对应的待选校验比特的序号。
15.如权利要求14所述的校验级联极化码编码方法，其特征在于，f4(i)＝mod(i+c1,K)+c2或f4(i)＝mod(f1(i)+f2(i)+c1,K)+c2，其中c1和c2是整数常数。
16.如权利要求1或2所述的校验级联极化码编码方法，其特征在于，对信息比特和校验比特在极化码输入序列中的序号采用下述方法进行表示：
采用集合I表示所有信息比特在极化码输入序列中的序号；
对于集合P1中的校验比特采用如下表示方法：集合P1表示一组校验比特在极化码输入序列中的序号；
采用函数g(a,b,c,d)表示f4(i)＝g(i,f1(i),f2(i),f3(i))，其中i∈P1是指校验比特在极化码输入序列中的序号；集合P1中校验比特的选取原则是这些校验比特ui使得f4(i)＝g(i,f1(i),f2(i),f3(i))能达到预设的检错效果；
对包含在集合P中、但不包含在集合P1中的校验比特采用如下表示方法，采用集合S记录这些校验比特在极化码输入序列中的序号以及它们对应的待选校验比特的序号；集合S中每一个元素包含两个数，其中一个数表示校验比特在极化码输入序列中的序号，另一个数表示该校验比特所对应的待选校验比特的序号；S＝{(i,f4(i))|i∈P/P1}。
17.一种基于权利要求1～16任一项所述的校验级联极化码编码方法的校验级联极化码编码系统，其特征在于，包括依次连接的以下模块：
待选校验比特编码器，用于对输入信息比特序列进行编码，每输入一个信息比特，输出K个待选校验比特；输出的K个待选校验比特依次编号为1到K；
校验比特选择器，用于从待选校验比特编码器输出的K个待选校验比特中选择一个作为校验比特；
极化码输入序列生成模块，用于根据输入信息比特序列、输入固定比特序列和校验比特选择器输出的校验比特生成极化码输入序列；
极化码编码器，用于对极化码输入序列进行极化码编码，输出校验级联极化码。
18.一种如权利要求17所述的校验级联极化码编码系统，其特征在于，与所述校验级联极化码编码系统相匹配的译码系统采用改进的SCL译码算法对接收到的校验级联极化码进行译码，得到信息比特序列的判决结果；
所述译码系统对校验比特的判决通过对已判决的信息序列进行与校验级联极化码编码系统端相同的待选校验比特编码和校验比特选择而获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710218931.2A CN107017892B (zh) | 2017-04-06 | 2017-04-06 | 一种校验级联极化码编码方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710218931.2A CN107017892B (zh) | 2017-04-06 | 2017-04-06 | 一种校验级联极化码编码方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107017892A CN107017892A (zh) | 2017-08-04 |
| CN107017892B true CN107017892B (zh) | 2019-06-11 |
Family
ID=59445138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710218931.2A Expired - Fee Related CN107017892B (zh) | 2017-04-06 | 2017-04-06 | 一种校验级联极化码编码方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107017892B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540259B (zh) | 2017-03-01 | 2020-07-10 | 电信科学技术研究院 | 一种极化码编译码方法及装置 |
| WO2019028829A1 (en) * | 2017-08-11 | 2019-02-14 | Zte Corporation | SYSTEM AND METHOD FOR POLAR CODE TREATMENT |
| CN108418658B (zh) * | 2017-09-08 | 2019-03-26 | 华为技术有限公司 | 编码方法及装置 |
| US10425190B2 (en) | 2017-09-08 | 2019-09-24 | Huawei Technologies Co., Ltd. | Channel encoding method and apparatus in wireless communications |
| CN109756294B (zh) * | 2017-11-01 | 2021-06-25 | 上海朗帛通信技术有限公司 | 一种用于无线通信的用户设备、基站中的方法和装置 |
| CN110233698B (zh) * | 2018-03-06 | 2021-11-19 | 北京紫光展锐通信技术有限公司 | 极化码的编码及译码方法、发送设备、接收设备、介质 |
| CN109245853B (zh) * | 2018-08-06 | 2020-09-08 | 华中科技大学 | 一种基于极化码的免同步通信方法 |
| CN111224677B (zh) * | 2018-11-27 | 2021-10-15 | 华为技术有限公司 | 编码方法、译码方法及装置 |
| WO2020122749A1 (en) * | 2018-12-13 | 2020-06-18 | Huawei Technologies Co., Ltd. | Apparatus and method for obtaining concatenated code structures and computer program product therefor |
| CN114866191B (zh) * | 2022-05-12 | 2024-05-14 | 华中科技大学 | 一种适用于cpm调制的极化码编码调制方法及译码方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746708A (zh) * | 2013-10-25 | 2014-04-23 | 中国农业大学 | 一种Polar-LDPC级联码的构造方法 |
| CN105227189A (zh) * | 2015-09-24 | 2016-01-06 | 电子科技大学 | 分段crc辅助的极化码编译码方法 |
| CN106230555A (zh) * | 2016-07-29 | 2016-12-14 | 西安电子科技大学 | 极化码的分段循环冗余校验方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9362956B2 (en) * | 2013-01-23 | 2016-06-07 | Samsung Electronics Co., Ltd. | Method and system for encoding and decoding data using concatenated polar codes |
-
2017
- 2017-04-06 CN CN201710218931.2A patent/CN107017892B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746708A (zh) * | 2013-10-25 | 2014-04-23 | 中国农业大学 | 一种Polar-LDPC级联码的构造方法 |
| CN105227189A (zh) * | 2015-09-24 | 2016-01-06 | 电子科技大学 | 分段crc辅助的极化码编译码方法 |
| CN106230555A (zh) * | 2016-07-29 | 2016-12-14 | 西安电子科技大学 | 极化码的分段循环冗余校验方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于级联的Polar码译码性能改善;向旬;《西安电子科技大学硕士学位论文》;20140131;30-35页 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107017892A (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017892B (zh) | 一种校验级联极化码编码方法及系统 | |
| CN106452460B (zh) | 一种极化码与重复码级联的纠错编码方法 | |
| CN106888025A (zh) | 一种基于极化码的级联纠错编译码方法和系统 | |
| CN102694625B (zh) | 一种循环冗余校验辅助的极化码译码方法 | |
| Song et al. | Codes with run-length and GC-content constraints for DNA-based data storage | |
| CN101867379B (zh) | 一种循环冗余校验辅助的卷积码译码方法 | |
| Li et al. | On pre-transformed polar codes | |
| CN109257140B (zh) | 一种极化信道可靠度排序的方法、极化码编码方法及装置 | |
| CN109842418A (zh) | 一种基于比特翻转的极化码置信传播译码方法 | |
| CN108540141A (zh) | Polar码编译码方法及装置 | |
| CN110492974A (zh) | 一种并行的极化码译码方法及装置 | |
| CN101635611A (zh) | 一种信道译码方法和装置 | |
| CN100508442C (zh) | 一种编译码方法及编译码装置 | |
| Wu et al. | Blind recognition of BCH code based on Galois field Fourier transform | |
| CN109150383A (zh) | 一种Polar码的编码方法及装置 | |
| Tian et al. | Polar codes for channels with deletions | |
| CN106708654A (zh) | 一种用于NANDflash的BCH纠错码的电路结构 | |
| Wang et al. | Partial rank modulation for flash memories | |
| Yehezkeally et al. | Limited-magnitude error-correcting Gray codes for rank modulation | |
| CN108429553B (zh) | 极化码的编码方法、编码装置及设备 | |
| CN100433836C (zh) | 使用冗余对视/音频和语音数据进行解码的方法和系统 | |
| CN108173624A (zh) | 一种部分译码的极化码串行抵消译码电路及其方法 | |
| Farnoud et al. | Rank modulation for translocation error correction | |
| CN103346805B (zh) | 一种长bch码的译码系统及方法 | |
| CN105610550B (zh) | 一种用于电力线载波通信的Viterbi译码方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190611 |