RU2642495C1 - Method of increase of threshold barrier voltage of gan transistor - Google Patents

Method of increase of threshold barrier voltage of gan transistor Download PDF

Info

Publication number
RU2642495C1
RU2642495C1 RU2016140279A RU2016140279A RU2642495C1 RU 2642495 C1 RU2642495 C1 RU 2642495C1 RU 2016140279 A RU2016140279 A RU 2016140279A RU 2016140279 A RU2016140279 A RU 2016140279A RU 2642495 C1 RU2642495 C1 RU 2642495C1
Authority
RU
Russia
Prior art keywords
gan
gate
transistor
plate
deposition
Prior art date
Application number
RU2016140279A
Other languages
Russian (ru)
Inventor
Евгений Викторович Ерофеев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР)
Priority to RU2016140279A priority Critical patent/RU2642495C1/en
Application granted granted Critical
Publication of RU2642495C1 publication Critical patent/RU2642495C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Abstract

FIELD: electricity.
SUBSTANCE: method of increasing the threshold barrier voltage of a transistor based on gallium nitride (GaN), which includes creating gate p-GaN mesa on the surface of the silicon wafer with epitaxial heterostructure of GaN/AlGaN/GaN type, inter-instrument mesa-isolation, forming ohmic contacts to the areas of the transistor drain and source, forming a two-layer resistive mask by lithographic methods, cleaning of the surface of the semiconductor, deposition of thin films of gate metallization, removing of the plate from the vacuum chamber of the evaporator, removal of the resistive mask, prior to the evaporation of thin films of gate metallization the plate is subjected to treatment in an atmosphere of atomic hydrogen for t=10-60 seconds at a temperature of t=20-150°C and flow density of hydrogen atoms on the surface of the plate, equal to 1013-1016 at. cm-2 c-1.
EFFECT: increase in the threshold barrier voltage of the GaN transistor when applying barrier metal films to the p-GaN gate area with a high electronic work function.
5 cl, 3 dwg

Description

Изобретение относится к технологии силовой электроники, а именно к технологии получения дискретных силовых транзисторов на основе нитрида галлия (GaN), работающих в режиме обогащения.The invention relates to power electronics technology, and in particular to a technology for producing discrete gallium nitride (GaN) -based power transistors operating in an enrichment mode.

Транзисторы с высокой подвижностью электронов на основе эпитаксиальных гетероструктур AlGaN/GaN являются перспективной элементной базой для создания устройств силовой электроники следующего поколения. Это обусловлено как высокой подвижностью носителей заряда в канале транзистора, так и высокой электрической прочностью материала, позволяющей достичь высоких напряжений пробоя. Для применения в силовых коммутационных устройствах требуются нормально закрытые GaN транзисторы, работающие в режиме обогащения. Для создания нормально закрытых GaN транзисторов чаще всего используют подзатворную область на основе GaN p-типа, легированного магнием (p-GaN). Однако оптимизация толщины эпитаксиального слоя p-GaN и уровня легирования позволяет добиться порогового напряжения отпирания GaN транзисторов, близкого к Uпор=+1.5 В, что делает их несовместимыми с работой стандартных драйверов управления кремниевыми транзисторами и тем самым ограничивает область их применения. Таким образом, является актуальным и практически значимым поиск способов увеличения порогового напряжения отпирания GaN транзисторов с подзатворной p-GaN областью.Transistors with high electron mobility based on AlGaN / GaN epitaxial heterostructures are a promising element base for creating next-generation power electronics devices. This is due to both the high mobility of charge carriers in the transistor channel and the high electric strength of the material, which allows to achieve high breakdown voltages. For use in power switching devices, normally closed GaN transistors operating in the enrichment mode are required. To create normally closed GaN transistors, the most often used gate region is based on p-type GaN doped with magnesium (p-GaN). However, optimization of the thickness of the p-GaN epitaxial layer and the doping level makes it possible to achieve a threshold voltage for the release of GaN transistors close to U por = + 1.5 V, which makes them incompatible with the operation of standard silicon transistor control drivers and thereby limits their scope. Thus, it is relevant and practically significant to search for ways to increase the threshold voltage for unlocking GaN transistors with a gate p-GaN region.

Известен способ изготовления силового GaN транзистора (N.E. Posthuma, S. You, Н. Liang, N. Ronchi, X. Kang, D. Wellekens, Y.N, Saripalli, S. Decoutere. Impact of Mg Out-diffusion and Activation on the p-GaN Gate HEMT Device Performance // Proceedings of the 2016 28th International Symposium on Power Semiconductor Devices and ICs, June 12-16 2016 Prague, Czech Republic, pp. 95-98), в котором для увеличения порогового напряжения отпирания транзистора используется оптимизация технологического процесса эпитаксиального роста p-GaN слоя, а именно скорость роста, температуры процесса, а также режимов термической активации магния.A known method of manufacturing a power GaN transistor (NE Posthuma, S. You, N. Liang, N. Ronchi, X. Kang, D. Wellekens, YN, Saripalli, S. Decoutere. Impact of Mg Out-diffusion and Activation on the p- GaN Gate HEMT Device Performance // Proceedings of the 2016 28th International Symposium on Power Semiconductor Devices and ICs, June 12-16, 2016 Prague, Czech Republic, pp. 95-98), in which process optimization is used to increase the threshold voltage for switching on the transistor epitaxial growth of the p-GaN layer, namely the growth rate, process temperature, and also the modes of thermal activation of magnesium.

Использование оптимальных режимов роста p-GaN слоя толщиной 75 нм позволило увеличить величину напряжения отпирания GaN транзистора с Uпор=+1.5 В до +2.1 В.The use of optimal growth conditions for the p-GaN layer with a thickness of 75 nm made it possible to increase the voltage at which the GaN transistor is turned on from U por = + 1.5 V to + 2.1 V.

Основным недостатком данного метода является низкая производительность технологических процессов роста тонких эпитаксиальных слоев на основе p-GaN.The main disadvantage of this method is the low productivity of technological processes of growth of thin epitaxial layers based on p-GaN.

Известен способ увеличения порогового напряжения отпирания GaN транзистора (Injun Hwang, Jaejoon Oh, Hyuk Soon Choi, Jongseob Kim, Hyoji Choi, Joonyong Kim, Soogine Chong, Jaikwang Shin, U-In Chung. Source-Connected p-GaN Gate HEMTs for Increased Threshold Voltage // IEEE Electron Device Letters, Vol. 34, No. 5, 2013), в котором используется объемное шунтирование p-GaN подзатворной области с областью истока GaN транзистора. Использование данного метода позволило увеличить значение порогового напряжения отпирания GaN транзистора с Uпор=+0.93 до +2.44 В.There is a method of increasing the threshold voltage for unlocking a GaN transistor (Injun Hwang, Jaejoon Oh, Hyuk Soon Choi, Jongseob Kim, Hyoji Choi, Joonyong Kim, Soogine Chong, Jaikwang Shin, U-In Chung. Source-Connected p-GaN Gate HEMTs for Increased Threshold Voltage // IEEE Electron Device Letters, Vol. 34, No. 5, 2013), which uses volumetric shunting of the p-GaN gate region with the source region of the GaN transistor. Using this method allowed to increase the value of the threshold voltage for unlocking the GaN transistor from U pore = + 0.93 to +2.44 V.

Основным недостатком данного метода является увеличение сопротивления GaN транзистора в открытом состоянии, что негативным образом может сказаться на эффективности его работы в составе преобразователя.The main disadvantage of this method is the increase in the resistance of the GaN transistor in the open state, which can negatively affect the efficiency of its operation in the converter.

Известен способ увеличения порогового напряжения отпирания GaN транзистора (I. Hwang, J. Kim, H.S. Choi, H. Choi, J.W. Lee, K.Y. Kim, J.B. Park, J.C. Lee, J. Ha, J. Oh, J. Shin, and U.I. Chung. p-GaN Gate HEMTs with Tungsten Gate Metal for High Threshold Voltage and Low Gate Current // IEEE Electron device Lett, vol. 34, no. 2, pp. 202-204, 2013), по своей сущности наиболее близкий к предлагаемому техническому решению и выбранный нами за прототип.A known method of increasing the threshold voltage of the gate enable GaN transistor (I. Hwang, J. Kim, HS Choi, H. Choi, JW Lee, KY Kim, JB Park, JC Lee, J. Ha, J. Oh, J. Shin, and UI Chung.p-GaN Gate HEMTs with Tungsten Gate Metal for High Threshold Voltage and Low Gate Current // IEEE Electron device Lett, vol. 34, no. 2, pp. 202-204, 2013), which in essence is closest to the proposed technical solution and we have chosen for the prototype.

Способ заключается в использовании в качестве материала барьера Шоттки к подзатворной области на основе p-GaN металлов с низкой работой выхода электронов, таких как вольфрам. Данный способ позволяет получать силовые гетероструктурные GaN транзисторы с величиной порогового напряжения отпирания порядка Uпор=+3 В, а также большим диапазоном рабочих напряжений на затворе Uзи=+10 В.The method consists in using metals with a low electron work function, such as tungsten, as a Schottky barrier to the gate region based on p-GaN metals. This method allows to obtain power heterostructured GaN transistors with a threshold voltage of unlocking of the order of U por = + 3 V, as well as a wide range of operating voltages at the gate U zi = + 10 V.

Недостатком данного способа является несовместимость технологических процессов магнетронного распыления, а также плазмохимического травления тугоплавких пленок вольфрама с базовыми технологиями изготовления силовых GaN транзисторов как на стандартных кремниевых фабриках, так и на СВЧ фабриках по производству мощных GaN транзисторов и монолитных интегральных схем на их основе.The disadvantage of this method is the incompatibility of magnetron sputtering processes, as well as plasma-chemical etching of refractory tungsten films with the basic manufacturing technologies of power GaN transistors both in standard silicon factories and in microwave factories for the production of powerful GaN transistors and monolithic integrated circuits based on them.

Основной технической задачей предложенного способа является увеличение порогового напряжения отпирания GaN транзистора при использовании пленок барьерных металлов к p-GaN подзатворной области с высокой работой выхода электронов, таких как Ni, Pd и Ti.The main technical objective of the proposed method is to increase the threshold voltage of the release of the GaN transistor when using films of barrier metals to the p-GaN gate region with a high electron work function, such as Ni, Pd and Ti.

Основная техническая задача достигается тем, что способ увеличения порогового напряжения отпирания GaN транзистора, включающий создание на поверхности пластины с эпитаксиальной гетероструктурой типа p-GaN/AlGaN/GaN/Si подзатворной p-GaN меза-области, межприборной меза-изоляции, формирование омических контактов к областям стока и истока транзистора, формирование двухслойной резистивной маски литографическими методами, очистку поверхности полупроводника, осаждение тонких пленок затворной металлизации, извлечение пластины из вакуумной камеры установки напыления, удаление резистивной маски, отличается тем, что перед напылением тонких пленок затворной металлизации пластина подвергается обработке в атмосфере атомарного водорода в течение t=10-60 с при температуре T=20-150°C и плотности потока атомов водорода на поверхность пластины, равной j=1013-1016 ат. см-2 с-1.The main technical problem is achieved by the fact that the method of increasing the threshold voltage for switching on the GaN transistor, including the creation of a p-GaN / AlGaN / GaN / Si gate-type p-GaN mesa region on the surface of the plate with an epitaxial heterostructure, inter-instrument mesa isolation, formation of ohmic contacts to areas of the drain and the source of the transistor, the formation of a two-layer resistive mask by lithographic methods, cleaning the surface of the semiconductor, the deposition of thin films of gate metallization, removing the plate from the vacuum chamber spraying, removal of the resistive mask, characterized in that before the deposition of thin films of gate metallization, the plate is processed in an atmosphere of atomic hydrogen for t = 10-60 s at a temperature T = 20-150 ° C and the density of the flux of hydrogen atoms on the surface of the plate, equal to j = 10 13 -10 16 at. cm -2 s -1 .

В частном случае в качестве материала подложки для эпитаксиальной гетероструктуры может быть использован карбид кремния и/или сапфир.In the particular case, silicon carbide and / or sapphire can be used as the substrate material for the epitaxial heterostructure.

В частном случае напыление тонких пленок затворной металлизации может производиться в едином вакуумном цикле с обработкой в атмосфере атомарного водорода.In the particular case, thin films of gate metallization can be sprayed in a single vacuum cycle with treatment in the atmosphere of atomic hydrogen.

В частном случае в качестве затворной металлизации могут быть использованы пленки тугоплавких металлов и их соединений (Ta, W, TaN, TiN, WN, WSi), формируемые методами магнетронного распыления.In a particular case, films of refractory metals and their compounds (Ta, W, TaN, TiN, WN, WSi) formed by magnetron sputtering can be used as gate metallization.

В частном случае термическая обработка затворной металлизации производится при температуре T=300-600°C в течение t=0.5-30 мин в инертной среде и/или вакууме.In a particular case, the thermal treatment of the gate metallization is carried out at a temperature of T = 300-600 ° C for t = 0.5-30 min in an inert medium and / or vacuum.

На фиг. 1 представлены значения порогового напряжения отпирания GaN транзисторов с подзатворной p-GaN областью, полученных по способу прототипу (1) и предлагаемому способу при использовании обработки в атмосфере атомарного водорода в течение t=20 с (2), 30 с (3), 40 с (4) и 60 с (5) при комнатной температуре и плотности потока атомов j=1016 ат. см-2 с-1.In FIG. 1 shows the threshold voltage for unlocking GaN transistors with a p-GaN gate region, obtained by the method of the prototype (1) and the proposed method when using processing in the atmosphere of atomic hydrogen for t = 20 s (2), 30 s (3), 40 s (4) and 60 s (5) at room temperature and atomic flux density j = 10 16 at. cm -2 s -1 .

Предлагаемый способ заключается в следующем. На поверхности Si пластины с эпитаксиальной гетероструктрурой типа p-GaN/AlGaN/GaN методом селективного плазмохимического травления формируется подзатворная p-GaN меза-область, а также межприборная меза-изоляция с последующим формированием омических контактов к областям сток и истока транзистора. Далее для формирования барьерного контакта (затвора) к p-GaN области транзистора на поверхности пластины формируется двухслойная резистивная маска. Для очистки поверхности в окнах маски пластина обрабатывается в водном растворе H2SO4 или HCl с последующей ее промывкой в деионизованной воде и сушкой в потоке очищенного азота. Затем пластина загружается в экспериментальную установку, где подвергается обработке в атмосфере атомарного водорода в течение t=10-60 с при температуре Т=20-150°C и плотности потока атомов водорода на поверхность пластины, равной j=1013-1016 ат. см-2 с-1. Затем пластина извлекается из экспериментальной установки и загружается в установку напыления тонких пленок в вакууме, где методами электронно-лучевого, магнетронного и/или термического испарения в вакууме при остаточном давлении менее p=5×10-6 торр производится осаждение пленок на основе палладия толщиной 10-500 нм. Далее производится извлечение пластины из вакуумной камеры с последующим удалением резистивной маски.The proposed method is as follows. On the surface of a Si wafer with an epitaxial heterostructure of the p-GaN / AlGaN / GaN type, a gate p-GaN mesa region is formed by selective plasma-chemical etching, as well as inter-instrument mesa isolation with subsequent formation of ohmic contacts to the drain and source regions of the transistor. Then, to form a barrier contact (gate) to the p-GaN region of the transistor, a two-layer resistive mask is formed on the wafer surface. To clean the surface in the mask windows, the plate is treated in an aqueous solution of H 2 SO 4 or HCl, followed by washing it in deionized water and drying in a stream of purified nitrogen. Then the plate is loaded into the experimental setup, where it is processed in an atmosphere of atomic hydrogen for t = 10-60 s at a temperature of T = 20-150 ° C and a density of the flux of hydrogen atoms on the surface of the plate equal to j = 10 13 -10 16 at. cm -2 s -1 . Then, the wafer is removed from the experimental setup and loaded into a thin-film deposition apparatus in vacuum, where 10 palladium-thick films are deposited by electron beam, magnetron, and / or thermal evaporation in vacuum at a residual pressure of less than p = 5 × 10 -6 torr -500 nm. Next, the plate is removed from the vacuum chamber with the subsequent removal of the resistive mask.

В качестве материала подложки для эпитаксиальной гетероструктуры может быть использован карбид кремния и/или сапфир.Silicon carbide and / or sapphire can be used as the substrate material for the epitaxial heterostructure.

Напыление тонких пленок затворной металлизации может производиться в едином вакуумном цикле с обработкой в атмосфере атомарного водорода.The deposition of thin films of gate metallization can be carried out in a single vacuum cycle with treatment in the atmosphere of atomic hydrogen.

В качестве затворной металлизации могут быть пленки тугоплавких металлов и их соединений (Ta, W, TaN, TiN, WN, WSi), формируемые методами магнетронного распыления.Films of refractory metals and their compounds (Ta, W, TaN, TiN, WN, WSi) formed by magnetron sputtering can be used as gate metallization.

Термическая обработка затворной металлизации может производиться при температуре T=300-600°C в течение t=0.5-30 мин в инертной среде и/или вакууме.The thermal treatment of the gate metallization can be carried out at a temperature of T = 300-600 ° C for t = 0.5-30 min in an inert medium and / or vacuum.

Минимальное значение плотности потока атомов водорода на поверхность пластины, равное j=1013 ат. см-2 с-1, определяется тем, что при меньших значениях не достигается технический результат изобретения в связи с конкуренцией между процессами окисления поверхности p-GaN газами, присутствующими в остаточной атмосфере вакуумной камеры, и ее восстановления атомами водорода. Максимальное значение плотности потока атомов водорода на поверхность пластины, равное j=1016 ат. см-2 с-1, определяется предельными техническими возможностями имеющихся сегодня источников атомарного водорода.The minimum value of the flux density of hydrogen atoms on the surface of the plate, equal to j = 10 13 at. cm -2 s -1 , is determined by the fact that at lower values the technical result of the invention is not achieved in connection with the competition between the processes of surface oxidation of p-GaN by gases present in the residual atmosphere of the vacuum chamber and its reduction by hydrogen atoms. The maximum value of the density of the flux of hydrogen atoms on the plate surface is j = 10 16 at. cm -2 s -1 , is determined by the limiting technical capabilities of the sources of atomic hydrogen available today.

Минимальное значение температуры обработки T=20°C определяется минимальной комнатной температурой, характерной для чистых помещений микроэлектронного производства. Максимальное значение температуры обработки T=150°C определяется максимально возможной температурой, при которой наблюдается эффект.The minimum processing temperature T = 20 ° C is determined by the minimum room temperature characteristic of clean rooms of microelectronic production. The maximum value of the treatment temperature T = 150 ° C is determined by the maximum possible temperature at which the effect is observed.

Пример.Example.

Пример демонстрирует технический результат, достигаемый по предлагаемому способу, относительно способа прототипа, а также возможность достижения технического результата в широком временном интервале обработки в атмосфере атомарного водорода.The example demonstrates the technical result achieved by the proposed method, relative to the prototype method, as well as the possibility of achieving a technical result in a wide processing time interval in the atmosphere of atomic hydrogen.

В экспериментах использовались эпитаксиальные гетероструктуры типа p-GaN/AlGaN/GaN, выращенные методом металлорганической газофазовой эпитаксии на подложках кремния диаметром 100 мм. Гетероструктура включала в себя буферный слой на основе легированного углеродом GaN, толщиной 4 мкм, канальный слой GaN, толщиной 400 нм, спэйсер AlN, толщиной 1 нм, барьерный слой Al0.25Ga0.75N, толщиной 20 нм и p-GaN слой, легированный магнием. Толщина p-GaN слоя составляла 50 нм, концентрация атомов магния определялась вторичной ионной масс-спектроскопией и составляла 2×1019 см-3. Подзатворная область на основе р-GaN формировалась селективным плазмохимическим травлением. После формирования межприборной меза-изоляции на пластине производилось формирование омических контактов на основе Ti/Al/Mo/Au. Далее на одну пластину по аналогии со способом-прототипом производилось напыление пленки вольфрама толщиной 200 нм. На вторую пластину в соответствии с предлагаемым способом перед осаждением затворной металлизации на основе пленки палладия толщиной 200 нм осуществлялась обработка в атмосфере атомарного водорода при давлении молекулярного водорода p=10-4 торр и плотности потока атомов водорода j=1015 ат. см-2 с-1 в течение t=10-60 с при температуре Т=22°C. Далее с обеих пластин удалялась резистивная маска, что приводило к формированию рисунка затворов к р-GaN области транзистора.In the experiments, p-GaN / AlGaN / GaN type epitaxial heterostructures grown by the method of organometallic gas-phase epitaxy on silicon substrates with a diameter of 100 mm were used in the experiments. The heterostructure included a buffer layer based on carbon doped GaN, 4 μm thick, a channel GaN layer, 400 nm thick, an AlN spacer, 1 nm thick, an Al 0.25 Ga 0.75 N barrier layer, 20 nm thick, and a p-GaN layer doped with magnesium . The thickness of the p-GaN layer was 50 nm, the concentration of magnesium atoms was determined by secondary ion mass spectroscopy and was 2 × 10 19 cm -3 . The p-GaN-based gate region was formed by selective plasma-chemical etching. After the formation of inter-instrument mesa insulation on the plate, ohmic contacts based on Ti / Al / Mo / Au were formed. Then, on a single plate, by analogy with the prototype method, a tungsten film 200 nm thick was sprayed. Before the deposition of the gate metallization based on a palladium film 200 nm thick, the second plate was processed in the atmosphere of atomic hydrogen at a pressure of molecular hydrogen p = 10 -4 torr and a flux density of hydrogen atoms j = 10 15 at. cm -2 s -1 for t = 10-60 s at a temperature of T = 22 ° C. Then, a resistive mask was removed from both plates, which led to the formation of a gate pattern to the p-GaN region of the transistor.

Из фиг. 1, на которой представлены значения порогового напряжения отпирания GaN транзисторов с подзатворной p-GaN областью, полученных по способу-прототипу (1) и предлагаемому способу при использовании обработки в потоке атомарного водорода в течение t=20 с (2), 30 с (3), 40 с (4) и 60 с (5), видно, что использование предлагаемого способа при малых длительностях обработки t=10 с позволяет на 16.7% увеличить значение порогового напряжения отпирания GaN транзистора. При этом в отличие от способа-прототипа в качестве материала барьера Шоттки к p-GaN области вместо вольфрама может быть использован металл с высокой работой выхода электронов и низкой температурой плавления (например, Ni, Pd, Ti), формируемый методами электронно-лучевого напыления в вакууме, что делает предлагаемый способ привлекательным с промышленной точки зрения.From FIG. 1, which shows the threshold voltage for unlocking GaN transistors with a gate p-GaN region obtained by the prototype method (1) and the proposed method when using processing in a stream of atomic hydrogen for t = 20 s (2), 30 s (3 ), 40 s (4) and 60 s (5), it can be seen that the use of the proposed method for short processing times t = 10 s makes it possible to increase the threshold voltage of the unlocking voltage of the GaN transistor by 16.7%. In this case, unlike the prototype method, instead of a tungsten, a metal with a high electron work function and low melting point (for example, Ni, Pd, Ti) formed by electron beam sputtering can be used as the material of the Schottky barrier to the p-GaN region vacuum, which makes the proposed method attractive from an industrial point of view.

На фиг. 2 и 3 представлены результаты инфракрасной спектроскопии поверхности p-GaN слоев толщиной 50 нм без обработки и прошедших обработку в потоке атомарного водорода p-GaN слоя в течение t=10 с и t=60 с при комнатной температуре.In FIG. Figures 2 and 3 present the results of infrared spectroscopy of the surface of p-GaN layers with a thickness of 50 nm without treatment and which were processed in a stream of atomic hydrogen of the p-GaN layer for t = 10 s and t = 60 s at room temperature.

Данные фиг. 2 и 3 свидетельствуют о том, что обработка подзатворной p-GaN области в потоке атомарного водорода при комнатной температуре в течение t=10 с приводит к формированию соединений Mg-H на поверхности, а также уменьшению концентрации Mg акцепторов (уровня легирования) в объеме p-GaN. Увеличение времени водородной обработки до t=60 с приводит к стимулированному росту количества связей Mg-H и дальнейшему уменьшению уровня легирования слоя p-GaN.The data of FIG. 2 and 3 indicate that the treatment of the p-GaN gate region in the atomic hydrogen stream at room temperature for t = 10 s leads to the formation of Mg-H compounds on the surface, as well as to a decrease in the Mg acceptor concentration (doping level) in the volume p -GaN. An increase in the hydrogen treatment time to t = 60 s leads to a stimulated increase in the number of Mg – H bonds and a further decrease in the doping level of the p-GaN layer.

Для объяснения наблюдаемых эффектов может быть предложен следующий механизм. После кратковременной (t=10 с) обработки подзатворной области на основе p-GaN в потоке атомарного водорода на поверхности полупроводника в результате образования связей Mg-H формируется дипольный слой, индуцированный водородом. Наличие данного дипольного слоя на границе раздела металл/p-GaN приводит к росту порогового напряжения отпирания GaN транзистора посредством увеличения высоты барьера Шоттки.The following mechanism can be proposed to explain the observed effects. After a short-term (t = 10 s) treatment of the p-GaN-based gate region in the atomic hydrogen flow, a hydrogen-induced dipole layer forms on the surface of the semiconductor as a result of the formation of Mg-H bonds. The presence of this dipole layer at the metal / p-GaN interface leads to an increase in the threshold voltage for unlocking the GaN transistor by increasing the height of the Schottky barrier.

Дальнейшее увеличение времени обработки в потоке атомарного водорода приводит к его проникновению в слой p-GaN, а также увеличению количества сформированных соединений Mg-H на поверхности. Диффузия атомов водорода вглубь p-GaN слоя приводит к снижению уровня его легирования, что в свою очередь приводит к последующему уменьшению порогового напряжения отпирания транзистора.A further increase in the processing time in the flow of atomic hydrogen leads to its penetration into the p-GaN layer, as well as an increase in the number of formed Mg-H compounds on the surface. Diffusion of hydrogen atoms deep into the p-GaN layer leads to a decrease in its doping level, which in turn leads to a subsequent decrease in the threshold voltage of the transistor firing.

Claims (5)

1. Способ увеличения порогового напряжения отпирания GaN транзистора, включающий создание на поверхности кремниевой пластины с эпитаксиальной гетероструктурой типа p-GaN/AlGaN/GaN подзатворной р-GaN меза-области, межприборной меза-изоляции, формирование омических контактов к областям стока и истока транзистора, формирование двухслойной резистивной маски литографическими методами, очистку поверхности полупроводника, осаждение тонких пленок затворной металлизации, извлечение пластины из вакуумной камеры установки напыления, удаление резистивной маски, отличающийся тем, что перед напылением тонких пленок затворной металлизации пластина подвергается обработке в атмосфере атомарного водорода в течение t=10-60 с при температуре Т=20-150°С и плотности потока атомов водорода на поверхность пластины, равной 1013-1016 ат. см-2 с-1.1. A method of increasing the threshold voltage for unlocking a GaN transistor, comprising creating a p-GaN / AlGaN / GaN gate p-GaN mesa region on the surface of a silicon wafer with an epitaxial heterostructure, inter-instrument mesa isolation, forming ohmic contacts to the drain and source regions of the transistor, the formation of a two-layer resistive mask by lithographic methods, cleaning the surface of the semiconductor, the deposition of thin films of gate metallization, removing the plate from the vacuum chamber of the deposition apparatus, removing the resist hydrochloric mask, characterized in that before the deposition of thin films of the gate metallization plate is processed in the atmosphere of atomic hydrogen for t = 10-60 sec at a temperature of T = 20-150 ° C, and the flux density of the hydrogen atoms on the wafer surface of 10 13 - 10 16 at. cm -2 s -1 . 2. Способ по п. 1, отличающийся тем, что в качестве материала подложки для эпитаксиальной гетероструктуры может быть использован карбид кремния и/или сапфир.2. The method according to p. 1, characterized in that as the substrate material for the epitaxial heterostructure can be used silicon carbide and / or sapphire. 3. Способ по п. 1, отличающийся тем, что напыление тонких пленок затворной металлизации может производиться в едином вакуумном цикле с обработкой в атмосфере атомарного водорода.3. The method according to p. 1, characterized in that the deposition of thin films of gate metallization can be carried out in a single vacuum cycle with treatment in the atmosphere of atomic hydrogen. 4. Способ по п. 1, отличающийся тем, что в качестве затворной металлизации могут быть пленки тугоплавких металлов и их соединений (Та, W, TaN, TiN, WN, WSi), формируемые методами магнетронного распыления.4. The method according to p. 1, characterized in that as the gate metallization can be films of refractory metals and their compounds (Ta, W, TaN, TiN, WN, WSi) formed by magnetron sputtering. 5. Способ по п. 1, отличающийся тем, что производится термическая обработка затворной металлизации при температуре Т=300-600°С в течение t=0.5-30 мин в инертной среде и/или вакууме.5. The method according to p. 1, characterized in that the shutter metallization is heat treated at a temperature of T = 300-600 ° C for t = 0.5-30 minutes in an inert atmosphere and / or vacuum.
RU2016140279A 2016-10-12 2016-10-12 Method of increase of threshold barrier voltage of gan transistor RU2642495C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016140279A RU2642495C1 (en) 2016-10-12 2016-10-12 Method of increase of threshold barrier voltage of gan transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016140279A RU2642495C1 (en) 2016-10-12 2016-10-12 Method of increase of threshold barrier voltage of gan transistor

Publications (1)

Publication Number Publication Date
RU2642495C1 true RU2642495C1 (en) 2018-01-25

Family

ID=61023697

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016140279A RU2642495C1 (en) 2016-10-12 2016-10-12 Method of increase of threshold barrier voltage of gan transistor

Country Status (1)

Country Link
RU (1) RU2642495C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU209768U1 (en) * 2021-04-29 2022-03-22 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" HIGH VOLTAGE GALLIUM NITRIDE NORMALLY CLOSE TYPE TRANSISTOR

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1499614C (en) * 1986-08-08 1995-09-20 Малое предприятие "Тринатом" Method for manufacturing field-effect transistors
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
CN102386223A (en) * 2011-11-01 2012-03-21 中山大学 High-threshold voltage gallium nitride (GaN) enhancement metal oxide semiconductor heterostructure field effect transistor (MOSHFET) device and manufacturing method
US20140327010A1 (en) * 2013-05-03 2014-11-06 Texas Instuments Incorporated Avalanche energy handling capable iii-nitride transistors
WO2015147802A1 (en) * 2014-03-25 2015-10-01 Intel Corporation Iii-n transistors with epitaxial layers providing steep subthreshold swing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1499614C (en) * 1986-08-08 1995-09-20 Малое предприятие "Тринатом" Method for manufacturing field-effect transistors
US20080296618A1 (en) * 2007-06-01 2008-12-04 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR
CN102386223A (en) * 2011-11-01 2012-03-21 中山大学 High-threshold voltage gallium nitride (GaN) enhancement metal oxide semiconductor heterostructure field effect transistor (MOSHFET) device and manufacturing method
US20140327010A1 (en) * 2013-05-03 2014-11-06 Texas Instuments Incorporated Avalanche energy handling capable iii-nitride transistors
WO2015147802A1 (en) * 2014-03-25 2015-10-01 Intel Corporation Iii-n transistors with epitaxial layers providing steep subthreshold swing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU209768U1 (en) * 2021-04-29 2022-03-22 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" HIGH VOLTAGE GALLIUM NITRIDE NORMALLY CLOSE TYPE TRANSISTOR

Similar Documents

Publication Publication Date Title
TWI608568B (en) Semiconductor device and method for fabricating the same
TWI431770B (en) Semiconductor device and method for manufacturing the same
JP5337415B2 (en) Heterojunction field effect transistor and method of manufacturing heterojunction field effect transistor
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
US20060108606A1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
KR101955195B1 (en) Semiconductor device and method of manufacturing the same
JP2004517461A (en) III-nitride based field effect transistor (FET) with reduced trapping and method of making transistor
TW201411840A (en) Heterostructure transistor with multiple gate dielectric layers
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
TW202015241A (en) Semiconductor devices and methods for forming same
RU2642495C1 (en) Method of increase of threshold barrier voltage of gan transistor
JP2016100450A (en) Heterojunction field effect transistor and manufacturing method of the same
US20140124837A1 (en) Nitride semiconductor device and method for manufacturing same
US10121663B2 (en) Semiconductor device and method for producing same
RU2686863C1 (en) Method of forming t-shaped gate
CN111048471A (en) Preparation method of n-channel and p-channel enhanced GaN device integrated structure
RU2669265C1 (en) Method of increase of control voltage on the gate of the gan transistor
TWI653683B (en) Methods for fabricating semiconductor structures and high electron mobility transistors
KR101952176B1 (en) Enhancement nitride semiconductor device and method for manufacturing the same
RU2422941C2 (en) METHOD OF MAKING OHMIC CONTACT TO GaAs BASED ON THIN Ge AND Cu FILMS
JP2015165530A (en) Semiconductor device and semiconductor device manufacturing method
JP2018206867A (en) Group iii nitride semiconductor device and manufacturing method of the same
TWI788692B (en) Power semiconductor device and methods forming the same
TW202010125A (en) Semiconductor devices and methods for forming same
CN112736137B (en) Preparation method of p-type nitride gate of enhanced HEMT, enhanced nitride HEMT and preparation method thereof

Legal Events

Date Code Title Description
PC41 Official registration of the transfer of exclusive right

Effective date: 20190321