RU2582878C1

RU2582878C1 - Method for increasing swath width of phase-locked loop with sign logic phase discriminator and device therefor

Info

Publication number: RU2582878C1
Application number: RU2015121626/08A
Authority: RU
Inventors: Сергей Иванович Холопов
Priority date: 2015-06-05
Filing date: 2015-06-05
Publication date: 2016-04-27

Abstract

FIELD: radio engineering.

SUBSTANCE: invention relates to radio engineering. Method for increasing gripping band of phase automatic frequency control system with said discriminator is characterised by determining sign of difference between input oscillation and generated by controlled generator output oscillation, then control voltages are formed, having polarity corresponding to sign of phase difference, which are combined into single signal that controls generator frequency.

EFFECT: technical result is expansion of gripping band by changing symmetrical shape of discrimination characteristics of sign logical phase discriminator into asymmetrical one, and if zone of positive or negative sign of discriminatory characteristics increases, corresponding one-way gripping band increases for initial frequency detunes of corresponding sign.

2 cl, 7 dwg

Description

Изобретение относится к области радио- и измерительной техники и может быть использовано для стабилизации параметров автогенераторов. Наибольшее применение оно может найти при создании высокоточных (прецизионных) систем фазовой синхронизации, имеющих не только малую ошибку синхронизации в установившемся состоянии, но одновременно и широкую полосу захвата.The invention relates to the field of radio and measurement technology and can be used to stabilize the parameters of the oscillators. It can find the greatest application when creating high-precision (precision) phase synchronization systems that have not only a small steady state synchronization error, but also a wide capture band.

Общая структура системы фазовой автоподстройки частоты (ФАПЧ) содержит три базовых узла: управляемый (подстраиваемый) генератор (УГ), фильтр и фазовый детектор.The general structure of the phase locked loop (PLL) contains three basic nodes: a controlled (tunable) generator (UG), a filter, and a phase detector.

Для обеспечения высокой точности синхронизации применяются фазовые детекторы (дискриминаторы), обладающие высокой крутизной дискриминационной характеристики (ДХ). Наибольшую крутизну обеспечивает ДХ прямоугольной формы. Фазовые детекторы, имеющие ДХ такой формы, называют дискриминаторами релейного типа.To ensure high accuracy of synchronization, phase detectors (discriminators) are used, which have a high steepness of discriminatory characteristics (DC). The greatest steepness is provided by a rectangular shape. Phase detectors having a DC of this form are called relay type discriminators.

Большинство релейных дискриминаторов [1, 2] имеют "симметричные" ДХ, то есть на интервале [-π, 0] разность фаз Δφ оценивается как отрицательная, а на интервале [0, π] - как положительная. ДХ является периодичной с периодом повторения 2π.Most relay discriminators [1, 2] have “symmetric” DCs, that is, on the interval [-π, 0] the phase difference Δφ is estimated as negative, and on the interval [0, π] - as positive. DH is periodic with a repetition period of 2π.

К релейным дискриминаторам относятся также знаковые фазовые дискриминаторы. Знаковые фазовые дискриминаторы являются разновидностью цифровых фазовых детекторов релейного типа (без зоны нечувствительности), формирующие выходные сигналы двух уровней [1]. Дискриминационная характеристика знакового дискриминатора определяется выражением F{Δφ}=sign(sin[Δφ]), где sign(·) - знак величины (·). Величина F{Δφ} на отрезке одного периода принимает вид:Relay discriminators also include signed phase discriminators. Signed phase discriminators are a type of digital phase detectors of a relay type (without deadband), which generate output signals of two levels [1]. The discriminatory characteristic of the sign discriminator is determined by the expression F {Δφ} = sign (sin [Δφ]), where sign (·) is the sign of the quantity (·). The value of F {Δφ} on a segment of one period takes the form:

На выходе знакового фазового дискриминатора (ЗФД) формируется напряжение из U_ЗФД=U_FF(Δφ(t)}, которое может принимать два значения U_ЗФД=U_F или U_ЗФД=-U_F, где U_F - напряжение постоянного уровня.At the output of the sign phase discriminator (ZFD), a voltage is formed from U _ZFD = U _F F (Δφ (t)}, which can take two values U _ZFD = U _F or U _ZFD = -U _F , where U _F is a constant level voltage.

При использовании ЗФД в кольце ФАПЧ напряжение U_ЗФД, изменяющееся в соответствии с изменением знака разности фаз Δφ прямоугольных импульсных колебаний, поступающих на его входы. Далее U_ЗФД подается на фильтрующее звено, а с него на вход управления УГ. Для исключения постоянной составляющей фазовой ошибки синхронизации колебаний фильтрующее звено выполняется астатическим, реализованным в виде параллельно соединенных пропорционального звена и интегратора [1, 3, 10].When using a ZFD in a PLL ring, the voltage U of the _ZFD , which changes in accordance with a change in the sign of the phase difference Δφ of rectangular pulse oscillations arriving at its inputs. Next, U _ZFD is fed to the filter unit, and from it to the control input of the _{exhaust gas} . To eliminate the constant component of the phase error of synchronization of oscillations, the filtering unit is performed as an astatic one, implemented as a parallel-connected proportional unit and integrator [1, 3, 10].

В системе ФАПЧ с ЗФД для уменьшения уровня флуктуации разности фаз Δφ в установившемся состоянии величину U_F необходимо уменьшать, а это, в свою очередь, приводит к существенному уменьшению полосы захвата системы. Кроме того, в системе ФАПЧ, имеющей рассмотренную конструкцию, амплитуда выходного сигнала ЗФД не меняется как в случае, когда знак Δφ меняется часто, так и в случае, когда в процессе подстройки знак Δφ меняется редко.In a PLL system with PFD, in order to reduce the level of fluctuation of the phase difference Δφ in the steady state, the value of U _F must be reduced, and this, in turn, leads to a significant decrease in the capture band of the system. In addition, in the PLL system with the considered design, the amplitude of the output signal of the PFC does not change both in the case when the sign of Δφ changes frequently, and in the case when the sign of Δφ rarely changes during the tuning process.

В [3] предлагается путем использования узла, содержащего совокупность обнуляемых интеграторов с линейным характером изменения выходного напряжения, получать при частом изменении знака разности фаз напряжение малого уровня, а при редком изменении знака разности фаз напряжение более высокого уровня. Такой способ управления позволяет в системе ФАПЧ, по сравнению с обычной системой с ЗФД, при одинаковой установившейся фазовой ошибке увеличить полосу захвата. Для более существенного увеличения полосы захвата закон изменения напряжения на выходе обнуляемых интеграторов следует сделать нелинейным [7, 10].In [3], it is proposed, by using a node containing a set of nullable integrators with a linear nature of changing the output voltage, to obtain a voltage of a low level with frequent changes in the sign of the phase difference, and a voltage of a higher level with a rare change in the sign of the phase difference. This control method allows in the PLL system, in comparison with a conventional system with HFD, with the same steady-state phase error, to increase the capture band. For a more significant increase in the capture band, the law of the voltage change at the output of nullable integrators should be made nonlinear [7, 10].

В рассмотренных способах подстройки частоты ЗФД имеет ДХ, которая не учитывает форму (скважность) поступающих на его входы колебаний. Разновидностью знаковых фазовых дискриминаторов являются знаковые логические фазовые дискриминаторы (ЗЛФД) [4-6]. ЗЛФД определяют знак разности фаз импульсных колебаний, имеющих уровни цифровой логики. Выходной сигнал U_z данных дискриминаторов отражает знак фазового рассогласования переднего фронта (момента изменения уровня из логического нуля в логическую единицу) анализируемого колебания U_a относительно переднего фронта опорного колебания U_оп. В соответствии с этим вход дискриминатора, на который подается колебание U_оп, называется опорным. Другой вход дискриминатора, на который подается колебание U_a, создаваемое управляемым генератором, - входом анализируемого колебания.In the considered methods of adjusting the frequency of the HFD, it has a DF that does not take into account the form (duty cycle) of the oscillations arriving at its inputs. A variety of signed phase discriminators are signed logical phase discriminators (ZLFD) [4-6]. ZLFD determine the sign of the phase difference of pulsed oscillations having levels of digital logic. The output signal U _{z of} these discriminators reflects the sign of the phase mismatch of the leading edge (the moment the level changes from logical zero to logical one) of the analyzed oscillation U _a relative to the leading edge of the reference oscillation U _op . In accordance with this, the input of the discriminator, to which the oscillation U _op is applied, is called the reference. The other input of the discriminator, to which the oscillation U _a , created by the controlled generator, is supplied, is the input of the analyzed oscillation.

В качестве ЗЛФД можно также использовать D-триггер, на С-вход которого подается колебание U_оп, а на D-вход - колебание U_a. Выходами такого дискриминатора являются прямой и инверсный выходы D-триггера.As a ZLFD, you can also use the D-trigger, on the C-input of which the oscillation U _op is supplied, and on the D-input - the oscillation U _a . The outputs of such a discriminator are the direct and inverse outputs of the D-trigger.

Форма дискриминационной характеристики ЗЛФД не задается схемотехнической реализацией дискриминатора, а определяется формой импульсного прямоугольного колебания U_a, подаваемого на вход анализируемого колебания. Если анализируемое колебание имеет скважность, равную 2, форма дискриминационной характеристики ЗЛФД "симметрична", то есть на интервале [-π, 0] знак разности фаз Sign(Δφ)=-1, а на интервале [0, π] - Sign(Δφ)=1 (фиг. 1,а). Когда скважность анализируемого колебания имеет форму, отличную от двух, соответствующим образом трансформируется и форма дискриминационной характеристики ЗЛФД. Если подстраиваемое колебание имеет скважность 4/3, на интервале [-Ν₂π, 0] выходной сигнал дискриминатора равен -1, а на интервале [0, Ν₁π] равен 1 (фиг. 1,6). Причем Ν₂=1/2, N₁=3/2 (Ν₁+Ν₂=2).The form of the discriminatory characteristics of ZLFD is not determined by the circuitry implementation of the discriminator, but is determined by the shape of the pulsed rectangular oscillation U _a supplied to the input of the analyzed oscillation. If the analyzed oscillation has a duty cycle equal to 2, the form of the discriminatory characteristics of the FFHL is “symmetrical”, that is, on the interval [-π, 0] the sign of the phase difference Sign (Δφ) = - 1, and on the interval [0, π] - Sign (Δφ ) = 1 (Fig. 1, a). When the duty cycle of the analyzed oscillation has a form other than two, the form of the discriminatory characteristic of the FFHL is correspondingly transformed. If the adjustable oscillation has a duty cycle of 4/3, on the interval [-Ν ₂ π, 0], the discriminator output signal is -1, and on the interval [0, Ν ₁ π] it is 1 (Fig. 1.6). Moreover, Ν ₂ = 1/2, N ₁ = 3/2 (Ν ₁ + Ν ₂ = 2).

При подаче на соответствующие входы ЗЛФД опорного колебания U_оп с частотой f_оп и анализируемого колебания U_a с частотой f_a при разомкнутом кольце подстройки ФАПЧ возможны следующие ситуации:When a reference oscillation U _op with a frequency f _op and an analyzed oscillation U _a with a frequency f _a with an open PLL tuning ring are applied to the corresponding inputs of the PFLD, the following situations are possible:

1. Когда f_оп=f_a, имеющееся значение разности фаз Δφ между опорным и анализируемым колебаниями остается неизменным в течение всего времени анализа.1. When f _op = f _a , the existing value of the phase difference Δφ between the reference and the analyzed oscillations remains unchanged throughout the analysis.

2. Если период опорного колебания больше периода анализируемого колебания. Это приводит к тому, что анализируемое импульсное колебание во времени t будет с постоянной скоростью смещаться влево относительно опорного колебания. Аналогично при f_оп>f_a смешение анализируемого колебания будет происходить вправо (фиг. 2).2. If the period of the reference oscillation is greater than the period of the analyzed oscillation. This leads to the fact that the analyzed pulse oscillation in time t will be shifted with a constant speed to the left relative to the reference oscillation. Similarly, when f _op > f _{a, the} mixing of the analyzed oscillations will occur to the right (Fig. 2).

В случае, когда f_оп≠f_a (причем Δf=f_оп-f_a=const), при симметричной форме ДХ (N₁=N₂) время τ₁, в течение которого разность фаз Δφ при взаимном смещении колебаний находится в пределах [0, Ν₁π], и время τ₂, в течение которого разность фаз находится в пределах [-N₂π, 0], оказываются примерно равными (τ₁≈τ₂). Указанный случай для f_оп<f_a рассмотрен на фиг. 3,а. Здесь интервал времени τ₁, в течение которого Sign(Δφ)=1, больше интервала времени τ₂, в течение которого Sign(Δφ)=-1, на величину периода опорного колебания Т_оп=1/f_оп.In the case where f _op ≠ f _a (and Δf = f _op -f _a = const), for the symmetrical form of the DC (N ₁ = N ₂ ), the time τ ₁ during which the phase difference Δφ with mutual displacement of oscillations is within [0, Ν ₁ π], and the time τ ₂ during which the phase difference is within the range of [-N ₂ π, 0] turn out to be approximately equal (τ ₁ ≈τ ₂ ). The indicated case for f _op <f _{a is} considered in FIG. 3 a. Here, the time interval τ ₁ , during which Sign (Δφ) = 1, is greater than the time interval τ ₂ , during which Sign (Δφ) = - 1, by the value of the period of the reference oscillation T _op = 1 / f _op .

Вследствие того, что точное обеспечение скважности колебания U_a, равной двум, выдержать достаточно сложно, результатом этого может быть то, что Δτ=τ₁-τ₂ может приминать значение как равное Т_оп, так и равное -Т_оп. Причем Δτ=T_on и Δτ=-T_on могут чередоваться. Поскольку двуполярный сигнал с амплитудой U_F и знаком Sign(Δφ) в дальнейшем используется как входной сигнал фильтра системы ФАПЧ, на выходе фильтра напряжение U_ф изменяться не будет.Due to the fact that it is quite difficult to withstand the accuracy of the duty cycle of the oscillation U _a equal to two, the result of this may be that Δτ = τ ₁ −τ ₂ can adopt a value equal to T _op or equal to T _op . Moreover, Δτ = T _on and Δτ = -T _on can alternate. Since a bipolar signal with an amplitude of U _F and a sign of Sign (Δφ) is further used as an input signal of the PLL filter, the voltage U _f will not change at the output of the filter.

При замыкании кольца регулирования ФАПЧ воздействие на УГ напряжения U_ф, формируемого на выходе фильтра, при Sign(Δφ)=-1 приводит к увеличению частоты f_a подстраиваемого колебания U_a, а при Sign(Δφ)=1 - к уменьшению частоты f_a. С учетом того, что для систем ФАПЧ, обеспечивающих малый уровень флуктуации Δφ в установившемся состоянии [3, 7], постоянная времени фильтра выбирается достаточно большой, в режиме биений увеличение τ₁ и уменьшение τ₂ будет незначительным, существенно меньшим, чем на величину периода опорного колебания T_on. Поскольку изменение τ₁ и τ₂ производится с шагом T_on, в системе сохраняется соотношение τ₁≈τ₂. Это приводит к тому, что изменения U_ф при Sign(Δφ)=-1 в сторону увеличения и при Sign(Δφ)=1 в сторону уменьшения примерно одинаковы. То есть в среднем напряжение на выходе фильтра не изменяется, а это вызывает прекращение процесса подстройки. Такая ситуация возникает даже при достаточно небольшом отклонении f_a от f_оп [7]. Как следствие, в системе ФАПЧ обеспечивается малая полоса захвата, что является существенным недостатком.When the PLL control loop is closed, the influence on UG of the voltage U _f generated at the filter output, at Sign (Δφ) = - 1, leads to an increase in the frequency f _{a of the} tunable oscillation U _a , and when Sign (Δφ) = 1, to a decrease in the frequency f _a . Taking into account the fact that for PLL systems providing a small level of fluctuations Δφ in the steady state [3, 7], the filter time constant is chosen large enough, in the beat mode, the increase in τ ₁ and the decrease in τ ₂ will be insignificant, significantly less than by the period reference oscillation T _on . Since the changes in τ ₁ and τ _{2 are} performed with a step of T _on , the relation τ ₁ ≈τ _{2 is} preserved in the system. This leads to the fact that the changes in U _f with Sign (Δφ) = - 1 upward and with Sign (Δφ) = 1 downward are approximately the same. That is, on average, the voltage at the output of the filter does not change, and this causes the termination of the tuning process. Such a situation arises even with a sufficiently small deviation f _a from f _op [7]. As a result, a small capture band is provided in the PLL system, which is a significant drawback.

Можно изменить форму (скважность) колебания U_a и тем самым изменить форму ДХ ЗЛФД. Так при f_оп<f_a, увеличивая длительность импульса колебания U_a по отношению к длительности паузы (фиг. 3,б), можно добиться того, что τ₁ будет существенно больше τ₂. При подаче двуполярного сигнала, имеющего знак Sign(Δφ) (фиг. 3,б), на вход фильтра, напряжение на его выходе будет существенно отличаться от нуля и, как следствие, воздействие на УГ также будет существенным. Все это приводит к тому, что за счет τ₁>τ₂ воздействие, вызывающее увеличение частоты f_a на интервале времени τ₂ будет меньше воздействия, вызывающего уменьшение частоты f_a на интервале τ₁. Последнее приводит к уменьшению Δf, то есть обеспечивается режим захвата, чего не проявлялось при тех же соотношениях f_оп и f_a (фиг. 3,а) при "симметричной" форме ДХ.It is possible to change the shape (duty cycle) of the oscillation U _a and thereby change the shape of the LC ZLFD. So when f _op <f _a , increasing the pulse duration of the oscillation U _a with respect to the duration of the pause (Fig. 3, b), we can achieve that τ ₁ will be significantly greater than τ ₂ . When a bipolar signal with the Sign (Δφ) sign (Fig. 3b) is applied to the filter input, the voltage at its output will differ significantly from zero and, as a result, the effect on the ultrasonic wave will also be significant. All this leads to the fact that due to τ ₁ > τ _{2 the} effect causing an increase in the frequency f _a in the time interval τ ₂ will be less than the effect causing a decrease in the frequency f _a in the interval τ ₁ . The latter leads to a decrease in Δf, that is, a capture mode is ensured, which was not manifested with the same ratios f _op and f _a (Fig. 3a) with the "symmetric" shape of the DC.

Если динамика вариации формы ДХ ЗЛФД низкая, ее влиянием на процессы подстройки в кольце ФАПЧ можно пренебречь, поскольку процессы подстройки ФАПЧ имеют большую динамику. Существенное влияние будет оказывать лишь форма ДХ.If the dynamics of the variation in the shape of the LCFDF is low, its influence on the tuning processes in the PLL ring can be neglected, since the PLL tuning processes have a large dynamics. Only the form of HH will have a significant impact.

За счет трансформации формы ДХ в системе ФАПЧ будет происходить захват при больших (вплоть до значения полосы удержания) частотных расстройках. В процессе захвата происходит отработка частотного рассогласования опорного и подстраиваемого колебаний. Подстраиваемые частоты f_оп и f_a уравняются. Система ФАПЧ входит в режим удержания фазы. Далее выполняется уравнивание фаз колебаний, то есть система переходит в режим синхронизма.Due to the transformation of the DC shape in the PLL, capture will occur at large (up to the value of the confinement band) frequency mismatch. In the process of capture, the frequency mismatch of the reference and adjustable oscillations is worked out. Adjustable frequencies f _op and f _a equalize. The PLL system enters phase hold mode. Next, equalization of the oscillation phases is performed, that is, the system goes into synchronism mode.

Если значение начальной частотной расстройки Δf как по знаку, так и величине неизвестно, то периодически медленно изменяя форму ДХ ЛФД в диапазоне от N₂=N_min, N₁=2-N_min ([-N_minπ,0], [0, (2-N_min)π]) до Ν₁=Ν_min, N₂=2-N_min([-(2-N_min)π,0], [0, N_minπ]), можно расширить полосу захвата как при положительной, так и отрицательной начальных частотных расстройках.If the value of the initial frequency mismatch Δf is unknown both in sign and magnitude, then periodically slowly changing the shape of the DC LPD in the range from N ₂ = N _min , N ₁ = 2-N _min ([-N _min π, 0], [0 , (2-N _min ) π]) to Ν ₁ = Ν _min , N ₂ = 2-N _min ([- (2-N _min ) π, 0], [0, N _min π]), you can expand the band capture with both positive and negative initial frequency detuning.

Сущность предлагаемого способа расширения полосы захвата системы ФАПЧ с ЗЛФД состоит в периодическом медленном изменении формы ДХ фазового дискриминатора за счет изменения формы подстраиваемого колебания. Изменение формы подстраиваемого колебания реализуется с использованием компаратора, на один из входов которого подается колебание треугольной U_T либо гармонической формы, создаваемое управляемым генератором, а на второй вход - медленно изменяющееся (пороговое) колебание U_ФТ треугольной формы, которое изменяет скважность прямоугольного колебания на выходе компаратора U_комп (фиг. 4).The essence of the proposed method for expanding the PLL system's PLL bandwidth with ZLFD consists in periodically slowly changing the shape of the phase discriminator DC due to a change in the shape of the tuned oscillation. Changing the shape of the tunable oscillation is carried out using a comparator, one of the inputs of which is supplied with a triangular oscillation U _T or a harmonic shape created by a controlled generator, and a slowly changing (threshold) oscillation U _{FT of a} triangular shape, which changes the duty cycle of a rectangular oscillation at the output, is supplied to the second input comparator U _comp (Fig. 4).

Вследствие того, что скважность поступающего на вход ЛФД анализируемого колебания изменяется существенно медленнее, чем процессы подстройки, в системе ФАПЧ осуществляется захват, отработка частотной расстройки Δf до нулевого значения, а далее отработка фазовой расстройки Δφ→0. Как только разность фаз в системе ФАПЧ становится минимальной (не превышающей значения, допустимого для режима синхронизма [-Δφ_гр, Δφ_гр]) и значение порогового напряжения ί/ΦΤ, подаваемого на компаратор, находится вблизи нулевого значения, пороговое напряжение можно зафиксировать, приняв его равным нулю. В этом случае скважность подстраиваемого колебания становится равной 2 и форма ДХ ЗЛФД становится "симметричной". Дальнейшее функционирование системы ФАПЧ в режиме слежения производится при "симметричной" форме ДХ ЗЛФД.Due to the fact that the duty cycle of the analyzed oscillation arriving at the LFD input changes much more slowly than the tuning processes, the PLL system captures, works out the frequency mismatch Δf to zero, and then works out the phase mismatch Δφ → 0. As soon as the phase difference in the PLL becomes minimal (not exceeding the value admissible for the synchronism mode [-Δφ _gr , Δφ _gr ]) and the value of the threshold voltage ί / ΦΤ supplied to the comparator is near zero, the threshold voltage can be fixed by accepting its equal to zero. In this case, the duty cycle of the tuned oscillation becomes equal to 2, and the shape of the HLFLD becomes “symmetrical”. Further PLL operation in the tracking mode is carried out with the "symmetric" form of the DF ZLFD.

Если под действием какого-либо мешающего воздействия резко изменяются частота опорного или подстраиваемого колебаний (f_оп≠f_a), разность фаз Δφ между ними существенно увеличивается. Ее значение выходит за пределы интервала [-Δφ_гр, Δφ_гр], границы которого не превышаются в режиме синхронизма. В указанной ситуации необходимо запретить использование для компаратора порогового напряжения U_ФТ=0 и разрешить использование в качестве порога медленно меняющегося треугольного напряжения. В результате вновь запускается процесс вариации скважности подстраиваемого колебания, то есть вновь запускается процесс захвата.If, under the influence of any interfering influence, the frequency of the reference or adjustable oscillations (f _op ≠ f _a ) sharply changes, the phase difference Δφ between them increases significantly. Its value goes beyond the interval [-Δφ _gr , Δφ _gr ], the boundaries of which are not exceeded in the synchronism mode. In this situation, it is necessary to prohibit the use of a threshold voltage U _FT = 0 for the comparator and allow the use of a slowly changing triangular voltage as a threshold. As a result, the process of varying the duty cycle of the adjustable oscillation is restarted, that is, the capture process is restarted.

Рассмотренный способ расширения полосы захвата может быть использован в астатических системах ФАПЧ со знаковыми ЛФД [3, 7-10]. Недостатком таких систем является то, что при обеспечении высокой точности синхронизации она имеет полосу захвата, существенно меньшую полосы удержания [7, 8].The considered method of expanding the capture band can be used in astatic PLL systems with significant APD [3, 7-10]. The disadvantage of such systems is that, while ensuring high accuracy of synchronization, it has a capture band substantially smaller than the retention band [7, 8].

В качестве прототипа выбрана система ФАПЧ [10], которая при обеспечении минимальной установившейся фазовой ошибки имеет наибольшую полосу захвата, но не достигающую значения полосы удержания.As a prototype, the PLL system [10] was chosen, which, while ensuring the minimum steady-state phase error, has the largest capture band, but not reaching the value of the retention band.

Система ФАПЧ, реализующая принцип синхронизации, базирующийся на рассмотренном способе, содержит знаковый ЛФД 1 (фиг. 5), управляемый генератор 2, сумматор напряжений 3, интегратор 4, пропорциональное звено 5, формирователь напряжения 6, первый 7 и второй 8 обнуляемые интеграторы, второй сумматор напряжений 9.The PLL system that implements the synchronization principle, based on the considered method, contains the sign LFD 1 (Fig. 5), a controlled generator 2, a voltage adder 3, an integrator 4, a proportional link 5, a voltage shaper 6, the first 7 and second 8 nullable integrators, the second voltage combiner 9.

Входом устройства является первый вход знакового фазового дискриминатора 1, на который подается прямоугольное опорное колебание. Скважность опорного колебания может быть произвольной. Выход устройства соединен с вторым входом дискриминатора. Первый и второй выходы фазового дискриминатора 1 подключены к входам формирователя напряжения 6. Кроме того, первый выход дискриминатора соединен с входом сброса обнуляемого интегратора 7, а второй выход дискриминатора подключен к входу сброса обнуляемого интегратора 8. Первые информационные входы обнуляемых интеграторов 7 и 8 соединены с выходом формирователя напряжения 6. Выходы интеграторов 7 и 8 раздельно подключены к входам второго сумматора напряжений 9, выход которого соединен с вторыми информационными входами обнуляемых интеграторов 7 и 8 и объединенными входами пропорционального звена 5 и интегратора 4, выходы которых раздельно подключены к входам первого сумматора напряжений 3, выход которого соединен с входом управляемого генератора 2.The input of the device is the first input of the sign phase discriminator 1, to which a rectangular reference oscillation is applied. The duty cycle of the reference oscillation may be arbitrary. The output of the device is connected to the second input of the discriminator. The first and second outputs of the phase discriminator 1 are connected to the inputs of the voltage generator 6. In addition, the first output of the discriminator is connected to the reset input of the resettable integrator 7, and the second output of the discriminator is connected to the reset input of the resettable integrator 8. The first information inputs of the resettable integrators 7 and 8 are connected to the output of the voltage shaper 6. The outputs of the integrators 7 and 8 are separately connected to the inputs of the second voltage adder 9, the output of which is connected to the second information inputs of the resettable integrat s 7 and 8, and inputs the combined proportional gain of the integrator 4 and 5, whose outputs are separately connected to the inputs of the first voltage adder 3, whose output is connected to the input of controlled oscillator 2.

Использование в структуре системы ФАПЧ узла, содержащего обнуляемые интеграторы с двумя информационными входами, первые из которых подключены к выходу формирователя напряжения, а вторые соединены с выходом второго сумматора напряжений, позволяет при частой смене знака разности фаз (имеющей место при биениях и квазисинхронизме) формировать на выходе сумматора 9 напряжения малого уровня. Это приводит к незначительному воздействию через интегратор 4 и пропорциональное звено 5 на управляемый интегратор 2. В то же время, если изменение знака разности фаз происходит через более длительные интервалы времени (имеет место в режиме захвата фазы), за счет обратной связи с выхода сумматора 9 на вторые входы обнуляемых интеграторов 7 и 8, напряжение на выходе сумматора 9 интенсивно нарастает по экспоненциальному закону [7]. Воздействие на управляемый генератор 2 в этом случае становится более существенным, что обеспечивает интенсификацию процесса подстройки.The use of a node in the structure of the PLL system containing nullable integrators with two information inputs, the first of which are connected to the output of the voltage shaper, and the second are connected to the output of the second voltage adder, allows, with frequent changes in the sign of the phase difference (occurring during beats and quasi-synchronism) the output of the adder 9 voltage low level. This leads to an insignificant effect through the integrator 4 and the proportional link 5 on the controlled integrator 2. At the same time, if the sign of the phase difference occurs over longer time intervals (takes place in the phase capture mode), due to feedback from the output of the adder 9 to the second inputs of nullable integrators 7 and 8, the voltage at the output of the adder 9 increases rapidly according to the exponential law [7]. The impact on the controlled generator 2 in this case becomes more significant, which ensures the intensification of the tuning process.

Для расширения полосы захвата в структуру ФАПЧ ведены формирователь прямоугольных колебаний 10, формирователь порогового напряжения 11, первый 12 и второй 13 детекторы зоны, элемент И-НЕ 14 и RS-триггер 15.To expand the capture band into the PLL structure, a square-wave oscillator 10, a threshold voltage former 11, a first 12 and a second 13 zone detectors, an NAND 14 element and an RS trigger 15 are provided.

По сравнению с прототипом [10], в котором управляемый генератор формирует колебания прямоугольной формы, в предлагаемом устройстве управляемый генератор 2 вырабатывает колебания треугольной формы, а последующее преобразование из треугольной формы в прямоугольную обеспечивается с помощью формирователя 10, выполненного на основе компаратора напряжений. Выход формирователя 10 подключен к второму входу дискриминатора 1. Формирователь 10 имеет два входа, первый из которых (информационный) подключен к выходу управляемого генератора 2, а второй (пороговый) соединен с выходом формирователя медленно меняющегося треугольного порогового напряжения 11. Выход формирователя 11 также подключен к входу первого детектора зоны 12, который реализован на основе схемы двухпорогового компаратора. Такую же структуру имеет и второй детектор зоны 13, вход которого подключен к выходу второго сумматора напряжений 9. Выходы детекторов зоны 12 и 13 подключены к входам элемента И-НЕ 14, выход которого соединен S-входом RS-триггера 15. К R-входу RS-триггера подключен выход второго детектора зоны 13. Выход триггера 15 соединен с управляющим входом формирователя порогового напряжения 11.Compared with the prototype [10], in which the controlled oscillator generates rectangular oscillations, in the proposed device, the controlled oscillator 2 generates triangular oscillations, and the subsequent conversion from triangular to rectangular is provided using the former 10, based on the voltage comparator. The output of the driver 10 is connected to the second input of the discriminator 1. The driver 10 has two inputs, the first of which (information) is connected to the output of the controlled generator 2, and the second (threshold) is connected to the output of the driver of a slowly varying triangular threshold voltage 11. The output of the driver 11 is also connected to the input of the first detector of zone 12, which is implemented on the basis of a two-threshold comparator circuit. The second detector of zone 13 has the same structure, the input of which is connected to the output of the second voltage adder 9. The outputs of the detectors of zone 12 and 13 are connected to the inputs of the NAND 14 element, the output of which is connected to the S-input of the RS-flip-flop 15. To the R-input The RS-trigger is connected to the output of the second detector of zone 13. The output of the trigger 15 is connected to the control input of the threshold voltage generator 11.

Детекторы зоны 12 и 13 имеют одинаковую структуру (фиг. 6), но для каждого из них устанавливаются свои значения пороговых уровней -ΔU_ДЗ1, +ΔU_ДЗ1 и -ΔU_ДЗ2, +ΔU_ДЗ2 соответственно. На выходах детекторов зон формируются сигналы с уровнями цифровой логики.The detectors of zones 12 and 13 have the same structure (Fig. 6), but each of them has its own threshold level values _{-ΔU DZ1} , + ΔU _DZ1 and -ΔU _DZ2 , + ΔU _DZ2, respectively. At the outputs of the zone detectors, signals with digital logic levels are generated.

Поскольку процессы подстройки при положительной и отрицательной начальных частотных расстройках Δf имеют одинаковый характер, работу предлагаемого устройства иллюстрируем совокупностью эпюр напряжений (фиг. 7), показывающих процессы, протекающие в системе ФАПЧ, в случае, когда начальная частотная расстройка Δf подстраиваемого и опорного колебаний положительна (f_оп<f_a).Since the tuning processes for the positive and negative initial frequency detunings Δf are of the same nature, the operation of the proposed device is illustrated by a set of voltage diagrams (Fig. 7), showing the processes occurring in the PLL system, in the case when the initial frequency detuning Δf of the adjustable and reference oscillations is positive ( f _op <f _a ).

Принцип работы предлагаемого устройства состоит в следующем. Напряжение U_T (показано на фиг. 7,а непрерывной линией), формируемое управляемым генератором 2 (фиг. 5), посредством компаратора формирователя 10 сравнивается с пороговым напряжением U_ФТ (показано пунктирной линией на фиг. 7,а). В результате создается напряжение U_ПР (фиг. 7,б) прямоугольной формы с изменяющейся скважностью. На фиг. 7,в показано напряжение U_ОП опорного колебания. Напряжения U_ОП и U_ПР подаются на входы логического фазового дискриминатора 1 (фиг. 5), выходные напряжения которого

и

показаны соответственно на фиг. 7,г и 7,д. Под действием выходных сигналов дискриминатора на выходе второго сумматора напряжений 9 (фиг. 5) формируется напряжение U_СУ (фиг. 7,е). Второй детектор зоны 13 (фиг. 5) сравнивает напряжение U_СУ с порогами

(показаны на фиг. 7,е пунктирными линиями). Если

, выходной сигнал U_ДЗ2 второго детектора зоны принимает значение уровня логической единицы (фиг. 7,ж). В противном случае его уровень соответствует уровню логического нуля. На фиг. 7,з показаны напряжения U_ФТ (показано непрерывной линией) и +ΔU_ДЗ, -ΔU_ДЗ (выполнены пунктирными линиями), формируемые на выходе формирователя порогового напряжения 11 (фиг. 5) и используемые в качестве порогов первого детектора зоны 12 (фиг. 5). Когда

на выходе первого детектора зоны 12 (фиг. 5) вырабатывается напряжение U_ДЗ1 (фиг. 7,и), соответствующее уровню логической единицы. Если

напряжение U_ДЗ1 принимает значение, соответствующее уровню логического нуля. Посредством схемы И-НЕ 14 (фиг. 5) формируется напряжение U_K (фиг. 7,к). Напряжение U_K (фиг. 7,к) уровня логического нуля переводит RS-триггер 15 (фиг. 5) в состояние логической единицы, а напряжение U_ДЗ1 (фиг. 7,ж) уровня логического нуля переводит RS-триггер в состояние логического нуля. Выходное напряжение U_ТГ RS-триггера представлено на фиг. 7,л. Когда U_ТГ равняется логическому нулю, формирователь порогового напряжения 11 (фиг. 5) вырабатывает низкочастотное напряжение треугольной формы. При U_ТГ="1" на выходе формирователя 11 напряжение становится равным нулю.The principle of operation of the proposed device is as follows. The voltage U _T (shown in Fig. 7, and a continuous line) generated by the controlled generator 2 (Fig. 5), by means of the comparator of the shaper 10 is compared with the threshold voltage U _FT (shown by the dashed line in Fig. 7, a). The result is a voltage U _PR (Fig. 7, b) of a rectangular shape with varying duty cycle. In FIG. 7c, the voltage U _{OD of the} reference oscillation is shown. Voltages U _OP and U _PR are applied to the inputs of the logical phase discriminator 1 (Fig. 5), the output voltage of which

and

shown respectively in FIG. 7, d and 7, d. Under the action of the discriminator output signals at the output of the second voltage adder 9 (Fig. 5), the voltage U _SU (Fig. 7, e) is formed. The second detector of zone 13 (Fig. 5) compares the voltage U _CS with thresholds

(shown in Fig. 7, dashed lines). If

, the output signal U _{DZ2 of the} second zone detector takes the value of the level of the logical unit (Fig. 7, g). Otherwise, its level corresponds to the level of logical zero. In FIG. 7, h shows the voltage U _ФТ (shown by a continuous line) and + ΔU _ДЗ , -ΔU _ДЗ (made by dashed lines) generated at the output of the threshold voltage generator 11 (Fig. 5) and used as thresholds of the first detector of zone 12 (Fig. 5). When

at the output of the first detector of zone 12 (Fig. 5), a voltage U _{ДЗ1 is generated} (Fig. 7, i) corresponding to the level of a logical unit. If

voltage U _DZ1 takes on a value corresponding to the level of logical zero. By means of the AND-NOT 14 circuit (FIG. 5), a voltage U _K is generated (FIG. 7, k). The voltage U _K (Fig. 7, k) of the logic zero level puts the RS-trigger 15 (Fig. 5) into the state of the logical unit, and the voltage U _DZ1 (Fig. 7, g) of the logic zero level puts the RS-trigger into the logic zero state . The output voltage U of the _TG RS flip-flop is shown in FIG. 7, l When U _TG is equal to logical zero, the threshold voltage shaper 11 (Fig. 5) produces a low-frequency voltage of a triangular shape. When U _TG = "1" at the output of the shaper 11, the voltage becomes equal to zero.

На интервале [0, t₃], когда скважность колебания U_ПР≈2, в системе ФАПЧ наблюдается режим биений либо процесс захвата только начинается, но процесс удержания разности фаз в пределах одного периода дискриминационной характеристики еще не наступил.In the interval [0, t ₃ ], when the duty cycle of the oscillation is U _PR ≈ 2, a beating mode is observed in the PLL system or the capture process is just beginning, but the process of keeping the phase difference within one period of the discriminating characteristic has not yet begun.

На интервале [t₃, t₄], когда скважность колебания U_ПР меньше двух, в системе наступает режим удержания фазы. Осуществляется выравнивание частот опорного и подстраиваемого колебаний и разность фаз между колебаниями уменьшается до значений, не выходящих из диапазона [-Δφ_гр, Δφ_гр]. В момент времени t₄ напряжение

, что приводит к обеспечению скважности колебания U_ПР, равной 2. В этот же момент времени сигнал U_ТГ (фиг. 7,л), формируемый на выходе RS-триггера 15 (фиг. 5), устанавливается равным логической единице. Под его воздействием на выходе формирователя 11 (фиг. 5) устанавливается напряжение U_ТГ=0. Далее в системе поддерживается режим сихронизации.In the interval [t ₃ , t ₄ ], when the duty cycle of the oscillation U _{PR is} less than two, the phase retention mode occurs in the system. The frequencies of the reference and adjustable oscillations are equalized and the phase difference between the oscillations decreases to values that do not fall outside the range [-Δφ _gr , Δφ _gr ]. At time t ₄ voltage

, which leads to ensuring the duty cycle of the oscillation U _PR equal to 2. At the same time, the signal U _ТГ (Fig. 7, l), formed at the output of the RS-trigger 15 (Fig. 5), is set equal to a logical unit. Under its influence at the output of the shaper 11 (Fig. 5), the voltage U _TG = 0 is set. Further, the system supports synchronization mode.

БИБЛИОГРАФИЧЕСКИЙ СПИСОКBIBLIOGRAPHIC LIST

1. Системы фазовой синхронизации с элементами дискритизации. 2-е изд., доп. и перераб. / В.В. Шахгильльдян, А.А. Ляховкин, В.Л. Корякин и др. Под ред. В.В. Шахгильдяна. - М.: Радио и связь, 1989. - 320 с.1. Phase synchronization systems with elements of discrimination. 2nd ed., Ext. and reslave. / V.V. Shahgildyan, A.A. Lyakhovkin, V.L. Koryakin et al. Ed. V.V. Shahgildyan. - M .: Radio and communications, 1989 .-- 320 p.

2. Цифровые системы фазовой синхронизации / Под ред. М.И. Жодзишского. - М: Сов. Радио, 1980. - 208 с.2. Digital phase synchronization systems / Ed. M.I. Zhodzishsky. - M: Owls. Radio, 1980 .-- 208 p.

3. Одиноков В.Ф., Холопов С.И. Полоса захвата релейной системы ФАПЧ // Радиотехника. 1989. №5. С. 40-42.3. Odinokov V.F., Kholopov S.I. PLL relay system PLL // Radio engineering. 1989. No. 5. S. 40-42.

4. А.с. 1248026 СССР, МКИ H03D 13/00, G01R 25/00. Фазовый дискриминатор / В.Ф. Одиноков. №3669946/24-09. Заявлено 25.11.83. Опубл. 30.07.86 в БИ №28.4. A.S. 1248026 USSR, MKI H03D 13/00, G01R 25/00. Phase discriminator / V.F. Lonely. No. 3669946 / 24-09. Claimed on 11/25/83. Publ. 07/30/86 in BI No. 28.

5. А.с. 1432724 СССР, МКИ H03D 13/00, G01R 25/00. Фазовый дискриминатор / В.Ф. Одиноков, С.И. Холопов. №4212180/24-09. Заявлено 19.03.87. Опубл. 23.10.88 в БИ №39.5. A.S. 1432724 USSR, MKI H03D 13/00, G01R 25/00. Phase discriminator / V.F. Odinokov, S.I. Serfs. No. 4212180 / 24-09. Declared 03.19.87. Publ. 10.23.88 in BI No. 39.

6. А.с. 1568207 СССР, МКИ H03D 13/00. Фазовый дискриминатор / В.Ф. Одиноков, С.И. Холопов. №4374505. Заявлено 05.02.88. Опубл. 30.05.90 в БИ №20.6. A.S. 1568207 USSR, MKI H03D 13/00. Phase discriminator / V.F. Odinokov, S.I. Serfs. No. 4374505. Declared 05.02.88. Publ. 05/30/90 in BI No. 20.

7. Холопов С.И. Расширение полосы захвата релейной астатической системы фазовой синхронизации // Вестник Рязанского государственного радиотехнического университета. 2013. №3 (выпуск 45). С. 49-53.7. Kholopov S.I. Extension of the capture band of the relay astatic phase synchronization system // Bulletin of the Ryazan State Radio Engineering University. 2013. No3 (issue 45). S. 49-53.

8. Холопов С.И. Анализ релейной системы ФАПЧ с обнуляемыми интеграторами // Вестник РГРТУ. 2011. №4 (выпуск 38). - С. 50-54.8. Kholopov S.I. Analysis of the PLL relay system with resettable integrators // Bulletin of RGRTU. 2011. No4 (issue 38). - S. 50-54.

9. А.с. 1374427 СССР, МКИ H03L 7/00. Устройство фазовой автоподстройки частоты / В.Ф. Одиноков. №4107273/24-09. Заявлено 10.06.86. Опубл. 15.02.88. Бюл. №6.9. A.S. 1374427 USSR, MKI H03L 7/00. Device phase-locked loop / V.F. Lonely. No. 4107273 / 24-09. Declared 10.06.86. Publ. 02/15/88. Bull. No. 6.

10. А.с. 1415441 СССР, МКИ H03L 7/00. Устройство фазовой автоподстройки частоты / В.Ф. Одиноков, С.И. Холопов, М.В. Петров. №4162161/24-09. Заявлено 11.12.86. Опубл. 07.08.88. Бюл. №29.10. A.S. 1415441 USSR, MKI H03L 7/00. Device phase-locked loop / V.F. Odinokov, S.I. Kholopov, M.V. Petrov. No. 4162161 / 24-09. Declared 12/11/86. Publ. 08/07/88. Bull. No. 29.

Claims

1. A method of increasing the capture band of a phase-locked loop system with a signed logical phase discriminator, which consists in the fact that the phase discriminator determines the sign of the phase difference of the input and output oscillations generated by the controlled generator, in accordance with the value of which control voltages are formed that have a sign corresponding to the difference sign phases that are combined into a single signal used to control the frequency of the controlled oscillator, characterized in that by changing I the duty cycle of the oscillation generated by the controlled generator, the form of the discriminatory characteristic of the phase discriminator changes accordingly, which is converted from symmetric to asymmetric, and by increasing the zone of the positive sign of the discriminatory characteristic of the discriminator, the system provides an extension of the one-way capture band for positive initial frequency detunings of the oscillation generated controlled oscillator, and reference oscillations, and with increasing zone of the discriminatory characteristic of the discriminator increases the one-way capture band for negative initial frequency detunings, while with a slow periodic change in the form of the discriminatory characteristic of the sign discriminator, first, in the direction of increasing the zone of the positive, and then towards increasing the zone of the negative sign of the discriminating characteristic, the system capture band for the initial frequency disturbances of both signs.

2. The device used to implement the method of increasing the swath of the phase-locked loop system with a signed logical phase discriminator, containing a controlled oscillator, the input of which is connected to the output of the first voltage adder, the inputs of which are separately connected to the outputs of the proportional link and integrator, the inputs of the proportional link and integrator combined and connected to the output of the second voltage adder and the second inputs of the first and second resettable integrators, the first inputs are reset x integrators are combined and connected to the output of the voltage driver having two inputs, the first of which is connected to the first output of the signed phase discriminator and the reset input of the first nullable integrator, and the second input is connected to the second output of the discriminator and the reset input of the second nullable integrator, the outputs of the nullable integrators separately connected to the inputs of the second voltage adder, the first input of the phase discriminator is the input of the device, and the second input of the discriminator is connected to the output of the device VA, characterized in that the second input of the discriminator is connected to the output of the rectangular pulse shaper, the first input of which is connected to the output of the controlled generator, and its second input is connected to the output of the threshold voltage shaper and the input of the first zone comparator, the output of which is connected to the first input of the element AND-NOT, the second input of which is connected to the output of the second zone comparator and the R-input of the RS-flip-flop, the S-input of which is connected to the output of the AND-NOT element, the input of the second zone comparator is connected to the output torogo adder voltages, and flip-flop output being connected to an input of the threshold voltage.