RU2529675C2 - Способ разделения интегральных схем "по надежности" - Google Patents

Способ разделения интегральных схем "по надежности" Download PDF

Info

Publication number
RU2529675C2
RU2529675C2 RU2012110696/28A RU2012110696A RU2529675C2 RU 2529675 C2 RU2529675 C2 RU 2529675C2 RU 2012110696/28 A RU2012110696/28 A RU 2012110696/28A RU 2012110696 A RU2012110696 A RU 2012110696A RU 2529675 C2 RU2529675 C2 RU 2529675C2
Authority
RU
Russia
Prior art keywords
reliability
integrated circuits
critical
values
supply voltages
Prior art date
Application number
RU2012110696/28A
Other languages
English (en)
Other versions
RU2012110696A (ru
Inventor
Митрофан Иванович Горлов
Александр Александрович Винокуров
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет"
Priority to RU2012110696/28A priority Critical patent/RU2529675C2/ru
Publication of RU2012110696A publication Critical patent/RU2012110696A/ru
Application granted granted Critical
Publication of RU2529675C2 publication Critical patent/RU2529675C2/ru

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относится к контролю качества и надежности интегральных схем (ИС), как логических, так и аналоговых, и может быть использовано как в процессе производства, так и при входном контроле на предприятиях-изготовителях радиоэлектронной аппаратуры. Сущность: на представительной выборке ИС проводят измерения электрического информативного параметра при трех напряжениях питания: критическом, номинальном и максимально допустимом по ТУ. Находят коэффициент, характеризующий надежность ИС:
Figure 00000009
,
где A U м а к с
Figure 00000005
, A U н о м
Figure 00000006
, A U К Н П - значения электрических информативных параметров соответственно при допустимом, номинальном и критическом напряжениях питания. Технический результат: расширение функциональных возможностей. 1 табл.

Description

Изобретение относится к микроэлектронике, а именно к способам обеспечения качества и надежности интегральных схем (ИС), как логических, так и аналоговых, и может быть использовано как в процессе производства, так и при входном контроле на предприятиях-изготовителях радиоэлектронной аппаратуры.
Известен способ выделения ИС повышенной надежности [Патент РФ №2365930. G01R 31/26. Опубликован 27.08.2009] по отбору ИС, проводимому по относительной величине изменения критического напряжения питания при нормальной и повышенной температуре. Недостатком способа является измерение критического напряжения питания (КНП) при повышенной температуре, что очень трудоемко.
Наиболее близким способом является способ [Патент РФ №2311653. G01R 31/26. Опубликован 09.03.2006], где разделение аналоговых ИС по надежности осуществляют по значению коэффициента К, равного
K = U ¯ ш м а к с 2 U ¯ ш м и н 2
Figure 00000001
,
где U ¯ ш м а к с 2
Figure 00000002
и U ¯ ш м и н 2
Figure 00000003
- среднеквадратичные значения напряжения низкочастотного шума при максимальном и минимальном напряжениях питания соответственно.
Недостатками способа являются ограничение применения (только для аналоговых схем) и измерение дополнительного параметра - низкочастотного шума, отсутствующего в технических условиях на ИС.
Изобретение направлено на расширение функциональных возможностей.
Это достигается тем, что в предлагаемом способе разделения ИС по надежности на представительной выборке проводят измерение электрического информативного параметра при трех напряжениях питания, которые берутся равными критическому, номинальному и максимально допустимому по техническим условиям, а отбор интегральных схем проводят по относительной величине изменения электрического информативного параметра, рассчитанного по формуле:
Figure 00000004
,
где A U м а к с
Figure 00000005
, A U н о м
Figure 00000006
, A U К Н П
Figure 00000007
- значения информативного электрического параметра при напряжении питания, соответственно максимальном, номинальном и КНП.
Способ осуществляется следующим образом. На представительной выборке ИС, как логических, так и аналоговых, проводим измерение значения информативного электрического параметра схемы при напряжении, равном КНП, номинальному и максимально допустимому по ТУ напряжению питания, после чего находим коэффициент, характеризующий надежность ИС:
Figure 00000008
.
В зависимости от значения критерия К, устанавливаемого для каждого типа ИС экспериментально, можно разделить партию ИС по надежности.
Пример осуществления способа
Методом случайной выборки были отобраны 10 ИС типа К1561ТЛ2 (шесть инвертирующих триггеров Шмидта, выполненных по технологии КМОП), были измерены значения информативного параметра (выходное напряжение логического нуля (UOL) при напряжениях Uпит ном=4,5 В, Uпит макс=6 В, UКНП=1 В и экспериментально определен коэффициент
Figure 00000008
.
Результаты измерений значений выходного напряжения логического нуля UOL при трех напряжениях питания и значения параметра К представлены в таблице.
№ ИС Значения UOL, мВ, при напряжении Значение К
1 В 4,5 В 6 В
1 2,3 7,8 18,7 1,89
2 1,7 7,0 15,9 1,68
3 0,5 7,8 17,5 1,33
4 1,7 7,6 17,2 1,63
5 1,5 7,1 17,2 1,80
6 1,8 8,0 17,9 1,60
7 0,8 7,2 16,8 1,50
8 1,4 6,8 16,2 1,74
9 1,4 7,4 16,9 1,58
10 1,4 7,1 16,6 1,67
Из таблицы видно, что ИС №3 является менее надежной.

Claims (1)

  1. Способ разделения интегральных схем по надежности, в соответствии с которым на представительной выборке проводят измерение электрического информативного параметра, находят коэффициент К и по его значению разделяют ИС по надежности, отличающийся тем, что измерение проводят при трех напряжениях питания, которые берутся равными критическому, номинальному и максимально допустимому по техническим условиям, а отбор интегральных схем проводят по относительной величине изменения электрического информативного параметра, рассчитанного по формуле:
    Figure 00000004
    ,
    где A U м а к с
    Figure 00000005
    , A U н о м
    Figure 00000006
    , A U К Н П
    Figure 00000007
    - значения информативных электрических параметров интегральных схем при максимальном, номинальном и критическом напряжениях питания.
RU2012110696/28A 2012-03-20 2012-03-20 Способ разделения интегральных схем "по надежности" RU2529675C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012110696/28A RU2529675C2 (ru) 2012-03-20 2012-03-20 Способ разделения интегральных схем "по надежности"

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012110696/28A RU2529675C2 (ru) 2012-03-20 2012-03-20 Способ разделения интегральных схем "по надежности"

Publications (2)

Publication Number Publication Date
RU2012110696A RU2012110696A (ru) 2013-09-27
RU2529675C2 true RU2529675C2 (ru) 2014-09-27

Family

ID=49253642

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012110696/28A RU2529675C2 (ru) 2012-03-20 2012-03-20 Способ разделения интегральных схем "по надежности"

Country Status (1)

Country Link
RU (1) RU2529675C2 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519333A (en) * 1994-09-09 1996-05-21 Sandia Corporation Elevated voltage level IDDQ failure testing of integrated circuits
RU2285270C1 (ru) * 2005-02-24 2006-10-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разделения интегральных схем по надежности
RU2311653C1 (ru) * 2006-03-09 2007-11-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разделения аналоговых интегральных схем по надежности
RU2467339C2 (ru) * 2009-12-02 2012-11-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ сравнительной оценки надежности партий интегральных схем

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519333A (en) * 1994-09-09 1996-05-21 Sandia Corporation Elevated voltage level IDDQ failure testing of integrated circuits
RU2285270C1 (ru) * 2005-02-24 2006-10-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разделения интегральных схем по надежности
RU2311653C1 (ru) * 2006-03-09 2007-11-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ разделения аналоговых интегральных схем по надежности
RU2467339C2 (ru) * 2009-12-02 2012-11-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ сравнительной оценки надежности партий интегральных схем

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EP 0076124 A3, 24 08.01.1986 . *

Also Published As

Publication number Publication date
RU2012110696A (ru) 2013-09-27

Similar Documents

Publication Publication Date Title
TW200615556A (en) Electronic component testing apparatus and method for configuring electronic component testing apparatus
CN102970007A (zh) 用于时间电流转换的方法和装置
CN103134990A (zh) 一种电阻测试方法
RU2529675C2 (ru) Способ разделения интегральных схем "по надежности"
CN102768334B (zh) 电路分析仪的分析方法
CN104660256B (zh) 锁相环锁定时间的测量方法
CN107706121B (zh) 多台测试设备批量测试的精度一致性修正方法和系统
RU2311653C1 (ru) Способ разделения аналоговых интегральных схем по надежности
RU2365930C1 (ru) Способ выделения интегральных схем повышенной надежности
CN105717393B (zh) 一种用于电子元器件的参数测试系统以及测试方法
RU2511633C2 (ru) Способ отбраковки полупроводниковых изделий пониженного уровня качества из партий изделий повышенной надежности
US9645195B2 (en) System for testing integrated circuit
RU2467339C2 (ru) Способ сравнительной оценки надежности партий интегральных схем
RU2537104C2 (ru) Способ разделения интегральных схем по надежности
RU2324194C1 (ru) Способ разделения интегральных схем по надежности
RU2538032C2 (ru) Способ сравнительной оценки надежности партий полупроводниковых изделий
RU2269790C1 (ru) Способ выделения интегральных схем повышенной надежности
CN113534033A (zh) 测试机台的校准方法及校准系统
JP6625345B2 (ja) 電気二重層キャパシタの電圧保持率特定装置および電気二重層キャパシタの電圧保持率特定方法
RU2258234C1 (ru) Способ разделения полупроводниковых приборов по надежности
CN105092968A (zh) 实现芯片频率测量的测试方法
RU2309417C2 (ru) Способ определения потенциально ненадежных биполярных транзисторов
RU2278392C1 (ru) Способ разделения интегральных схем
RU2490656C2 (ru) Способ отбраковки потенциально ненадежных транзисторов
JP2011185884A (ja) Dcバイアス−容量特性の計測方法および計測装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20150321