RU2450433C1 - Формирователь синхроимпульсов - Google Patents

Формирователь синхроимпульсов Download PDF

Info

Publication number
RU2450433C1
RU2450433C1 RU2011107696/08A RU2011107696A RU2450433C1 RU 2450433 C1 RU2450433 C1 RU 2450433C1 RU 2011107696/08 A RU2011107696/08 A RU 2011107696/08A RU 2011107696 A RU2011107696 A RU 2011107696A RU 2450433 C1 RU2450433 C1 RU 2450433C1
Authority
RU
Russia
Prior art keywords
outputs
counter
frequency
input
inputs
Prior art date
Application number
RU2011107696/08A
Other languages
English (en)
Inventor
Владимир Михайлович Антимиров (RU)
Владимир Михайлович Антимиров
Надежда Викторовна Арбузова (RU)
Надежда Викторовна Арбузова
Владимир Николаевич Ошин (RU)
Владимир Николаевич Ошин
Татьяна Альбертовна Прожерина (RU)
Татьяна Альбертовна Прожерина
Original Assignee
Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" filed Critical Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова"
Priority to RU2011107696/08A priority Critical patent/RU2450433C1/ru
Application granted granted Critical
Publication of RU2450433C1 publication Critical patent/RU2450433C1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано при создании управляющих вычислительных систем, работающих длительное время в неблагоприятных внешних условиях. Техническим результатом является обеспечение динамической подстройки частоты, компенсирующей изменение параметров. Устройство содержит узел формирования синхроимпульсов, задающий генератор, реализованный на основе кольца из n+1 последовательно включенных инверторов, мультиплексор, счетчик кода частоты, схему сравнения, счетчик кода управления и регистр кода частоты. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при создании управляющих вычислительных систем, работающих длительное время в неблагоприятных внешних условиях, к которым относятся повышенная температура и ионизирующее излучение, что характерно для работы систем управления объектами ракетно-космической техники.
В последнее время компоненты управляющих вычислительных систем реализуются с использованием интегральных микросхем (ИМС), в том числе большой степени интеграции, которые изготавливаются в основном на основе КМОП транзисторов, для которых характерно изменение параметров(деградация) от действия температуры окружающей среды и дозовых эффектов, вызванных ионизирующим излучением как естественных радиационных полей, так и искусственных. Для ИМС деградация параметров транзисторов ведет к снижению быстродействия, т.е. увеличению времени прохождения информации через узлы устройства. В результате со временем цифровые вычислительные устройства перестают правильно перерабатывать информацию, переработка которой происходит под управлением сетки импульсов, синхронизирующих моменты занесения информации в элементы памяти (триггеры). Запаздывание достоверной информации к моменту занесения в триггер относительно расчетных значений приводит к фиксации недостоверной информации и, следовательно, к неправильной работе устройства в целом.
В то же время устройство, не имея катастрофических отказов (нарушений конструкции), способно правильно работать при снижении быстродействия, которое может быть достигнуто понижением частоты следования синхронизирующих импульсов. Возникает задача: в процессе работы подобрать такую частоту следования синхроимпульсов, которая обеспечивает достоверную обработку информации.
Все цифровые вычислительные устройства имеют в своем составе формирователи сетки синхроимпульсов определенной последовательности и длительности. Основу таких формирователей составляет задающий генератор, формирующий опорную частоту, которая определяет и длительность синхроимпульсов, и фазовые соотношения между ними. Для изменения быстродействия необходимо изменить частоту работы задающего генератора. Современные управляющие вычислительные системы имеют, как правило, иерархическую структуру, в которой для каждого компонента (модуля) есть управляющий модуль, способный дать команду (код) на задание нужной частоты работы формирователя синхроимпульсов. Возникает задача реализации задающего генератора, способного изменять частоту по внешним сигналам (командам) управления.
Известен «Термостабилизированный генератор на логических элементах, управляемый напряжением» (см. Информационный листок ВИМИ №66-0499/УДК 621.373.121 /Рубрика 47.41.31 от 04.02.1986). Реализация задающего генератора с использованием описанного решения позволяет изменять частоту следования импульсов подачей управляющего напряжения на его вход. Однако формирование управляющего напряжения с требуемой точностью в цифровой системе является само по себе сложной задачей, которая становится проблемой при работе аппаратуры в неблагоприятных внешних условиях, указанных выше, так как требуется нейтрализация дестабилизирующих факторов, особенно ионизирующего излучения, влияние которого труднопредсказуемо.
Более эффективно задача решена в известном устройстве (см. «Устройство для формирования импульсов» / Изобретение SU 138031. Н03К 5/156 от 15.09.1987), которое может быть принято в качестве ПРОТОТИПА.
Данное устройство содержит собственно формирователь импульсов и задающий генератор, реализованный на основе n+1 элемента НЕ(инвертора), которые включены последовательно. Выход каждого элемента подключен к входу мультиплексора, выход которого подключен к входу первого инвертора. В результате образуется так называемый «кольцевой генератор». Подавая код управления на мультиплексор, можно изменять количество инверторов, образующих кольцо, изменяя тем самым частоту этого задающего генератора.
Основным достоинством такого решения является то, что оно может быть реализовано в виде ИМС, т.е. хорошо встраивается в модули вычислительной системы без использования элементов аналоговой техники с присущей им нестабильности работы во времени.
Однако входящие в кольцо инверторы также могут менять быстродействие из-за деградации параметров транзисторов, на которых они реализованы. Для устранения несанкционированного изменения частоты или коррекции ее изменения предлагается ввести в устройство дополнительные блоки, обеспечивающие поддержание частоты задающего генератора на заданном значении.
ПРЕДЛАГАЮТСЯ ФОРМИРОВАТЕЛЬ СИНХРОИМПУЛЬСОВ, содержащий задающий генератор на основе n+1 последовательно соединенных инверторов, мультиплексор и узел формирования синхроимпульсов, выходы которого являются выходами формирователя. Причем выходы инверторов подключены к входам мультиплексора, выход которого подключен к входу узла формирования синхроимпульсов и входу первого инвертора.
Дополнительно в состав формирователя введены счетчик кода управления и регистр кода частоты, установочные входы которых являются входами формирователя.
Кроме того, в состав формирователя введены счетчик кода частоты и схема сравнения. На фиг.1 приведен состав формирователя, где цифрой 1 обозначен задающий генератор, цифрой 2 - мультиплексор, цифрой 3 - узел формирования синхроимпульсов, цифрой 4 - счетчик кода частоты, цифрой 5 - счетчик кода управления, 6 - схема сравнения и цифрой 7 обозначен регистр кода управления.
При этом вход счетчика кода частоты подключен к дополнительному выходу узла формирования синхроимпульсов, а его синхронизирующий вход объединен с входом узла формирования синхроимпульсов и входом первого инвертора и подключен к выходу мультиплексора, а выходы счетчика кода частоты и регистра кода частоты подключены соответственно к первому и второму входам схемы сравнения, у которой первый и второй выходы подключены соответственно к инкрементному и декрементному входам счетчика кода управления, выход которого подключен к управляющему входу мультиплексора.
Формирователь работает следующим образом.
В счетчик кода управления 5 и регистр кода частоты 7 через установочные входы заносятся коды, соответствующие требуемому значению частоты. Счетчик 4 ведет подсчет импульсов, поступающих с дополнительного выхода узла формирования синхроимпульсов.
Содержимое счетчика сравнивается со схемой сравнения 6 с заданным значением частоты, записанным в регистре 7. Если текущее значение частоты меньше заданного, то с первого выхода схемы сравнения поступает импульс на инкрементный вход счетчика кода управления 5, и его значение увеличивается. Новый код, поступающий на вход мультиплексора 2, приводит к подключению на выход более раннего инвертора из кольца, в результате частота возрастает, а если текущее значение частоты больше заданного, то со второго выхода схемы сравнения поступает импульс на декрементный вход счетчика кода управления, в результате его значение уменьшается, и новый код, поступая на мультиплексор, обеспечивает подключение более позднего инвертора из кольца, в результате частота снижается.
Таким образом, обеспечивается динамическая перестройка частоты, которая компенсирует изменение параметров, инверторов, образующих задающий генератор, что позволяет непрерывно поддерживать заданное значение частоты.

Claims (1)

  1. Формирователь синхроимпульсов, содержащий узел формирования синхроимпульсов, выходы которого являются выходами формирователя, задающий генератор, включающий n+1 последовательно соединенных инверторов, подключенных выходами к мультиплексору, выход которого подключен к входам первого инвертора и узла формирования синхроимпульсов, выходы которого являются выходами формирователя, отличающийся тем, что в его состав введены счетчик кода частоты, схема сравнения, а также счетчик кода управления и регистр кода частоты, установочные входы которых являются входами формирователя, при этом вход счетчика кода частоты подключен к дополнительному выходу узла формирования синхроимпульсов, а синхронизирующий вход этого счетчика объединен с входом первого инвертора и подключен к выходу мультиплексора, управляющий вход которого подключен к выходу счетчика кода управления, инкрементный и декрементный входы которого подключены соответственно к первому и второму выходам схемы сравнения, у которой первый и второй входы подключены соответственно к выходам счетчика кода частоты и регистра кода частоты.
RU2011107696/08A 2011-02-28 2011-02-28 Формирователь синхроимпульсов RU2450433C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011107696/08A RU2450433C1 (ru) 2011-02-28 2011-02-28 Формирователь синхроимпульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011107696/08A RU2450433C1 (ru) 2011-02-28 2011-02-28 Формирователь синхроимпульсов

Publications (1)

Publication Number Publication Date
RU2450433C1 true RU2450433C1 (ru) 2012-05-10

Family

ID=46312445

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011107696/08A RU2450433C1 (ru) 2011-02-28 2011-02-28 Формирователь синхроимпульсов

Country Status (1)

Country Link
RU (1) RU2450433C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2514135C1 (ru) * 2013-01-29 2014-04-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Контроллер передачи данных

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU951669A1 (ru) * 1981-01-29 1982-08-15 Предприятие П/Я Г-4273 Формирователь синхроимпульсов
SU1193785A1 (ru) * 1984-01-16 1985-11-23 Пермский политехнический институт Генератор с управл емой частотой следовани импульсов
SU1338031A1 (ru) * 1986-01-03 1987-09-15 Предприятие П/Я В-2969 Устройство дл формировани импульсов
US6100739A (en) * 1998-09-09 2000-08-08 Cypress Semiconductor Corp. Self-timed synchronous pulse generator with test mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU951669A1 (ru) * 1981-01-29 1982-08-15 Предприятие П/Я Г-4273 Формирователь синхроимпульсов
SU1193785A1 (ru) * 1984-01-16 1985-11-23 Пермский политехнический институт Генератор с управл емой частотой следовани импульсов
SU1338031A1 (ru) * 1986-01-03 1987-09-15 Предприятие П/Я В-2969 Устройство дл формировани импульсов
US6100739A (en) * 1998-09-09 2000-08-08 Cypress Semiconductor Corp. Self-timed synchronous pulse generator with test mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2514135C1 (ru) * 2013-01-29 2014-04-27 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Контроллер передачи данных

Similar Documents

Publication Publication Date Title
US6819577B1 (en) Distributing clock and programming phase shift in multiphase parallelable converters
KR20130095558A (ko) 반도체 장치의 데이터 출력 타이밍 제어 회로
KR920006891A (ko) 기준지연 발생장치 및 그를 사용하는 전자장치
US9417655B2 (en) Frequency division clock alignment
CN108647173A (zh) 一种同步触发脉冲信号再生装置及其运行方法
JP2015148889A (ja) クロック生成方法およびクロック生成回路
JP2015095860A5 (ru)
KR970031357A (ko) 소수배 시스템에 있어서 클록 동기 체계(clock synchronization scheme for fractional multiplication systems)
JP5885977B2 (ja) Pwm信号出力回路とpwm信号出力制御方法およびプログラム
EP2221684A2 (en) Distributed control system
US8520428B2 (en) Combined data level-shifter and DE-skewer
RU2450433C1 (ru) Формирователь синхроимпульсов
US9203415B2 (en) Modulated clock synchronizer
US6833744B2 (en) Circuit for correcting duty factor of clock signal
RU2445727C1 (ru) Перестраиваемый формирователь синхроимпульсов
US7148728B2 (en) Digital delay device, digital oscillator clock signal generator and memory interface
US20130088268A1 (en) Multi-Phase Clock Generation System and Clock Calibration Method Thereof
US9411361B2 (en) Frequency division clock alignment using pattern selection
RU2460121C1 (ru) Резервированная двухпроцессорная вычислительная система
JP2008176578A (ja) 冗長演算システムよび演算部
JP2015015540A5 (ru)
CN220307202U (zh) 一种时间脉冲信号无缝切换装置
Ayes et al. Dual Sawtooth-Based Delay Locked Loops for Heterogeneous 3-D Clock Networks
RU2689184C1 (ru) Устройство для временной синхронизации импульсов
KR102022645B1 (ko) 반도체 집적 회로 및 클럭 동기화 방법

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170301