RU2444114C1

RU2444114C1 - Операционный усилитель с низкоомной нагрузкой

Info

Publication number: RU2444114C1
Application number: RU2011109229/08A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Александр Игоревич Серебряков (RU); Александр Игоревич Серебряков; Петр Сергеевич Будяков (RU); Петр Сергеевич Будяков
Priority date: 2011-03-11
Filing date: 2011-03-11
Publication date: 2012-02-27

Abstract

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), компараторах, стабилизаторах напряжения и т.п.). Технический результат заключается в повышении в 8÷10 раз коэффициента усиления по напряжению ОУ при использовании сравнительно низкоомных двухполюсников нагрузки (например, R_н=50 Ом). Операционный усилитель с низкоомной нагрузкой содержит входной комплементарный дифференциальный каскад, первое и второе токовые зеркала, первый и второй дополнительные транзисторы, первый и второй выходные транзисторы, первый и второй р-n-переходы, первый и второй вспомогательные двухполюсники. 7 ил.

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), компараторах, стабилизаторах напряжения и т.п.).

В современной микроэлектронике широко применяются операционные усилители на основе комплементарных входных каскадов и двух токовых зеркал, согласованных с шинами положительного и отрицательного источников питания [1÷6]. Данная архитектура ОУ относится к числу достаточно широкополосных и весьма часто используется в ВЧ и СВЧ аналоговых устройствах. Однако при низкоомных нагрузках (например, волновых сопротивлениях линий связи R_н=50 Ом) такие ОУ имеют невысокие коэффициенты усиления по напряжению (К_у).

Наиболее близким по технической сущности к заявляемому устройству является ОУ (фиг.1), рассмотренный в статье А.Н.Пилипенко, А.А.Лебедева «Особенности построения широкополосного операционного усилителя с параллельным каналом на основе комплементарной высокочастотной биполярной технологии» // Материалы научно-технической конференции: «Твердотельная электроника. Сложные функциональные блоки РЭА». - М.: МНТОРЭС им. А.С.Попова, 2009, с.35-37. Он содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, первый 8 и второй 9 выходные транзисторы противоположного типа проводимости, между базами которых включены первый 10 и второй 11 последовательно включенные p-n-переходы, имеющие общий узел, цепь нагрузки 12, связанную с объединенными эмиттерами первого 8 и второго 9 выходных транзисторов, коллекторы которых соединены с соответствующими первой 5 и второй 7 шинами источника питания.

Основная задача предлагаемого изобретения состоит в повышении в 8÷10 раз коэффициента усиления по напряжению ОУ при использовании сравнительно низкоомных двухполюсников нагрузки (например, R_н=50 Ом).

Поставленная задача решается тем, что в операционном усилителе, фиг.1, содержащем входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, первый 8 и второй 9 выходные транзисторы противоположного типа проводимости, между базами которых включены первый 10 и второй 11 последовательно включенные p-n-переходы, имеющие общий узел, цепь нагрузки 12, связанную с объединенными эмиттерами первого 8 и второго 9 выходных транзисторов, коллекторы которых соединены с соответствующими первой 5 и второй 7 шинами источника питания, предусмотрены новые элементы и связи - общий узел первого 10 и второго 11 p-n-переходов соединен с объединенными выходами первого 4 и второго 6 токовых зеркал и связан с базами первого 13 и второго 14 дополнительных транзисторов, эмиттер первого 13 дополнительного транзистора связан с базой первого 8 выходного транзистора и через первый 15 вспомогательный двухполюсник соединен с первой 5 шиной источника питания, эмиттер второго 14 дополнительного транзистора связан с базой второго 9 выходного транзистора и через второй 16 вспомогательный двухполюсник соединен со второй 7 шиной источника питания, причем коллектор первого 13 дополнительного транзистора связан с входом второго 6 токового зеркала, а коллектор второго 14 дополнительного транзистора подключен ко входу первого 4 токового зеркала.

На фиг.1 приведена схема ОУ-прототипа.

Схема заявляемого устройства, соответствующего формуле изобретения, представлена на фиг.2.

На фиг.3 и 4 показаны схемы ОУ-прототипа (фиг.3) и схема заявляемого ОУ (фиг.4) в среде компьютерного моделирования Cadance на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.5 - зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.3, 4) от частоты. Данные графики показывают, что несмотря на применение низкоомной нагрузки (R_н=50 Ом) в схеме фиг.4 коэффициент усиления по напряжению улучшается в 8÷10 раз в сравнении с К_у известного устройства. Это важное достоинство предлагаемого ОУ.

На фиг.6 показаны графики фиг.5 при наличии в схеме корректирующего конденсатора C_corr=2,5 pF.

На фиг.7 приведены графики частотной зависимости коэффициента усиления ОУ при 100% общей отрицательной обратной связи.

Операционный усилитель с низкоомной нагрузкой, фиг.2, содержит входной комплементарный дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое 4 токовое зеркало, согласованное с первой 5 шиной источника питания, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, второе 6 токовое зеркало, согласованное со второй 7 шиной источника питания, вход которого соединен со вторым 3 токовым выходом входного дифференциального каскада 1, первый 8 и второй 9 выходные транзисторы противоположного типа проводимости, между базами которых включены первый 10 и второй 11 последовательно включенные p-n-переходы, имеющие общий узел, цепь нагрузки 12, связанную с объединенными эмиттерами первого 8 и второго 9 выходных транзисторов, коллекторы которых соединены с соответствующими первой 5 и второй 7 шинами источника питания. Общий узел первого 10 и второго 11 p-n-переходов соединен с объединенными выходами первого 4 и второго 6 токовых зеркал и связан с базами первого 13 и второго 14 дополнительных транзисторов, эмиттер первого 13 дополнительного транзистора связан с базой первого 8 выходного транзистора и через первый 15 вспомогательный двухполюсник соединен с первой 5 шиной источника питания, эмиттер второго 14 дополнительного транзистора связан с базой второго 9 выходного транзистора и через второй 16 вспомогательный двухполюсник соединен со второй 7 шиной источника питания, причем коллектор первого 13 дополнительного транзистора связан с входом второго 6 токового зеркала, а коллектор второго 14 дополнительного транзистора подключен ко входу первого 4 токового зеркала.

В схемах фиг.1 и 2 входной комплементарный дифференциальный каскад 1 реализован по токовой схеме на базе p-n-p-транзисторов 17, 18 и двухполюснике 19, а также n-p-n-транзисторах 20 и 21 и двухполюснике 22. Токовые зеркала 4 и 6 выполняются по классическим схемам. Функции первого 15 и второго 16 вспомогательных двухполюсников могут выполнять резисторы или источники опорного тока.

Рассмотрим работу схемы фиг.2.

Статический режим транзисторов и двухполюсников схемы связан с некоторым опорным значением тока I₀ (например, 1 мА) следующими соотношениями:

Если на вход Вх.⁽⁺⁾2 подается положительное напряжение u_вх.2, то это вызывает увеличение напряжения в узле «А» (u_А), а также напряжения на базах транзисторов 8 и 9 и, как следствие, напряжения на нагрузке 12 (u₁₂).

Причем:

Поэтому приращение тока базы (i_б8) транзистора 8:

где β₈ - коэффициент усиления по току базы транзистора 8;

R_н - сопротивление резистора нагрузки 12.

Ток i_б8 делится пополам между p-n-переходом 10 и эмиттером транзистора 13 и через токовое зеркало 6 передается в узел «А». В результате в узле «А» происходит взаимная компенсация двух близких по величине токов i_ПТ2-i_б8, что повышает коэффициент усиления ОУ до уровня:

где α₁₃≈1 - коэффициент передачи по току эмиттера транзистора 13;

К_i12.6≈1 - коэффициент передачи по току второго 6 токового зеркала;

- сопротивления эмиттерных переходов транзисторов 20 и 21 при токе эмиттера I_эi=I₀;

φ_т≈25 мВ - температурный потенциал.

После преобразований (4) можно получить, что

где Т=α₁₃, К_i12.6≤1.

Из (5) следует, что в предлагаемом ОУ при T≈1 коэффициент усиления по напряжению возрастает в сравнении с прототипом в N раз, где

Данные выводы подтверждаются результатами компьютерного моделирования фиг.5-7.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с прототипом.

Источники информации

1. Патент США №5.814.953.

2. Патент США №3.974.455, fig.7.

3. Патент США №5.225.791.

4. Патент США №3.968.451, fig.7.

5. Патент SU №1220105.

6. Пилипенко А.Н. Особенности построения широкополосного операционного усилителя с параллельным каналом на основе комплементарной высокочастотной биполярной технологии: Материалы научно-технической конференции: «Твердотельная электроника. Сложные функциональные блоки РЭА» [Текст] // А.Н.Пилипенко, А.А.Лебедев. - М.: МНТОРЭС им. А.С.Попова, 2009, с.35-37.

Claims

Операционный усилитель с низкоомной нагрузкой, содержащий входной комплементарный дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первое (4) токовое зеркало, согласованное с первой (5) шиной источника питания, вход которого соединен с первым (2) токовым выходом входного дифференциального каскада (1), второе (6) токовое зеркало, согласованное со второй (7) шиной источника питания, вход которого соединен со вторым (3) токовым выходом входного дифференциального каскада (1), первый (8) и второй (9) выходные транзисторы противоположного типа проводимости, между базами которых включены первый (10) и второй (11) последовательно включенные р-n-переходы, имеющие общий узел, цепь нагрузки (12), связанную с объединенными эмиттерами первого (8) и второго (9) выходных транзисторов, коллекторы которых соединены с соответствующими первой (5) и второй (7) шинами источника питания, отличающийся тем, что общий узел первого (10) и второго (11) р-n-переходов соединен с объединенными выходами первого (4) и второго (6) токовых зеркал и связан с базами первого (13) и второго (14) дополнительных транзисторов, эмиттер первого (13) дополнительного транзистора связан с базой первого (8) выходного транзистора и через первый (15) вспомогательный двухполюсник соединен с первой (5) шиной источника питания, эмиттер второго (14) дополнительного транзистора связан с базой второго (9) выходного транзистора и через второй (16) вспомогательный двухполюсник соединен со второй (7) шиной источника питания, причем коллектор первого (13) дополнительного транзистора связан с входом второго (6) токового зеркала, а коллектор второго (14) дополнительного транзистора подключен к входу первого (4) токового зеркала.