RU2475941C1 - Дифференциальный усилитель с комплементарным входным каскадом - Google Patents

Дифференциальный усилитель с комплементарным входным каскадом Download PDF

Info

Publication number
RU2475941C1
RU2475941C1 RU2012100199/08A RU2012100199A RU2475941C1 RU 2475941 C1 RU2475941 C1 RU 2475941C1 RU 2012100199/08 A RU2012100199/08 A RU 2012100199/08A RU 2012100199 A RU2012100199 A RU 2012100199A RU 2475941 C1 RU2475941 C1 RU 2475941C1
Authority
RU
Russia
Prior art keywords
input
emitter
transistor
current
bus
Prior art date
Application number
RU2012100199/08A
Other languages
English (en)
Inventor
Николай Николаевич Прокопенко
Сергей Сергеевич Белич
Илья Викторович Пахомов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС")
Priority to RU2012100199/08A priority Critical patent/RU2475941C1/ru
Application granted granted Critical
Publication of RU2475941C1 publication Critical patent/RU2475941C1/ru

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относится к области радиотехники и связи. Техническим результатом является обеспечение высокой стабильности статического режима дифференциального усилителя и повышение значения его коэффициента усиления по напряжению. Дифференциальный усилитель с комплементарным входным каскадом содержит первый (1) и второй (2) входы устройства, первый (3) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через первый (5) токостабилизирующий двухполюсник и связан с базой первого (6) выходного транзистора, второй (7) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через второй (8) токостабилизирующий двухполюсник и связан с базой второго (9) выходного транзистора, третий (10) входной транзистор, эмиттер которого соединен с эмиттером первого (3) входного транзистора, четвертый (11) входной транзистор, эмиттер которого соединен с эмиттером второго (7) входного транзистора, третий (12) токостабилизирующий двухполюсник, включенный между эмиттером второго (9) выходного транзистора, четвертый (15) токостабилизирующий двухполюсник, включенный между эмиттером первого (6) выходного транзистора. Между первым (13) и вторым (16) выходами устройства включены последовательно соединенные первый (17) и второй (18) дополнительные резисторы, причем общий узел первого (17) и второго (18) дополнительных резисторов связан с объединенными базами первого (3) и второго (7) входных транзисторов через дополнительный неинвертирующий усилитель (19). 8 ил.

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например решающих усилителях, компараторах, мостовых усилителях мощности и т.п.
Известны схемы классических дифференциальных усилителей (ДУ) с комплементарным входным каскадом, которые стали основой многих серийных аналоговых микросхем [1-11].
Кроме того, ДУ данного класса активно применяются в структуре СВЧ-устройств, реализованных на базе SiGe-технологий. Это связано с возможностью построения на их основе активных RC-фильтров гигагерцового диапазона для современных и перспективных систем связи, мостовых усилителей мощности и т.п.
Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте US 3828268, fig.5, содержащий первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания.
Существенный недостаток известного ДУ состоит в том, что он не работоспособен из-за проблем со статическим режимом при высоких значениях коэффициента усиления по напряжению (Ку), зависящего от сопротивлений первого 5 и второго 8 токостабилизирующих двухполюсников, которые могут для увеличения Ку выполняться в виде источников тока.
Основная задача предлагаемого изобретения состоит в создании условий, при которых обеспечивается высокая стабильность статического режима ДУ и повышенные значения его коэффициента усиления по напряжению.
Поставленная задача решается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания, предусмотрены новые элементы и связи - первый 1 вход устройства соединен с базой третьего 10 входного транзистора, второй 2 вход устройства соединен с базой четвертого 11 входного транзистора, между первым 13 и вторым 16 выходами устройства включены последовательно соединенные первый 17 и второй 18 дополнительные резисторы, причем общий узел первого 17 и второго 18 дополнительных резисторов связан с объединенными базами первого 3 и второго 7 входных транзисторов через дополнительный неинвертирующий усилитель 19.
На фиг.1 показана схема ДУ-прототипа.
На фиг.2 приведена схема заявляемого устройства в соответствии с формулой изобретения.
На фиг.3 представлена схема фиг.2 с конкретным выполнением дополнительного неинвертирующего усилителя 19 для случая, когда входные напряжения uвх.1, uвх.2 подаются на входы ДУ относительно общей шины.
На фиг.4 представлена схема фиг.2 с конкретным выполнением дополнительного неинвертирующего усилителя 19 для случая, когда входные напряжения uвх.1, uвх.2 подаются на входы ДУ относительно второй 14 отрицательной шины источника питания.
На фиг.5 приведена схема заявляемого ДУ фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.6 показана частотная зависимость коэффициента усиления по напряжению ДУ фиг.5.
На фиг.7 показаны напряжения на выходах ДУ фиг.5 при входном сигнале Uвх=1 мВ и f=1 МГц, а на фиг.8 - напряжения на выходах при входном сигнале Uвх=3 мВ и f=1 МГц.
Дифференциальный усилитель с комплементарным входным каскадом фиг.2 содержит первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания. Первый 1 вход устройства соединен с базой третьего 10 входного транзистора, второй 2 вход устройства соединен с базой четвертого 11 входного транзистора, между первым 13 и вторым 16 выходами устройства включены последовательно соединенные первый 17 и второй 18 дополнительные резисторы, причем общий узел первого 17 и второго 18 дополнительных резисторов связан с объединенными базами первого 3 и второго 7 входных транзисторов через дополнительный неинвертирующий усилитель 19.
В качестве транзисторов 6 и 9 могут использоваться классические составные транзисторы, включающие резисторы или p-n переходы 24, 25, 27, 28 в эмиттерных цепях. В схеме фиг.3 данные составные транзисторы 6 и 9 выполнены на элементах 23, 24, 25 и 26, 27, 28. Дополнительный неинвертирующий усилитель 19 в схеме фиг.3 реализован на транзисторе 20, резисторе 21 и источнике тока 22.
В схеме фиг.4 дополнительный неинвертирующий усилитель 19 содержит входной транзистор 29 и согласующий резистор 30. При таком построении ДУ существенно упрощается согласование статических режимов транзисторов 3, 7, 10, 11, 9 и 6.
Рассмотрим работу ДУ фиг.3.
Статический режим по току транзисторов предлагаемого ДУ фиг.2 устанавливается токостабилизирующими двухполюсниками 5, 8, 12, и 15. Причем коллекторные (Iкi) токи транзисторов схемы:
Figure 00000001
где I0 - заданное значение опорного тока, например 1 мА.
Статические напряжения на выходах ДУ при нулевом входном сигнале (uвх=0) зависят только от напряжения U(-) на инвертирующем входе дополнительного усилителя 19:
Figure 00000002
Причем напряжения коллектор-база транзисторов 3 и 7, определяющие амплитуду (Um) выходных напряжений ДУ:
Figure 00000003
Figure 00000004
где Uэб.Σ.9, Uэб.Σ.6 - напряжения эмиттер-база транзисторов 9 и 6, которые для обеспечения заданных выходных амплитуд Um в схеме фиг.3 должны выполняться в виде составных активных элементов, либо КМОП-транзисторов. В схеме фиг.4 такое построение 9 и 6 необязательно;
Uэб.3≈Uэб.7≈Uэб.10≈Uэб.11≈0,7 В - напряжения эмиттер-база транзисторов 3, 7, 10, 11.
Таким образом, статический режим транзисторов схемы фиг.2 не зависит от дифференциального сопротивления (ri=ri5=ri8) двухполюсников 5, 8, которые для повышения Ку до уровня 60÷70 дБ (фиг.6) могут выполняться в виде источников тока. В ДУ-прототипе фиг.1 такое исполнение элементов 5, 8 не приемлемо из-за проблем с устойчивостью статического режима. Повышенные значения ri=ri5=ri8 позволяют получить в схеме фиг.2 повышенные значения Ку.
Результаты компьютерного моделирования схемы фиг.5 показывают, что на основе предлагаемого ДУ реализуются широкополосные драйверы дифференциальных линий связи усилители мощности, фазорасщепители с повышенным коэффициентом усиления и т.п.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патентная заявка US №2010/0225392.
2. Патент US №3786362.
3. Патент US №3828268.
4. Патент US №5406222.
5. Патент US №3555402.
6. Патент US №4074205.
7. Патент US №5401995.
8. Патент SU №1107279.
9. Патент JP №57-5364.
10. Патент US №4/030/044.
11. Патент US №4/286/227.

Claims (1)

  1. Дифференциальный усилитель с комплементарным входным каскадом, содержащий первый (1) и второй (2) входы устройства, первый (3) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через первый (5) токостабилизирующий двухполюсник и связан с базой первого (6) выходного транзистора, второй (7) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через второй (8) токостабилизирующий двухполюсник и связан с базой второго (9) выходного транзистора, третий (10) входной транзистор, эмиттер которого соединен с эмиттером первого (3) входного транзистора, четвертый (11) входной транзистор, эмиттер которого соединен с эмиттером второго (7) входного транзистора, третий (12) токостабилизирующий двухполюсник, включенный между эмиттером второго (9) выходного транзистора, связанным с первым (13) выходом устройства и второй (14) шиной источника питания, четвертый (15) токостабилизирующий двухполюсник, включенный между эмиттером первого (6) выходного транзистора, связанным со вторым (16) выходом устройства и второй (14) шиной источника питания, причем коллекторы первого (6) и второго (9) выходных транзисторов связаны с первой (4) шиной источника питания, а коллекторы третьего (10) и четвертого (11) входных транзисторов соединены со второй (14) шиной источника питания, отличающийся тем, что первый (1) вход устройства соединен с базой третьего (10) входного транзистора, второй (2) вход устройства соединен с базой четвертого (11) входного транзистора, между первым (13) и вторым (16) выходами устройства включены последовательно соединенные первый (17) и второй (18) дополнительные резисторы, причем общий узел первого (17) и второго (18) дополнительных резисторов связан с объединенными базами первого (3) и второго (7) входных транзисторов через дополнительный неинвертирующий усилитель (19).
RU2012100199/08A 2012-01-10 2012-01-10 Дифференциальный усилитель с комплементарным входным каскадом RU2475941C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012100199/08A RU2475941C1 (ru) 2012-01-10 2012-01-10 Дифференциальный усилитель с комплементарным входным каскадом

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012100199/08A RU2475941C1 (ru) 2012-01-10 2012-01-10 Дифференциальный усилитель с комплементарным входным каскадом

Publications (1)

Publication Number Publication Date
RU2475941C1 true RU2475941C1 (ru) 2013-02-20

Family

ID=49121180

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012100199/08A RU2475941C1 (ru) 2012-01-10 2012-01-10 Дифференциальный усилитель с комплементарным входным каскадом

Country Status (1)

Country Link
RU (1) RU2475941C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2566963C1 (ru) * 2014-11-06 2015-10-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Дифференциальный входной каскад быстродействующего операционного усилителя для кмоп-техпроцессов
RU2684500C1 (ru) * 2018-07-17 2019-04-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Быстродействующий дифференциальный операционный усилитель с дифференцирующими цепями коррекции

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3A (en) * 1836-08-11 Thomas blanchard
SU365797A1 (ru) * 1971-02-25 1973-01-08 Ленинградский ордена Ленина электротехнический институт имени В. И. Уль нова Ленина Дифференциальный усилитель12
US3828268A (en) * 1971-09-07 1974-08-06 Nippon Electric Co Differential amplifier having increased bandwidth
SU849420A1 (ru) * 1979-04-09 1981-07-23 Предприятие П/Я В-8799 Дифференциальный усилитель
SU1246338A1 (ru) * 1985-02-07 1986-07-23 Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт Усилитель
US20070170956A1 (en) * 2006-01-26 2007-07-26 Industrial Technology Research Institute Sense amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3A (en) * 1836-08-11 Thomas blanchard
SU365797A1 (ru) * 1971-02-25 1973-01-08 Ленинградский ордена Ленина электротехнический институт имени В. И. Уль нова Ленина Дифференциальный усилитель12
US3828268A (en) * 1971-09-07 1974-08-06 Nippon Electric Co Differential amplifier having increased bandwidth
SU849420A1 (ru) * 1979-04-09 1981-07-23 Предприятие П/Я В-8799 Дифференциальный усилитель
SU1246338A1 (ru) * 1985-02-07 1986-07-23 Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт Усилитель
US20070170956A1 (en) * 2006-01-26 2007-07-26 Industrial Technology Research Institute Sense amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2566963C1 (ru) * 2014-11-06 2015-10-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) Дифференциальный входной каскад быстродействующего операционного усилителя для кмоп-техпроцессов
RU2684500C1 (ru) * 2018-07-17 2019-04-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Быстродействующий дифференциальный операционный усилитель с дифференцирующими цепями коррекции

Similar Documents

Publication Publication Date Title
RU2364020C1 (ru) Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу
RU2346382C1 (ru) Дифференциальный усилитель с парафазным выходом
RU2475941C1 (ru) Дифференциальный усилитель с комплементарным входным каскадом
RU2421887C1 (ru) Дифференциальный усилитель с парафазным выходом
RU2413355C1 (ru) Дифференциальный усилитель с парафазным выходом
RU2595927C1 (ru) Биполярно-полевой операционный усилитель
RU2439778C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2419187C1 (ru) Каскодный дифференциальный усилитель с повышенной стабильностью нулевого уровня
RU2421893C1 (ru) Каскодный дифференциальный усилитель
RU2460206C1 (ru) Каскодный свч-усилитель с малым напряжением питания
RU2383099C2 (ru) Дифференциальный усилитель с низкоомными входами
RU2436226C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2441316C1 (ru) Дифференциальный усилитель с малым напряжением питания
RU2390912C2 (ru) Каскодный дифференциальный усилитель
RU2280318C1 (ru) Операционный усилитель
RU2436225C1 (ru) Широкополосный усилитель с парафазным выходом
RU2475946C1 (ru) Усилитель переменного тока с противофазными токовыми выходами
RU2432666C1 (ru) Дифференциальный операционный усилитель с малым напряжением питания
RU2444114C1 (ru) Операционный усилитель с низкоомной нагрузкой
RU2435293C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2419193C1 (ru) Дифференциальный усилитель с парафазным выходом
RU2481698C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2446556C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2432668C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
RU2439781C1 (ru) Дифференциальный операционный усилитель с парафазным выходом

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140111