RU2396722C1 - Start-stop communication system - Google Patents
Start-stop communication system Download PDFInfo
- Publication number
- RU2396722C1 RU2396722C1 RU2009112126/09A RU2009112126A RU2396722C1 RU 2396722 C1 RU2396722 C1 RU 2396722C1 RU 2009112126/09 A RU2009112126/09 A RU 2009112126/09A RU 2009112126 A RU2009112126 A RU 2009112126A RU 2396722 C1 RU2396722 C1 RU 2396722C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- generator
- circuit
- series
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к электро- и радиосвязи и может использоваться в проводных, радио-, радиорелейных и космических системах связи.The invention relates to electrical and radio communications and can be used in wired, radio, radio relay and space communication systems.
Известна стартстопная система связи (З.М.Каневский, В.И.Ледовских «Передача дискретных сообщений по каналам с обратной связью с прерываниями», «Электросвязь», 1970, №8, с.6-8), в которой перед посылкой сообщения передается «зондирующий ключ», представляющий собой амплитудно-манипулированный сигнал, состоящий из нескольких элементов. Однако эта система предназначена специально для каналов с прерываниями (замирающих каналов), имеет низкую помехоустойчивость в общем случае и большой уровень вероятности ложной тревоги.A well-known start-stop communication system (Z.M. Kanevsky, V.I. Ledovskikh "Transfer of discrete messages on channels with feedback with interruptions", "Electrosvyaz", 1970, No. 8, p.6-8), in which before sending a message a “probe key” is transmitted, which is an amplitude-manipulated signal consisting of several elements. However, this system is designed specifically for channels with interruptions (freezing channels), has low noise immunity in the general case, and a high level of probability of false alarm.
Наиболее близкой по технической сущности к предлагаемой является стартстопная система связи, приведенная в [1], принятая за прототип.Closest to the technical nature of the proposed is a start-stop communication system, given in [1], adopted as a prototype.
Функциональная схема устройства-прототипа приведена на фиг.1, где обозначено:The functional diagram of the prototype device is shown in figure 1, where it is indicated:
на передающей стороне:on the transmitting side:
1 - источник информации; 2 - блок формирования сигналов (БФС);1 - source of information; 2 - signal generation unit (BFS);
3 - регистр сдвига; 5 - мультиплексор; 6 - манипулятор; 7 - первый генератор тактовых импульсов (ГТИ); 8 - генератор псевдослучайной последовательности (ГПСП); 9 - ключ; 11 - передатчик; 12 - генератор;3 - shift register; 5 - multiplexer; 6 - manipulator; 7 - the first generator of clock pulses (GTI); 8 - pseudo-random sequence generator (GPSP); 9 - key; 11 - transmitter; 12 - generator;
17 - перемножитель; 52 - линия связи; 53 - двоичный счетчик;17 - multiplier; 52 - communication line; 53 is a binary counter;
на приемной стороне:on the receiving side:
14 - приемник; 22 - блок обработки сигналов (БОС); 31 - прерыватель;14 - receiver; 22 - signal processing unit (BOS); 31 - breaker;
32 - накопитель; 33 - пороговый блок (ПБ); 34 - дифференцирующий каскад (ДК); 35 - формирователь импульсов (ФИ); 37 - второй ГТИ;32 - drive; 33 - threshold block (BOP); 34 - differentiating cascade (DK); 35 - pulse shaper (FI); 37 - the second GTI;
54 - согласованный фильтр (СФ); 55 - амплитудный детектор (АД);54 - matched filter (SF); 55 - amplitude detector (HELL);
56 - демодулятор; 57 - запоминающий блок (ЗБ);56 - demodulator; 57 - storage unit (ST);
58 - линия задержки (ЛЗ).58 - delay line (LZ).
Устройство-прототип содержит на передающей стороне последовательно соединенные источник информации 1, БФС 2, передатчик 11, а также генератор 12. При этом БФС 2 содержит последовательно соединенные регистр сдвига 3, мультиплексор 5 и манипулятор 6, выход которого является выходом БФС 2, последовательно соединенные первый ГТИ 7, ГПСП 8, перемножитель 17 и двоичный счетчик 53, выходы которого шиной соединены с управляющими входами мультиплексора 5. Кроме того, выход перемножителя 17 подключен к управляющим входам манипулятора 6 и ключа 9, выход которого соединен с сигнальным входом манипулятора 6, а сигнальный вход ключа 9 является сигнальным входом БФС 2, и подключен к выходу генератора 12. Первый выход ГТИ 7 соединен с установочным входом двоичного счетчика 53, второй выход ГТИ 7 соединен с тактовым входом регистра сдвига 3, а его третий выход - со вторыми входами ГПСП 8 и перемножителя 17. Вход регистра сдвига 3 является информационным входом БФС 2, вход ГТИ 7 является синхронизирующим входом БФС 2 и подключен к синхровыходу источника информации 1.The prototype device contains on the transmitting side a series-connected
На приемной стороне содержит: последовательно соединенные приемник 14 и БОС 22, состоящий из последовательно соединенных СФ 54, АД 55, накопителя 32, ПБ 33, ДК 34, прерывателя 31, ФИ 35, второго ГТИ 37 и ЗБ 57, выход которого является выходом БОС 22 и выходом системы связи. При этом выход ФИ 35 соединен с управляющими входами прерывателя 31 и демодулятора 56. Второй выход второго ГТИ 37 подключен ко вторым входам демодулятора 56 и ЗБ 57, третий вход которого соединен с выходом демодулятора 56. Кроме того, выход СФ 54 через ЛЗ 58 соединен с первым входом демодулятора 56. Передающая и приемная стороны системы связи соединены посредством ЛС 52.At the receiving side it contains: a
Стартстопная система связи работает следующим образом.Start-stop communication system operates as follows.
В случайный момент времени (например, при t=0) на выходе источника информации 1 создаются k информационных символов («0» или «1») длительности τ.At a random time (for example, at t = 0), k information symbols (“0” or “1”) of duration τ are created at the output of
При t=0 в момент действия короткого импульса на синхровыходе источника информации 1, на втором выходе генератора тактовых импульсов 7 формируются k тактовых импульсов, которые записывают информационные символы в регистре сдвига 3, на первом выходе ГТИ 7 создается короткий импульс, по переднему фронту которого производится начальная установка ГПСП 8 и установка всех разрядов двоичного счетчика 53 в единичное состояние, а на третьем выходе - меандр, состоящий из (k+1+s) импульсов длительности τ/2 (где s-количество переходов уровня ПСП из положительного в отрицательное значение), который в блоке 17 перемножается с псевдослучайной последовательностью той же длины, поступающей с выхода генератора 8. Положительная часть результирующего сигнала, поступающая с выхода блока 17, используется для управления работой блоков 53, 6 и ключа 9. В момент действия переднего фронта его первого импульса блок 53 устанавливается в нулевое состояние, открывается ключ 9, который пропускает колебания несущей частоты генератора 12 в блок 6, а с выхода мультиплексора 5 на вход блока 6 поступает нулевой сигнал. В результате этого на выходе блока 6 формируются колебания несущей частоты с произвольной начальной фазой в течение интервала времени τ/2. При поступлении второго положительного фронта сигнала в счетчике 53 устанавливается двоичное число, равное единице, и мультиплексор 5 считывает из регистра сдвига 3 значение первого информационного символа. При этом начальная фаза несущей частоты на выходе блока 6 остается прежней, если первый символ имеет значение единицы, и изменяется на противоположную в противном случае. Таким образом, на выходе блока 6 создается относительно фазоманипулированный сигнал длительности Т, в котором первый радиоимпульс информации не несет, а служит опорным для второго уже информационного радиоимпульса.At t = 0, at the time of the short pulse, the clock source of the
На приемной стороне относительно фазоманипулированный сигнал после общей фильтрации в приемнике 14 и согласованной - в фильтре 54 для одиночного радиоимпульса длительности τ/2 поступает на вход АД 55 с выходной разделительной емкостью. Его выходной двуполярный сигнал с треугольными импульсами оптимально накапливается в блоке 32 и на его выходе формируется сигнал, имеющий вид автокорреляционной функции выходного колебания АД 55 с максимальным значением в момент времени Т. Сигнал, превысивший порог V в блоке 33, затем дифференцируется. В момент прохождения результата дифференцирования через ноль в ФИ 35 формируется короткий импульс, который, действуя на прерыватель 31, запрещает поступление сигнала на свой вход в течение интервала времени Тс. В блоке 56 осуществляется демодуляция поступающего с выхода СФ 54 и задержанного в ЛЗ 58 на время T сигнала. Если соседние радиоимпульсы имеют одинаковые начальные фазы, то на его выходе формируется символ «1», в противном случае - «0». Начало работы блока 56 определяет импульс, поступающий с ФИ 35, а моменты сравнения фаз соседних радиоимпульсов - передние фронты импульсов, поступающих со второго выхода ГТИ 37. По задним фронтам этих импульсов выносится решение о приеме символов и их фиксация в ЗБ 57. Считывание информации с блока 57 на выход системы осуществляется импульсами, поступающими с первого выхода ГТИ 37.On the receiving side, a relatively phase-shifted signal after common filtering in the
Недостатками устройства-прототипа являются низкие вероятности правильного приема ПСП за счет передачи ее с помощью амплитудной манипуляции и информации - с помощью относительной фазовой манипуляции сигнала; невозможность обнаружения ошибок при приеме информации, а также отсутствие при приеме автоматической регулировки усиления, что не позволяет использовать систему при достаточно больших уровнях принимаемого сигнала.The disadvantages of the prototype device are the low probabilities of the correct reception of the SRP due to its transmission using amplitude manipulation and information - using relative phase signal manipulation; the impossibility of detecting errors when receiving information, as well as the absence of automatic gain control when receiving, which does not allow using the system at sufficiently high levels of the received signal.
Для устранения указанных недостатков в стартстопную систему связи, содержащую на передающей стороне последовательно соединенные источник информации и блок формирования сигнала, а также первый генератор и передатчик, причем блок формирования сигнала включает в себя регистр сдвига, вход которого является первым входом блока формирования сигнала, последовательно соединенные мультиплексор и манипулятор, последовательно соединенные первый генератор тактовых импульсов и генератор псевдослучайной последовательности (ГПСП), а также ключ, выход которого подключен ко второму входу манипулятора, тактовый вход регистра сдвига соединен со вторым выходом первого генератора тактовых импульсов, первый вход которого является синхронизирующим входом блока формирования сигнала и соединен с синхровыходом источника информации, вход ключа является сигнальным входом блока формирования сигнала и подключен к выходу первого генератора, выход манипулятора является выходом блока формирования сигнала; на приемной стороне - приемник, первый перемножитель и блок обработки сигнала, который включает в себя последовательно соединенные накопитель, пороговый блок и дифференцирующий каскад, а также первый формирователь импульса, второй генератор тактовых импульсов, прерыватель, при этом выход передатчика через линию связи подключен к входу приемника, отличающуюся тем, что дополнительно введены на передающей стороне у первого генератора тактовых импульсов четвертый выход и второй вход; манипулятор выполнен в виде фазового манипулятора, а первый генератор - генератором промежуточной частоты (ГПЧ), кроме того, кодирующее устройство, вход которого подключен к выходу регистра сдвига, тактовый вход - ко второму выходу первого ГТИ, а выход подсоединен к первому входу мультиплексора, выход блока формирования сигнала соединен с первым входом первого смесителя, выход которого соединен с входом передатчика, выход первого ГПЧ через первый синтезатор частоты соединен со вторым входом первого смесителя, выход ГПСП соединен со вторым входом мультиплексора, третий выход первого ГТИ подсоединен к управляющему входу мультиплексора, четвертый выход первого ГТИ - к управляющему входу ключа, а второй вход соединен с входом ключа, на приемной стороне: последовательно соединенные второй смеситель и управляемый усилитель, причем вход второго смесителя подключен к выходу приемника; первый фильтр нижних частот (ФНЧ), вход которого подключен к выходу первого перемножителя; последовательно соединенные второй перемножитель и второй ФНЧ, причем первые входы обоих перемножителей подключены к выходу управляемого усилителя, первый и второй выходы фазовращателя подключены ко вторым входам первого и второго перемножителей соответственно; последовательно соединенные второй ГПЧ и второй синтезатор частоты, выход которого подключен ко второму входу второго смесителя, последовательно соединенные полосовой фильтр и генератор, управляемый напряжением (ГУН), выход которого соединен с входом фазовращателя; в блоке обработки сигнала - второй вход и второй, третий и четвертый выходы, а также последовательно соединенные первый нелинейный элемент, сумматор, третий ФНЧ, логарифмический каскад, усилитель и интегрирующее звено, выход которого является вторым выходом блока обработки сигнала и подсоединен ко второму входу управляемого усилителя; кроме того, второй нелинейный элемент, выход которого подключен ко второму входу сумматора, и третий перемножитель, первый и второй входы которого подключены соответственно к входам первого и второго нелинейных элементов, являющимися соответственно первым и вторым входами блока обработки сигнала, и подключены к выходам соответственно первого и второго ФНЧ;To eliminate these drawbacks, a start-stop communication system containing, on the transmitting side, an information source and a signal conditioning unit, as well as a first generator and a transmitter, connected in series, the signal conditioning unit including a shift register, the input of which is the first input of the signal conditioning unit, connected in series a multiplexer and a manipulator, connected in series with the first clock generator and a pseudo-random sequence generator (GPS), as well as a key, the output of which is connected to the second input of the manipulator, the clock input of the shift register is connected to the second output of the first clock generator, the first input of which is the clock input of the signal conditioning unit and connected to the clock output of the information source, the key input is the signal input of the signal conditioning unit and connected to the output of the first generator, the output of the manipulator is the output of the signal conditioning unit; on the receiving side, there is a receiver, a first multiplier and a signal processing unit, which includes a serially connected drive, a threshold unit and a differentiating cascade, as well as a first pulse shaper, a second clock pulse generator, a chopper, and the transmitter output is connected to the input through a communication line a receiver, characterized in that a fourth output and a second input are additionally introduced on the transmitting side of the first clock generator; the manipulator is made in the form of a phase manipulator, and the first generator is an intermediate frequency generator (GPC), in addition, an encoder whose input is connected to the output of the shift register, the clock input to the second output of the first GTI, and the output is connected to the first input of the multiplexer, output the signal conditioning unit is connected to the first input of the first mixer, the output of which is connected to the input of the transmitter, the output of the first GPC through the first frequency synthesizer is connected to the second input of the first mixer, the GPS output is connected from the second the multiplexer input, the third output of the first GTI is connected to the control input of the multiplexer, the fourth output of the first GTI is connected to the control input of the key, and the second input is connected to the key input, on the receiving side: the second mixer and the controlled amplifier are connected in series, the input of the second mixer is connected to the output receiver the first low-pass filter (LPF), the input of which is connected to the output of the first multiplier; the second multiplier and the second low-pass filter are connected in series, the first inputs of both multipliers being connected to the output of the controlled amplifier, the first and second outputs of the phase shifter connected to the second inputs of the first and second multipliers, respectively; the second GPC and the second frequency synthesizer connected in series, the output of which is connected to the second input of the second mixer, a bandpass filter and a voltage controlled oscillator (VCO) connected in series, the output of which is connected to the input of the phase shifter; in the signal processing unit, a second input and second, third and fourth outputs, as well as a series-connected first non-linear element, an adder, a third low-pass filter, a logarithmic stage, an amplifier and an integrating link, the output of which is the second output of the signal processing unit and connected to the second input of the controlled an amplifier; in addition, a second non-linear element, the output of which is connected to the second input of the adder, and a third multiplier, the first and second inputs of which are connected respectively to the inputs of the first and second non-linear elements, which are the first and second inputs of the signal processing unit, respectively, and are connected to the outputs of the first and the second low-pass filter;
выход третьего перемножителя является третьим выходом блока обработки сигнала и подключен к входу полосового фильтра; первый вход прерывателя подключен к выходу второго ФНЧ, а выход прерывателя соединен с входом первого накопителя; выход первого дифференцирующего каскада через первый формирователь импульсов соединен с первым входом первой схемы ИЛИ, выход которой через второй ГТИ соединен с первым входом декодирующего устройства, первый выход которого является первым выходом приемной части устройства, а второй выход - четвертым выходом, кроме того, выход накопителя через последовательно соединенные инвертор, второй пороговый блок, второй дифференцирующий каскад и второй формирователь импульсов соединен со вторым входом первой схемы ИЛИ, выход которой соединен со вторым входом прерывателя, выходы первого и второго формирователей импульсов соединены с соответствующими входами RS-триггера, выходы которого соединены с первыми входами схемы И и схемы И-НЕ соответственно, второй выход второго ГТИ соединен с первым входом решающего устройства, выход которого соединен со вторыми входами схемы И и схемы И-НЕ соответственно, причем выход схемы И соединен с первым входом второй схемы ИЛИ, второй вход которой подключен к выходу схемы И-НЕ, выход второй схемы ИЛИ соединен со вторым входом декодирующего устройства, второй вход решающего устройства подсоединен к выходу второго ФНЧ.the output of the third multiplier is the third output of the signal processing unit and is connected to the input of the bandpass filter; the first input of the chopper is connected to the output of the second low-pass filter, and the output of the chopper is connected to the input of the first drive; the output of the first differentiating stage through the first pulse shaper is connected to the first input of the first OR circuit, the output of which through the second GTI is connected to the first input of the decoding device, the first output of which is the first output of the receiving part of the device, and the second output is the fourth output, in addition, the drive output through a series-connected inverter, a second threshold block, a second differentiating cascade and a second pulse shaper connected to the second input of the first OR circuit, the output of which is connected to about the second input of the chopper, the outputs of the first and second pulse shapers are connected to the corresponding inputs of the RS-flip-flop, the outputs of which are connected to the first inputs of the AND circuit and the NAND circuit, respectively, the second output of the second GTI is connected to the first input of the deciding device, the output of which is connected to the second the inputs of the AND circuit and the AND-NOT circuit, respectively, with the output of the AND circuit connected to the first input of the second OR circuit, the second input of which is connected to the output of the AND circuit, the output of the second OR circuit is connected to the second input of the decoding device In fact, the second input of the decider is connected to the output of the second low-pass filter.
На фиг.1 приведена схема устройства-прототипа; на фиг.2 - схема предлагаемого устройства.Figure 1 shows a diagram of a prototype device; figure 2 - diagram of the proposed device.
На фиг.2 а и 2 б приведены соответственно функциональные схемы передающей и приемной частей заявляемого устройства, где обозначено:Figure 2 a and 2 b respectively show the functional diagrams of the transmitting and receiving parts of the inventive device, where it is indicated:
на передающей стороне:on the transmitting side:
1 - источник информации;1 - source of information;
2 - блок формирования сигналов (БФС);2 - signal generation unit (BFS);
3 - регистр сдвига (PC);3 - shift register (PC);
4 - кодирующее устройство (КУ);4 - coding device (KU);
5- мультиплексор;5- multiplexer;
6 - фазовый манипулятор (ФМ);6 - phase manipulator (FM);
7 - первый генератор тактовых импульсов (ГТИ);7 - the first generator of clock pulses (GTI);
8 - генератор псевдослучайной последовательности (ГПСП);8 - pseudo-random sequence generator (GPSP);
9 - ключ;9 - key;
10 - первый смеситель;10 - the first mixer;
11 - передатчик;11 - transmitter;
12 - первый генератор промежуточной частоты (ГПЧ);12 - the first intermediate frequency generator (GPC);
13 - первый синтезатор частоты (СЧ);13 - the first frequency synthesizer (MF);
52 - линия связи.52 - communication line.
на приемной стороне:on the receiving side:
14 - приемник;14 - receiver;
15 - второй смеситель;15 - second mixer;
16 - управляемый усилитель (УУ);16 - controlled amplifier (UE);
17,19, 30 - первый, второй и третий перемножители;17.19, 30 - the first, second and third multipliers;
18, 20, 25 - первый, второй и третий фильтры нижних частот (ФНЧ);18, 20, 25 - the first, second and third low-pass filters (low-pass filters);
21 - фазовращатель;21 - phase shifter;
22 - блок обработки сигнала (БОС);22 - signal processing unit (BOS);
23, 29 - первый и второй нелинейные элементы (НЭ);23, 29 - the first and second nonlinear elements (NE);
24 - сумматор;24 - adder;
26 - логарифмический каскад (ЛК);26 - logarithmic cascade (LC);
27 - усилитель;27 - amplifier;
28 - интегрирующее звено (ИЗ);28 - integrating link (FROM);
31 - прерыватель;31 - breaker;
32 - накопитель;32 - drive;
33, 43 - первый, второй пороговые блоки (ПБ);33, 43 - the first, second threshold blocks (BOP);
34, 44 - первый, второй дифференцирующие каскады (ДК);34, 44 - the first, second differentiating cascades (DC);
35, 45 - первый, второй формирователи импульса (ФИ);35, 45 - the first, second pulse shapers (FI);
36, 40 - первая, вторая схемы ИЛИ;36, 40 - the first, second OR circuit;
37 - второй ГТИ;37 - the second GTI;
38 - решающее устройство (РУ);38 - a decisive device (RU);
39 - схема И;39 - scheme And;
41 - декодирующее устройство (ДУ);41 - decoding device (DU);
42 - инвертор;42 - inverter;
46 - RS-триггер;46 - RS-trigger;
47 - схема И-НЕ;47 - AND-NOT scheme;
48 - полосовой фильтр (ПФ);48 - band-pass filter (PF);
49 - генератор, управляемый напряжением (ГУН);49 - voltage-controlled generator (VCO);
50 - второй ГПЧ;50 - the second HPV;
51 - второй СЧ.51 - second midrange.
Предлагаемое устройство содержит на передающей стороне последовательно соединенные источник информации 1, БФС 2, первый смеситель 10 и передатчик 11, выход которого соединен с линией связи 52. Кроме того, выход первого ГПЧ 12 через первый синтезатор частоты 13 соединен со вторым входом первого смесителя 10, а также соединен с сигнальным входом БФС 2. При этом БФС 2 содержит последовательно соединенные PC 3, КУ 4, мультиплексор 5 и ФМ 6, выход которого является выходом БФС 2, последовательно соединенные первый ГТИ 7 и ГПСП 8, выход которого подключен ко второму входу мультиплексора 5. Второй выход ГТИ 7 соединен с тактовыми входами PC 3 и КУ 4, третий и четвертый выходы ГТИ 7 подключены к управляющим входам соответственно мультиплексора 5 и ключа 9, вход которого соединен со вторым входом ГТИ 7 и является сигнальным входом БФС 2, а выход ключа 9 соединен с сигнальным входом ФМ 6. Синхровыход источника информации 1 соединен с первым входом ГТИ 7, являющимся синхронизирующим входом БФС 2.The proposed device contains on the transmitting side a series-connected
На приемной стороне содержит последовательно соединенные приемник 14, второй смеситель 15, УУ 16, первый перемножитель 17 и ФНЧ 18, последовательно соединенные второй перемножитель 19 и ФНЧ 20, выходы первого 18 и второго 20 ФНЧ подключены соответственно к первому и второму входам БОС 22. Кроме того, первый и второй выходы фазовращателя 21 подключены ко вторым входам соответственно первого 17 и второго 19 перемножителей, при этом первый вход второго перемножителя 19 подсоединен к выходу УУ 16. Выход ПФ 48 через ГУН 49 соединен с входом фазовращателя 21. Выход второго ГПЧ 50 через второй синтезатор частоты 51 соединен со вторым входом второго смесителя 15. Вход приемника 14 является входом приемной части системы и соединен с линией связи 52.On the receiving side it contains a
БОС 22 содержит последовательно соединенные первый НЭ 23, сумматор 24, третий ФНЧ 25, ЛК 26, усилитель 27 и интегрирующее звено 28, выход которого является вторым выходом БОС 22 и подключен ко второму входу УУ 16. Выход второго НЭ 29 подключен ко второму входу сумматора 24, а входы первого 23 и второго НЭ 29 являются соответственно первым и вторым входами БОС 22. Первый и второй входы третьего перемножителя 30 соединены соответственно с входами первого 23 и второго 29 НЭ, а выход перемножителя 30 является третьим выходом БОС 22 и подсоединен к входу ПФ 48. Кроме того, последовательно соединенные прерыватель 31, накопитель 32, первый ПБ 33, первый ДК 34, первый ФИ 35, первую схему ИЛИ 36, второй ГТИ 37 и ДУ 41, первый выход которого является первым выходом БОС 22 и системы связи, а второй выход - ее четвертым служебным выходом. При этом второй выход ГТИ 37 соединен с первым входом РУ 38, второй вход которого подсоединен к выходу второго ФНЧ 20 и первому входу прерывателя 31, второй вход которого соединен с выходом первой схемы ИЛИ 36. Последовательно соединенные инвертор 42, второй ПБ 43, второй ДК 44, второй ФИ 45, выход которого соединен со вторым входом первой схемы ИЛИ 36 и соответствующим входом RS-триггера 46, другой вход которого подсоединен к выходу первого ФИ 35, причем выходы RS-триггера 46 соединены с первыми входами схемы И 39 и схемы И-НЕ 47 соответственно. Выход накопителя 32 соединен с входом инвертора 42, выход РУ 38 соединен со вторыми входами схемы И 39 и схемы И-НЕ 47 соответственно. Выходы схемы И 39 и схемы И-НЕ 47 подсоединены соответственно к первому и второму входам второй схемы ИЛИ 40, выход которой соединен со вторым входом ДУ 41.The
Стартстопная система связи работает следующим образом. В случайный момент времени (например, t=0) на выходе источника 1 создаются k информационных символов («0» или «1») длительности τ, а на его синхровыходе -короткий импульс, относительно которого будут формироваться выходные сигналы ГТИ 7. С задержкой относительно него на интервал времени d·τ на первом выходе ГТИ 7 формируются m тактовых импульсов с периодом следования τ, равное числу элементов псевдослучайной последовательности (ПСП), полученные путем деления промежуточной частоты ГПЧ 12 в определенное число раз, которые считывают записанную в момент включения аппаратуры в ГСПС 8 m-разрядную двоичную ПСП на второй вход мультиплексора 5. На втором выходе ГТИ 7 формируются (m+d+k+1)-тактовых импульсов, которые с задержкой на (m+d) тактов считывают с регистра 3 информационные символы на вход КУ 4, представляющее собой формирователь обнаруживающего ошибки систематического (n, k)-кода (где n - длина кода). Кодовая комбинация поступает на первый вход мультиплексора 5, на управляющий вход которого с третьего выхода ГТИ 7 поступает сначала положительный импульс длительности (m+d)·τ, пропускающий ПСП на выход мультиплексора 5, а затем сигнал с нулевым уровнем, пропускающий n-элементный код. На второй вход ФМ 6 при открытом импульсом, поступающим с четвертого выхода ГТИ 7, ключе 9 поступает промежуточная частота, в результате чего на выходе ФМ 6 в начале на интервале времени, равном d·τ, действует немодулированная промежуточная частота, затем формируется фазоманипулированный по закону ПСП сигнал (синхросигнал), а потом - информационный сигнал (код) с фазовой манипуляцией. После окончания последнего ключ 9 закрывается. Синтезатор частоты 13, соединенный с ГПЧ 12, создает на выходе сигнал с частотой, равной разности несущей и промежуточной частот (fH-fП). В результате этого на выходе смесителя 10 будут действовать его входные сигналы, но на несущей частоте. Эти сигналы профильтровываются и усиливаются в передатчике 11 и по линии связи 52 поступают на вход приемника 14, в котором осуществляется его общая фильтрация. В смесителе 15 с помощью сигнала, поступающего с выхода синтезатора частоты 51 с частотой (fH-fП), частота выходного сигнала приемника 14 понижается до промежуточной частоты и полученный сигнал через управляемый усилитель 16 поступает на вход схемы с номерами блоков 17, 18, 23,19, 20, 29; 21, 24, где НЭ 23 и НЭ 29 могут иметь квадратические характеристики, или вычислять модульные значения входных сигналов. Фазовращатель 21 пропускает сигнал с выхода ГУН 49 на второй вход блока 17 непосредственно, а на второй вход блока 19 - со сдвигом по фазе на π/2.Start-stop communication system operates as follows. At a random time (for example, t = 0), k information symbols ("0" or "1") of duration τ are created at the output of
Указанная схема представляет собой известный оптимальный приемник и позволяет выделить огибающую входного сигнала (см., например, с.44 в книге под ред. Ю. М. Казаринова « Радиотехнические системы», Высш.шк., 1990 г.).The indicated circuit is a well-known optimal receiver and makes it possible to isolate the envelope of the input signal (see, for example, p.44 in the book under the editorship of Yu. M. Kazarinov Radio Engineering Systems, Vyssh.shk, 1990).
Огибающая полученного сигнала после фильтрации в ФНЧ 25 и прохождения через блок 26 с логарифмической характеристикой, усилитель 27 и интегрирующее звено 28 поступает на управляющий вход УУ 16 и позволяет осуществить автоматическую регулировку усиления с глубиной 50 - 60 дБ.The envelope of the received signal after filtering in the low-pass filter 25 and passing through the block 26 with a logarithmic characteristic, the amplifier 27 and the integrating link 28 is fed to the control input of the UU 16 and allows automatic gain control with a depth of 50-60 dB.
Кроме того, блоки 17, 18, 19, 20, 21 вместе с перемножителем 30 являются фазовым дискриминатором (см., например, с.314 в книге под ред. Ю.М.Казаринова «Радиотехнические системы», Высш.шк., 1990 г.), позволяющим установить частоту ГУН 49 равной промежуточной частоте сигнала, действующего на выходе УУ 16, но с неопределенной начальной фазой, принимающей с равной вероятностью значения 0 или π. Немодулированный сигнал несущей частоты длительности d·τ, посылаемый передатчиком перед синхросигналом, необходим для вхождения в синхронизм фазового дискриминатора. Значение d·τ зависит от петлевого усиления (усиления в блоках 48, 49) и для реальных его значений порядка 104 может составлять доли миллисекунд (см., например, с.639, 640 в книге Б.Скляра "Цифровая связь", Москва, Сант-Петербург, Киев, 2003).In addition, blocks 17, 18, 19, 20, 21 together with the multiplier 30 are a phase discriminator (see, for example, p. 314 in the book under the editorship of Yu. M. Kazarinov “Radio engineering systems”, Vyssh.shk., 1990 g), which allows you to set the frequency of the VCO 49 equal to the intermediate frequency of the signal acting at the output of the UU 16, but with an undefined initial phase, taking with equal probability the value 0 or π. An unmodulated carrier frequency signal of duration d · τ, sent by the transmitter before the clock signal, is necessary to enter the phase discriminator synchronism. The value of d · τ depends on the loop gain (gain in blocks 48, 49) and for its real values of the order of 10 4 it can be fractions of a millisecond (see, for example, p.639, 640 in the book “Digital Communication” by B. Sklyar, Moscow , St. Petersburg, Kiev, 2003).
Из-за неопределенности фазы выходного сигнала ГУН 49 двуполярные последовательности элементов ПСП и (n, k)-кода на выходе ФНЧ 20, которые подаются на первый вход РУ 38, могут иметь один вид, или другой - с проинвертированными элементами. По той же причине после оптимального накопления элементов ПСП в блоке 32 главный выброс его выходного сигнала (автокорреляционной функции - АКФ) может быть положительным или отрицательным. Зная знак этого сигнала, можно устранить неопределенность при приеме элементов (n, k)-кода. Для этого выходной сигнал накопителя 32 подается на входы двух синхроблоков, состоящих из ПБ 33, ДК 34, ФИ 35 и, соответственно инвертора 42, ПБ 43, ДК 44, ФИ 45, где пороги в блоках 33 и 43 установлены одинаковыми и равными V. При этом если выброс АКФ будет положительным, то короткий импульс в момент окончания синхросигнала при приеме будет формироваться на выходе ФИ 35, в противном случае - на выходе ФИ 45. В результате этого RS-триггер 46 установится в прямое или инверсное состояние. По выходному импульсу блока 36 срабатывает прерыватель 31, чем запрещается передача сигнала с выхода блока 20 на выход прерывателя 31 на время, равное длительности кода, а на первом выходе ГТИ 37 формируются n коротких тактовых импульсов с периодом τ, поступающие на второй вход РУ 38, на выходе которого при отсутствии помех на входе приемника 14 формируется прямой или инверсный двоичный (0 или 1) (n, k)-код. При наличии импульса на выходе ФИ 35 на выходе РУ 38 действует прямой (n, k)-код, который через открытую схему И 39 поступает на первый вход схемы ИЛИ 40. Если же импульс формируется на выходе ФИ 45, то на выходе РУ 38 действует инверсный (n, k)-код, который в открытой уже схеме И-НЕ 47 преобразуется в прямой и поступает на второй вход схемы ИЛИ 40. В результате этого на выходе схемы ИЛИ 40 всегда будет действовать прямой (n, k)-код. В ДУ 41 в моменты действия (2·n-1) тактовых импульсов с периодом τ, поступающих со второго выхода ГТИ 37, осуществляется декодирование (n, k)-кода. При отсутствии помех на входе приемника 14 на первом выходе ДУ 41 формируются k информационных символов. При наличии помех и обнаружении в ДУ 41 ошибок в сообщении информация на его первом выходе не создается, а на втором выходе формируется служебный сигнал об обнаружении ошибки, который при наличии обратного канала в системе связи может использоваться для повышения ее помехоустойчивости.Due to the uncertainty of the phase of the output signal of the VCO 49, the bipolar sequences of the elements of the SRP and the (n, k) code at the output of the low-pass filter 20, which are fed to the first input of the RU 38, can have one form, or the other with inverted elements. For the same reason, after the optimal accumulation of SRP elements in
В отличие от устройства-прототипа в заявляемом устройстве для передачи ПСП и информации используются не амплитудная и относительно-фазовая виды манипуляции, а фазовая манипуляция, обладающая значительно более высокой помехоустойчивостью, кроме того, применяется при приеме сигнала автоматическая регулировка усиления с большой глубиной, что позволяет системе работать при больших уровнях принимаемого сигнала.Unlike the prototype device, the claimed device for transmitting SRP and information uses not amplitude and relatively phase types of manipulation, but phase manipulation, which has significantly higher noise immunity, in addition, automatic gain control with great depth is used when receiving a signal, which allows system to work at high levels of received signal.
Таким образом, предлагаемое устройство позволяет повысить помехоустойчивость приема ПСП и информационного сигнала, обнаруживать ошибки при наличии помех и обеспечивает прием сигналов с достаточно высоким уровнем.Thus, the proposed device can improve the noise immunity of receiving the SRP and the information signal, detect errors in the presence of interference and provides the reception of signals with a sufficiently high level.
Все блоки, входящие в устройство, являются известными. Синтезаторы частоты могут быть выполнены на микросхеме LMX2306 (см. www.national.com), второй смеситель вместе с управляемым усилителем -на микросхеме AD607 (см. www.analog.com), фазовращатель вместе с первым и вторым перемножителями - на микросхеме U2793 (см. www.atmel.com).All blocks included in the device are known. Frequency synthesizers can be performed on the LMX2306 chip (see www.national.com), the second mixer together with a controlled amplifier on the AD607 chip (see www.analog.com), the phase shifter along with the first and second multipliers on the U2793 chip ( see www.atmel.com).
Блок формирования сигналов на передающей стороне и блок обработки на приемной стороне могут быть реализованы в цифровом виде на определенном типе контроллера, что позволит уменьшить габариты и энергопотребление устройства.The signal generating unit on the transmitting side and the processing unit on the receiving side can be implemented in digital form on a certain type of controller, which will reduce the size and power consumption of the device.
Claims (1)
последовательно соединенные второй смеситель и управляемый усилитель, причем вход второго смесителя подключен к выходу приемника; первый фильтр нижних частот (ФНЧ), вход которого подключен к выходу первого перемножителя; последовательно соединенные второй перемножитель и второй ФНЧ, причем первые входы обоих перемножителей подключены к выходу управляемого усилителя, первый и второй выходы фазовращателя подключены ко вторым входам первого и второго перемножителей соответственно; последовательно соединенные второй ГПЧ и второй синтезатор частоты, выход которого подключен ко второму входу второго смесителя, последовательно соединенные полосовой фильтр и генератор, управляемый напряжением (ГУН), выход которого соединен с входом фазовращателя; в блоке обработки сигнала - второй вход и второй, третий и четвертый выходы, а также последовательно соединенные первый нелинейный элемент, сумматор, третий ФНЧ, логарифмический каскад, усилитель и интегрирующее звено, выход которого является вторым выходом блока обработки сигнала и подсоединен ко второму входу управляемого усилителя; кроме того, второй нелинейный элемент, выход которого подключен ко второму входу сумматора, и третий перемножитель, первый и второй входы которого подключены соответственно к входам первого и второго нелинейных элементов, являющимися соответственно первым и вторым входами блока обработки сигнала, и подключены к выходам соответственно первого и второго ФНЧ; выход третьего перемножителя является третьим выходом блока обработки сигнала и подключен к входу полосового фильтра; первый вход прерывателя подключен к выходу второго ФНЧ, а выход прерывателя соединен с входом первого накопителя; выход первого дифференцирующего каскада через первый формирователь импульсов соединен с первым входом первой схемы ИЛИ, выход которой через второй ГТИ соединен с первым входом декодирующего устройства, первый выход которого является первым выходом приемной части устройства, а второй выход - четвертым выходом, кроме того, выход накопителя через последовательно соединенные инвертор, второй пороговый блок, второй дифференцирующий каскад и второй формирователь импульсов соединен со вторым входом первой схемы ИЛИ, выход которой соединен со вторым входом прерывателя, выходы первого и второго формирователей импульсов соединены с соответствующими входами RS-триггера, выходы которого соединены с первыми входами схемы И и схемы И-НЕ соответственно, второй выход второго ГТИ соединен с первым входом решающего устройства, выход которого соединен со вторыми входами схемы И и схемы И-НЕ соответственно, причем выход схемы И соединен с первым входом второй схемы ИЛИ, второй вход которой подключен к выходу схемы И-НЕ, выход второй схемы ИЛИ соединен со вторым входом декодирующего устройства, второй вход решающего устройства подсоединен к выходу второго ФНЧ. A start-stop communication system comprising, on the transmitting side, an information source and a signal conditioning unit, as well as a first generator and a transmitter, connected in series, the signal conditioning unit including a shift register, the input of which is the first input of the signal conditioning unit, a multiplexer and a manipulator connected in series, in series connected to the first clock generator and a pseudo-random sequence generator (GPS), as well as a key whose output is connected to the second input to the manipulator, the shift register clock input is connected to the second output of the first clock pulse generator, the first input of which is the clock input of the signal conditioning unit and connected to the clock output of the information source, the key input is the signal input of the signal conditioning unit and connected to the output of the first generator, the output of the manipulator is the output of the signal conditioning unit; on the receiving side there is a receiver, a first multiplier and a signal processing unit, which includes a serially connected drive, a threshold block and a differentiating cascade, as well as a first pulse shaper, a second clock pulse generator, a chopper, and the transmitter output is connected to the input through a communication line a receiver, characterized in that a fourth output and a second input are additionally introduced on the transmitting side of the first clock generator; the manipulator is made in the form of a phase manipulator, and the first generator is in the form of an intermediate frequency generator (GPC), in addition, an encoding device, the input of which is connected to the output of the shift register, the clock input is to the second output of the first GTI, and the output is connected to the first input of the multiplexer , the output of the signal conditioning unit is connected to the first input of the first mixer, the output of which is connected to the input of the transmitter, the output of the first GPC through the first frequency synthesizer is connected to the second input of the first mixer, the GPS output is connected to torym input of the multiplexer, the third output of the first GTI connected to the control input of the multiplexer, the fourth output of the first GTI - to the control input of the key, and a second input connected to the input key, on the reception side:
a second mixer and a controlled amplifier connected in series, the input of the second mixer being connected to the output of the receiver; the first low-pass filter (LPF), the input of which is connected to the output of the first multiplier; the second multiplier and the second low-pass filter are connected in series, the first inputs of both multipliers being connected to the output of the controlled amplifier, the first and second outputs of the phase shifter connected to the second inputs of the first and second multipliers, respectively; the second GPC and the second frequency synthesizer connected in series, the output of which is connected to the second input of the second mixer, a bandpass filter and a voltage controlled oscillator (VCO) connected in series, the output of which is connected to the input of the phase shifter; in the signal processing unit, a second input and second, third and fourth outputs, as well as a series-connected first non-linear element, an adder, a third low-pass filter, a logarithmic stage, an amplifier and an integrating link, the output of which is the second output of the signal processing unit and connected to the second input of the controlled an amplifier; in addition, a second non-linear element, the output of which is connected to the second input of the adder, and a third multiplier, the first and second inputs of which are connected respectively to the inputs of the first and second non-linear elements, which are the first and second inputs of the signal processing unit, respectively, and are connected to the outputs of the first and the second low-pass filter; the output of the third multiplier is the third output of the signal processing unit and is connected to the input of the bandpass filter; the first input of the chopper is connected to the output of the second low-pass filter, and the output of the chopper is connected to the input of the first drive; the output of the first differentiating stage through the first pulse shaper is connected to the first input of the first OR circuit, the output of which through the second GTI is connected to the first input of the decoding device, the first output of which is the first output of the receiving part of the device, and the second output is the fourth output, in addition, the drive output through a series-connected inverter, a second threshold block, a second differentiating cascade and a second pulse shaper connected to the second input of the first OR circuit, the output of which is connected to about the second input of the chopper, the outputs of the first and second pulse shapers are connected to the corresponding inputs of the RS-flip-flop, the outputs of which are connected to the first inputs of the AND circuit and the AND-NOT circuit, respectively, the second output of the second GTI is connected to the first input of the deciding device, the output of which is connected to the second the inputs of the AND circuit and the AND-NOT circuit, respectively, with the output of the AND circuit connected to the first input of the second OR circuit, the second input of which is connected to the output of the AND circuit, the output of the second OR circuit is connected to the second input of the decoding device In fact, the second input of the decider is connected to the output of the second low-pass filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009112126/09A RU2396722C1 (en) | 2009-04-01 | 2009-04-01 | Start-stop communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009112126/09A RU2396722C1 (en) | 2009-04-01 | 2009-04-01 | Start-stop communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2396722C1 true RU2396722C1 (en) | 2010-08-10 |
Family
ID=42699231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2009112126/09A RU2396722C1 (en) | 2009-04-01 | 2009-04-01 | Start-stop communication system |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2396722C1 (en) |
-
2009
- 2009-04-01 RU RU2009112126/09A patent/RU2396722C1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4964138A (en) | Differential correlator for spread spectrum communication system | |
US5923701A (en) | Spread spectrum pulse position modulation system | |
US6041074A (en) | Spread spectrum pulse position modulation system | |
RU2396722C1 (en) | Start-stop communication system | |
RU2248097C2 (en) | Method for transmitting information | |
RU2277760C2 (en) | Method for transferring information in communication systems with noise-like signals and a software product | |
JP2015530005A (en) | Method for wireless transmission using ultra-wideband transmission | |
RU2460224C1 (en) | Differential phase-shift keyed signal demodulator | |
RU2270527C1 (en) | Start-stop communication system | |
RU2396721C1 (en) | Start-stop communication system | |
RU2316893C1 (en) | Radio communication line with multi-parameter modulation | |
RU2037965C1 (en) | Device for digital information transmission | |
JP2726331B2 (en) | Spread spectrum pulse position modulation communication system | |
RU2204208C2 (en) | Multiparametric-modulation radio communication line | |
JPH07235835A (en) | Digital if- all baseband signal converter | |
RU2177209C2 (en) | Start-stop communication system | |
RU2357372C1 (en) | Start-stop communication system with signal frequency keying | |
RU19618U1 (en) | CODED INFORMATION TRANSMISSION SYSTEM | |
JP2740612B2 (en) | Spread spectrum communication method and apparatus | |
RU2233040C2 (en) | Start-stop message receiving device | |
RU2156541C1 (en) | Radio transmission line using phase-keyed noise- like signals | |
RU2284668C1 (en) | Start-stop communication system | |
RU2168867C1 (en) | Start-stop communication system | |
RU2252489C2 (en) | Start-stop communication system | |
RU2549360C1 (en) | Signal demodulator with relative phase modulation |