RU2390922C1

RU2390922C1 - Controlled amplifier and analogue multiplier of signals on its basis

Info

Publication number: RU2390922C1
Application number: RU2009119506/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Петр Сергеевич Будяков (RU); Петр Сергеевич Будяков; Даниил Николаевич Конев (RU); Даниил Николаевич Конев
Priority date: 2009-05-22
Filing date: 2009-05-22
Publication date: 2010-05-27

Abstract

FIELD: radio engineering.

SUBSTANCE: invention may be used in devices of automatic control of amplification, phase detectors and modulators, and also in systems of phase automatic tuning and multiplication of frequency or as amplifier, coefficient of transmission by voltage of which depends on the level of control signal. Analogue multiplier is the basic unit of modern systems for receiving and processing of signals of HF and SHF ranges, analogue computer and measurement equipment. Controlled amplifier comprises the first (1) input and the first (2) output transistors, bases of which are combined, the first current-stabilising dipole (3) connected to collector of the first (1) input transistor and connected to bases of the first (1) input and first (2) output transistors, load circuit (4) connected to collector of the first (2) output transistor, the first source of signal (5) connected to emitter of the first (1) input transistor, the first (6) source of amplification control signal. Circuit comprises the second (7) input transistor, emitter of which is connected to the first (6) source of amplification control signal, collector is connected to the first current-stabilising dipole (3), and base is connected to base of the first (1) input transistor.

EFFECT: reduced permissible voltage of power supply.

6 cl, 16 dwg

Description

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в устройствах автоматической регулировки усиления, фазовых детекторах и модуляторах, а также в системах фазовой автоподстройки и умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого зависит от уровня сигнала управления. Аналоговый перемножитель является базовым узлом современных систем приема и обработки сигналов ВЧ и СВЧ-диапазонов, аналоговой вычислительной и измерительной техники.The present invention relates to the field of radio engineering and communication and can be used in automatic gain control devices, phase detectors and modulators, as well as in phase locked loop and frequency multiplication systems or as an amplifier, the voltage transfer coefficient of which depends on the level of the control signal. The analog multiplier is the basic unit of modern systems for receiving and processing signals of the HF and microwave ranges, analog computing and measuring equipment.

В настоящее время в аналоговой микросхемотехнике в составе перемножителей двух напряжений, систем электронной регулировки усиления широкое применение находит так называемая перемножающаяся ячейка Джильберта. Такая структура стала основой построения практически всех известных в настоящее время прецизионных аналоговых перемножителей сигналов на основе дифференциальных каскадов [1-36]. В этой связи задача улучшения параметров этого функционального узла относится к числу достаточно актуальных задач современной микроэлектроники.Currently, in the analog microcircuit technology as part of the multipliers of two voltages, electronic gain control systems, the so-called Gilbert multiplier cell is widely used. Such a structure has become the basis for the construction of almost all currently known precision analog signal multipliers based on differential stages [1-36]. In this regard, the task of improving the parameters of this functional unit is one of the rather urgent tasks of modern microelectronics.

Последние несколько лет источники питания с напряжением 5В вытесняются более низковольтными. Требования к уменьшению рассеиваемой мощности и уменьшению числа батарей в таких приложениях, как беспроводные устройства связи и персональные компьютеры, привели к снижению напряжения питания до уровня 1,5 В. Эта тенденция реализована в современных SiGe транзисторах, которые сконструированы так, чтобы обеспечить максимальную частоту среза (f₁) в компромиссе с напряжением пробоя (U_np). Для кремниевых транзисторов существует следующее фундаментальное ограничение: f_x×U_пр≈const, т.е. малые размеры транзисторов, обеспечивающие высокие значения f₁ (до 200 ГГц), привели к снижению напряжения питания микросхем до 1,0÷1,5В.Over the past few years, 5V power supplies have been superseded by lower voltage ones. Requirements to reduce power dissipation and reduce the number of batteries in applications such as wireless communication devices and personal computers have reduced the supply voltage to 1.5 V. This trend is implemented in modern SiGe transistors, which are designed to provide the maximum cutoff frequency (f ₁ ) in compromise with the breakdown voltage (U _np ). For silicon transistors, there is the following fundamental limitation: f _x × U _pr ≈const, i.e. the small size of the transistors, providing high values of f ₁ (up to 200 GHz), has led to a decrease in the supply voltage of microcircuits to 1.0 ÷ 1.5V.

Уменьшение напряжения питания (Е_n) в биполярных схемах приводит к появлению новых проблем и некоторые из них становятся трудноразрешимыми при напряжении питания менее 2 В. Принципиальная сложность уменьшения напряжения Е_п состоит в том, что биполярный транзистор имеет фиксированное напряжение база-эмиттер U_бэ, которое не уменьшается линейно с уменьшением технологических норм, так какReducing the supply voltage (E _n ) in bipolar circuits leads to new problems and some of them become intractable when the supply voltage is less than 2 V. The fundamental difficulty in reducing the voltage E _p is that the bipolar transistor has a fixed base-emitter voltage U _be , which does not decrease linearly with a decrease in technological standards, since

,

где φ_T=kT/q, I_К - ток коллектора и I_s - обратный ток эмиттерного р-n перехода. При этом параметры транзистора и уровни тока оказывают слабое влияние на напряжение U_бэ. На практике плотность тока в биполярном транзисторе (I_K/I_S), изменяя свое значение, также слабо влияет на напряжение U_бэ. Если в используемой технологии U_бэ =0,7÷0,8 В, то использование 1,5 В источника питания приводит к тому, что между «землей» и шиной Е_п не может быть включено больше, чем один р-n переход.where φ _T = kT / q, I _K is the collector current and I _s is the reverse current of the emitter pn junction. In this case, the parameters of the transistor and current levels have a weak effect on the voltage U _be . In practice, the current density in a bipolar transistor (I _K / I _S ), changing its value, also weakly affects the voltage U _be . If U _be = 0.7 ÷ 0.8 V in the technology used, then using a 1.5 V power supply leads to the fact that more than one pn junction cannot be switched on between the ground and the bus E _p .

Учитывая вышесказанное, а также численные значения напряжения U_бэ≈700÷800 мВ, можно сделать вывод о том, что при напряжении питания 1,5 В запрещается использовать многоярусные дифференциальные пары или каскодные конфигурации (архитектуры).Given the above, as well as the numerical values of the voltage U _be ≈700 ÷ 800 mV, we can conclude that at a supply voltage of 1.5 V it is forbidden to use multi-tier differential pairs or cascode configurations (architectures).

Таким образом, отсутствие возможности масштабирования напряжения на переходе база-эмиттер обостряет проблему дальнейшего масштабирования напряжения питания интегральных схем на биполярных транзисторах.Thus, the inability to scale the voltage at the base-emitter junction exacerbates the problem of further scaling the supply voltage of integrated circuits on bipolar transistors.

Ближайшим прототипом заявляемого устройства является управляемый усилитель (УУ) (фиг.1), рассмотренный в патенте фирмы Philips GB №1.485.092 fig.1, содержащий первый 1 входной и первый 2 выходной транзисторы, базы которых объединены, первый токостабилизирующий двухполюсник 3, соединенный с коллектором первого 1 входного транзистора и связанный с базами первого 1 входного и первого 2 выходного транзисторов, цепь нагрузки 4, подключенную к коллектору первого 2 выходного транзистора, первый источник сигнала 5, связанный с эмиттером первого 1 входного транзистора, первый 6 источник сигнала управления усилением.The closest prototype of the claimed device is a controlled amplifier (SU) (Fig. 1), considered in Philips GB patent No. 1,485.092 fig.1, containing the first 1 input and first 2 output transistors, the bases of which are combined, the first current-stabilizing two-terminal 3 connected with a collector of the first 1 input transistor and connected to the bases of the first 1 input and first 2 output transistors, a load circuit 4 connected to the collector of the first 2 output transistor, the first signal source 5, connected to the emitter of the first 1 input transistor Storey, source 6 first gain control signal.

Существенный недостаток известного УУ и устройств на его основе состоит в том, что он не может работать при низких напряжениях питания, например Е_п=1,0В, которые необходимо использовать для микросистем на базе перспективных SiGe технологий. Действительно, особенности архитектуры УУ-прототипа создают проблемы с потенциальным управлением усилением, так как требуют предварительного преобразования сигнала управления u_у в ток токостабилизирующего двухполюсника 3, что отрицательно сказывается на минимально возможных величинах Е_п.A significant drawback of the known UU and devices based on it is that it cannot work at low supply voltages, for example, E _p = 1.0 V, which must be used for microsystems based on promising SiGe technologies. Indeed, the architecture features of the UE prototype create problems with potential gain control, since they require the preliminary conversion of the control signal u _y into the current of the current-stabilizing two-terminal 3, which negatively affects the minimum possible values of E _p .

Основная цель предлагаемого изобретения состоит в уменьшении допустимого напряжения питания УУ до уровня меньше чем 1,5В.The main objective of the invention is to reduce the permissible supply voltage of the UU to a level of less than 1.5V.

Предлагаемое техническое решение является альтернативой широко распространенной перемножающей ячейки Джильберта [1-36].The proposed technical solution is an alternative to the widespread Gilbert multiplying cell [1-36].

Поставленная цель достигается тем, что в УУ фиг. 1, содержащем первый 1 входной и первый 2 выходной транзисторы, базы которых объединены, первый токостабилизирующий двухполюсник 3, соединенный с коллектором первого 1 входного транзистора и связанный с базами первого 1 входного и первого 2 выходного транзисторов, цепь нагрузки 4, подключенную к коллектору первого 2 выходного транзистора, первый источник сигнала 5, связанный с эмиттером первого 1 входного транзистора, первый 6 источник сигнала управления усилением, предусмотрены новые элементы и связи - в схему введен второй 7 входной транзистор, эмиттер которого связан с первым 6 источником сигнала управления усилением, коллектор подключен к первому токостабилизирующему двухполюснику 3, а база соединена с базой первого 1 входного транзистора.The goal is achieved in that in the FIG. 1, containing the first 1 input and first 2 output transistors, the bases of which are combined, the first current-stabilizing two-terminal 3 connected to the collector of the first 1 input transistor and connected to the bases of the first 1 input and first 2 output transistors, load circuit 4 connected to the collector of the first 2 output transistor, the first source of signal 5, connected to the emitter of the first 1 input transistor, the first 6 source of the gain control signal, new elements and connections are provided - the second 7 input transistor is introduced into the circuit p, whose emitter is connected to a first source 6, a gain control signal, a collector connected to a first bipole tokostabiliziruyuschemu 3, and the base connected to the base 1 of the first input transistor.

На фиг.1 показана схема УУ-прототипа, а на фиг.2 - схема заявляемого УУ в соответствии с п.1 и п.2 формулы изобретения.In Fig.1 shows a diagram of the SU-prototype, and Fig.2 is a diagram of the claimed UU in accordance with claim 1 and claim 2 of the claims.

Схема фиг.3 соответствует п.3 формулы изобретения.The scheme of figure 3 corresponds to claim 3 of the claims.

На фиг.4 показан УУ, соответствующий п.4 формулы изобретения, в котором обеспечивается высокое подавление сигнала управления.Figure 4 shows the UE corresponding to paragraph 4 of the claims, which provides high suppression of the control signal.

На фиг.5 представлена схема аналогового перемножителя сигналов на основе двух УУ фиг. 2 с объединенными выходами.5 is a diagram of an analog signal multiplier based on two control units of FIG. 2 with combined outputs.

На фиг.6 приведена схема УУ, в котором введены (в соответствии с п.6 формулы изобретения) дополнительные буферные усилители 21 и 23.Figure 6 shows the scheme of the SU, which introduced (in accordance with paragraph 6 of the claims) additional buffer amplifiers 21 and 23.

На фиг.7 приведена схема УУ фиг. 2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар».7 is a diagram of the control unit of FIG. 2 in the environment of computer simulation PSpice on models of integrated transistors of FSUE NPP Pulsar.

На фиг.8 показана зависимость коэффициента усиления по напряжению УУ фиг.7 в диапазоне частот при разных значениях напряжения управления УУ.On Fig shows the dependence of the gain on the voltage of the CU of Fig.7 in the frequency range for different values of the control voltage of the CU.

На фиг.9 приведен график зависимости коэффициента усиления УУ фиг.7 от управляющего напряжения U_y в диапазоне средних частот.In Fig.9 shows a graph of the dependence of the gain of the UU of Fig.7 from the control voltage U _y in the medium frequency range.

На фиг.10 приведена схема аналогового перемножителя на базе УУ фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП "Пульсар», а на фиг.11 - его модуляционная характеристика при перемножении u_x с частотой 100 МГц и u_y с частотой 100 кГц.Figure 10 shows a diagram of an analog multiplier based on the control unit of Figure 3 in the computer simulation environment PSpice on models of integrated transistors of the Federal State Unitary Enterprise NPP Pulsar, and figure 11 shows its modulation characteristic when multiplying u _x with a frequency of 100 MHz and u _y s frequency of 100 kHz.

График фиг.12 иллюстрирует спектр выходных сигналов АП фиг.10 при частоте сигнала управления 100 кГц.The graph of FIG. 12 illustrates the spectrum of the output signals of the AP of FIG. 10 at a control signal frequency of 100 kHz.

Пример построения аналогового перемножителя на базе УУ фиг.2 приведен на фиг.13, а на фиг.14 показано выходное напряжение АП фиг.13 при перемножении двух сигналов u_x с частотой 100 МГц и u_y с частотой 100 кГц.An example of constructing an analog multiplier based on the control unit of FIG. 2 is shown in FIG. 13, and FIG. 14 shows the output voltage of the AP of FIG. 13 when two signals u _x with a frequency of 100 MHz and u _y with a frequency of 100 kHz are multiplied.

График фиг.15 иллюстрирует спектр выходных сигналов АП фиг.14 при частоте сигнала управления 100 кГц.The graph of FIG. 15 illustrates the spectrum of the output signals of the AP of FIG. 14 at a control signal frequency of 100 kHz.

Заявляемый управляемый усилитель фиг.2 содержит первый 1 входной и первый 2 выходной транзисторы, базы которых объединены, первый токостабилизирующий двухполюсник 3, соединенный с коллектором первого 1 входного транзистора и связанный с базами первого 1 входного и первого 2 выходного транзисторов, цепь нагрузки 4, подключенную к коллектору первого 2 выходного транзистора, первый источник сигнала 5, связанный с эмиттером первого 1 входного транзистора, первый 6 источник сигнала управления усилением. В схему введен второй 7 входной транзистор, эмиттер которого связан с первым 6 источником сигнала управления усилением, коллектор подключен к первому токостабилизирующему двухполюснику 3, а база соединена с базой первого 1 входного транзистора.The inventive controlled amplifier of Fig. 2 contains a first 1 input and a first 2 output transistors, the bases of which are combined, a first current-stabilizing two-terminal 3 connected to the collector of the first 1 input transistor and connected to the bases of the first 1 input and first 2 output transistors, a load circuit 4 connected to the collector of the first 2 output transistor, the first signal source 5, connected to the emitter of the first 1 input transistor, the first 6 source of the gain control signal. A second 7 input transistor is introduced into the circuit, the emitter of which is connected to the first 6 source of the gain control signal, the collector is connected to the first current-stabilizing two-terminal 3, and the base is connected to the base of the first 1 input transistor.

На фиг.2 в соответствии с п.2 формулы изобретения коллектор первого 1 входного транзистора связан с первым 8 блокирующим конденсатором.In Fig.2 in accordance with claim 2 of the claims, the collector of the first 1 input transistor is connected to the first 8 blocking capacitor.

На фиг.3 в соответствии с п.3 формулы изобретения первый токостабилизирующий двухполюсник 3 связан с базами первого 1 входного и первого 2 выходного транзисторов через эмиттерно-базовый переход первого 9 дополнительного транзистора.In figure 3, in accordance with claim 3 of the claims, the first current-stabilizing two-terminal 3 is connected to the bases of the first 1 input and first 2 output transistors through the emitter-base junction of the first 9 additional transistor.

На фиг.4 в соответствии с п.4 формулы изобретения в схему введены третий 10 и четвертый 11 входные транзисторы, базы которых объединены, а коллекторы соединены со вторым токостабилизирующим двухполюсником 12, второй 13 выходной транзистор, база которого соединена с базами третьего 10 и четвертого 11 входных транзисторов, коллектор подключен к цепи нагрузки 4, эмиттер третьего 10 входного транзистора, а также эмиттер второго 13 выходного транзистора соединены с первым источником сигнала управления усилением 6, эмиттер четвертого 11 входного транзистора связан с общей шиной первого источника сигнала 5 и первым 6 источником сигнала управления усилением, причем второй 12 токостабилизирующий двухполюсник связан с базой третьего 10 входного транзистора и вторым 14 блокирующим конденсатором.In Fig. 4, in accordance with paragraph 4 of the claims, the third 10 and fourth 11 input transistors are introduced into the circuit, the bases of which are combined, and the collectors are connected to the second current-stabilizing two-terminal 12, the second 13 output transistor, the base of which is connected to the bases of the third 10 and fourth 11 input transistors, the collector is connected to load circuit 4, the emitter of the third 10 input transistor, and the emitter of the second 13 output transistor are connected to the first source of the gain control signal 6, the emitter of the fourth 11 input transis ora is connected to the common bus 5 of the first signal source 6 and the first source of the gain control signal, said second bipole tokostabiliziruyuschy 12 connected with the base 10 of the third input transistor 14 and the second blocking capacitor.

На фиг.5 в соответствии с п.5 формулы изобретения в схему введены второй 15 источник сигнала, противофазный первому 5 источнику сигнала, второй 16 источник сигнала управления усилением, противофазный первому 6 источнику сигнала управления усилением, пятый 17 и шестой 18 входные транзисторы, базы которых объединены, коллекторы подключены к третьему 19 токостабилизирующему двухполюснику, третий 20 выходной транзистор, коллектор которого соединен с цепью нагрузки 4, а эмиттер подключен ко второму 15 источнику сигнала и эмиттеру пятого 17 входного транзистора, причем второй 16 источник сигнала управления усилением связан с эмиттером шестого 18 выходного транзистора, а коллектор пятого 17 входного транзистора связан с базой шестого 18 входного транзистора.In Fig. 5, in accordance with claim 5 of the claims, a second 15 signal source is introduced into the circuit, out of phase with the first 5 signal source, second 16 with a gain control signal source, out of phase with the first 6 source of gain control signal, fifth 17 and sixth 18 input transistors, bases which are combined, the collectors are connected to the third 19 current-stabilizing bipolar, the third 20 output transistor, the collector of which is connected to the load circuit 4, and the emitter is connected to the second 15 signal source and emitter of the fifth 17 input nzistor, and the second 16 source of the gain control signal is connected to the emitter of the sixth 18 output transistor, and the collector of the fifth 17 input transistor is connected to the base of the sixth 18 input transistor.

На фиг.6 в соответствии с п.6 формулы изобретения в качестве первого источника сигнала 5 используется выход первого 21 эмиттерного повторителя, вход которого соединен с первым 22 источником преобразуемого напряжения, а в качестве первого 6 источника сигнала управления усилением используется выход второго 23 эмиттерного повторителя, вход которого соединен с первым источником напряжения 24, управляющего усилением.In Fig. 6, in accordance with claim 6, the output of the first 21 emitter follower, the input of which is connected to the first 22 source of the converted voltage, is used as the first signal source 5, and the output of the second 23 emitter follower is used as the first 6 source of the gain control signal the input of which is connected to the first voltage source 24, which controls the gain.

Рассмотрим вначале работу схемы фиг. 2.Let us first consider the operation of the circuit of FIG. 2.

В статическом режиме (u_x=0, u_y=0) ток I₃=2I₀ двухполюсника 3 делится пополам между транзисторами 1 и 7:In static mode (u _x = 0, u _y = 0), the current I ₃ = 2I _{0 of the} two-terminal 3 is divided in half between transistors 1 and 7:

.

Так как транзисторы 1 и 2 образуют токовое зеркало, то статический ток коллектора транзистора 2 равенSince transistors 1 and 2 form a current mirror, the static collector current of transistor 2 is

I_к2=I_э2=I₀.I _k2 = I _e2 = I ₀ .

Следовательно, коэффициент усиления по напряжению каскада с общей базой на транзисторе 2 равенTherefore, the voltage gain of the cascade with a common base on transistor 2 is

,

где R_н.4.экв - эквивалентное сопротивление нагрузки 4;where R _n.4.eq - equivalent load resistance 4;

;

φ_т≈25 мВ - температурный потенциал.φ _t ≈25 mV - temperature potential.

Если на вход Вх.у подается напряжение управления U_y≠0, то это создает в элементах схемы ток

:If the control voltage U _y ≠ 0 is applied to the input Вх.у, this creates a current in the circuit elements

:

,

где r_э7, r_э1 - сопротивления эмиттерных переходов транзисторов 1 и 7.where r _e7 , r _e1 - resistance of the emitter junctions of transistors 1 and 7.

Как следствие, эмиттерный ток транзистора 2 и сопротивление его эмиттерного перехода изменяютсяAs a result, the emitter current of transistor 2 and the resistance of its emitter junction change

.

В свою очередь это вызывает изменение коэффициента усиления, который растет:In turn, this causes a change in the gain, which grows:

.

Таким образом, устройство фиг. 2 обладает свойствами управляемого усилителя, что подтверждается результатами моделирования фиг. 8, фиг. 9.Thus, the device of FIG. 2 has the properties of a controlled amplifier, which is confirmed by the simulation results of FIG. 8, FIG. 9.

Емкость 8 обеспечивает шунтирование переменных составляющих сигнала u_х.Capacity 8 provides shunting of the variable components of the signal u _x .

Для расширения диапазона линейной работы по каналу U_y между p-n переходами транзисторов 1 и 7 целесообразно включать дополнительный резистор.To expand the range of linear operation on the channel U _y between pn junctions of transistors 1 and 7, it is advisable to include an additional resistor.

Минимальное напряжение питания

в схеме фиг.2 определяется падением напряжения на двухполюснике 3:Minimum supply voltage

in the circuit of figure 2 is determined by the voltage drop on the two-terminal 3:

.

Практически в схеме фиг.2:Practically in the diagram of figure 2:

.

Управляемый усилитель фиг.4 имеет глубокое подавление сигнала управления u_у на выходе, что обеспечивается его архитектурой.The controlled amplifier of Fig. 4 has a deep suppression of the control signal u _at the output, which is ensured by its architecture.

На базе заявляемого УУ реализуется аналоговый перемножитель сигналов фиг.5.On the basis of the claimed UU, an analog signal multiplier of FIG. 5 is implemented.

Особенность схемы фиг.6 - более высокое входное сопротивление по входам Вх.х* и Вх.у*, что обеспечивается буферными усилителями 21 и 23, которые осуществляют «привязку» к общей шине источников питания сигналов u_у и

.The peculiarity of the circuit of Fig.6 is a higher input impedance at the inputs Vkh.kh * and Vkh.u *, which is provided by the

buffer amplifiers

21 and 23, which carry out the "binding" to the common bus power sources of the signals u _y and

.

Таким образом, заявляемый АП может иметь приемлемый для большинства применений диапазон изменения напряжения питания при E_п.min=1÷1,5 В.Thus, the claimed AP can have a range of variation of the supply voltage acceptable for most applications at E _p.min = 1 ÷ 1.5 V.

Таким образом, предлагаемые схемы управляемого усилителя и аналогового перемножителя на его основе имеют более низкие значения напряжений питания, что позволяет использовать их для построения более высокочастотных SiGe транзисторов и расширить при этом диапазон рабочих частот.Thus, the proposed schemes of a controlled amplifier and an analog multiplier based on it have lower supply voltages, which allows them to be used to build higher-frequency SiGe transistors and to expand the operating frequency range.

ЛитератураLiterature

1. Патент GB 2318470, H03F 3/45.1. Patent GB 2318470, H03F 3/45.

2. Патент EP 1369992.2. Patent EP 1369992.

3. Патент США №5874857.3. US Patent No. 5874857.

4. Патент США №6456142, фиг.8.4. US patent No. 6456142, Fig.8.

5. Патент США №3931583, фиг.9.5. US patent No. 3931583, Fig.9.

6. Патентная заявка США №2007/0139114, фиг.1.6. US patent application No. 2007/0139114, Fig.1.

7. Патентная заявка США №2005/0073362, фиг.1.7. US Patent Application No. 2005/0073362, FIG. 1.

8. Патент США №5057787.8. US Patent No. 5057787.

9. Патентная заявка WO 2004/041298.9. Patent application WO 2004/041298.

10. Патент США №5389840, фиг.1А.10. US patent No. 5389840, figa.

11. Патент США №5883539, фиг.1.11. US patent No. 5883539, figure 1.

12. Патентная заявка США №2005/0052239.12. US Patent Application No. 2005/0052239.

13. Патент США №5151625, фиг.1.13. US patent No. 5151625, figure 1.

14. Патент США №4458211, фиг.5.14. US patent No. 4458211, figure 5.

15. Патентная заявка США №2005/0030096, фиг.6.15. US patent application No. 2005/0030096, Fig.6.

16. Патентная заявка США №2007/0090876.16. US patent application No. 2007/0090876.

17. Патент США №6727755.17. US patent No. 6727755.

18. Патент США №5552734, фиг.13, фиг.16.18. US patent No. 5552734, Fig.13, Fig.16.

19. Патентная заявка США №2006/0232334.19. US patent application No. 2006/0232334.

20. Патент США №5767727.20. US patent No. 5767727.

21. Патент США №6229395, фиг.2.21. US patent No. 6229395, figure 2.

22. Патент США №5115409.22. US patent No. 5115409.

23. Патентная заявка США №2005/0231283, фиг.1.23. US patent application No. 2005/0231283, figure 1.

24. Патентная заявка США №2006/0066362, фиг.15.24. US patent application No. 2006/0066362, Fig.15.

25. Патент США №5151624, фиг.1, фиг.2.25. US patent No. 5151624, figure 1, figure 2.

26. Патент США №5329189, фиг.2.26. US patent No. 5329189, figure 2.

27. Патент США №4704738.27. US patent No. 4704738.

28. Патент США №4480337.28. US patent No. 4480337.

29. Патент США №5825231.29. US patent No. 5825231.

30. Патент США №6211718, фиг.1, фиг.2.30. US patent No. 6211718, figure 1, figure 2.

31. Патент США №5151624.31. US patent No. 5151624.

32. Патент США №5329189.32. US patent No. 5329189.

33. Патент США №5331289.33. US patent No. 5331289.

34. Патент GB №2323728.34. GB patent No. 2323728.

35. Патентная заявка США №2008/0122540, фиг.1.35. US patent application No. 2008/0122540, figure 1.

36. Патент США №4965528.36. US patent No. 4965528.

Claims

1. A controlled amplifier and an analog signal multiplier based on it, containing the first (1) input and first (2) output transistors, the bases of which are combined, the first current-stabilizing two-terminal device (3) connected to the collector of the first (1) input transistor and connected to the bases the first (1) input and first (2) output transistors, the load circuit (4) connected to the collector of the first (2) output transistor, the first signal source (5) connected to the emitter of the first (1) input transistor, the first (6) Wuxi control signal source characterized in that the second (7) input transistor is introduced into the circuit, the emitter of which is connected to the first (6) source of the gain control signal, the collector is connected to the first current-stabilizing two-terminal (3), and the base is connected to the base of the first (1) input transistor .

2. A controlled amplifier and an analog signal multiplier based on it according to claim 1, characterized in that the collector of the first (1) input transistor is connected to the first (8) blocking capacitor.

3. A controlled amplifier and an analog signal multiplier based on it according to claim 1, characterized in that the first current-stabilizing two-terminal network (3) is connected to the bases of the first (1) input and first (2) output transistors through the emitter-base junction of the first (9) additional transistor.

4. A controlled amplifier and an analog signal multiplier based on it according to claim 1 or 2, characterized in that the third (10) and fourth (11) input transistors are introduced into the circuit, the bases of which are combined, and the collectors are connected to the second current-stabilizing two-terminal device (12 ), the second (13) output transistor, the base of which is connected to the bases of the third 10 and fourth (11) input transistors, the collector is connected to the load circuit (4), the emitter of the third (10) input transistor, and the emitter of the second (13) output transistor connected to the first source with the gain control (6), the emitter of the fourth (11) input transistor is connected to the common bus of the first signal source (5) and the first (6) source of the gain control signal, and the second (12) current-stabilizing two-terminal is connected to the base of the third (10) input transistor and a second (14) blocking capacitor.

5. A controlled amplifier and an analog signal multiplier based on it according to claim 1, characterized in that the second (15) signal source is out of phase with the first (5) signal source, the second (16) is a gain control signal that is out of phase with the first ( 6) the source of the gain control signal, the fifth (17) and sixth (18) input transistors, the bases of which are combined, the collectors are connected to the third (19) current-stabilizing two-terminal device, the third (20) output transistor, the collector of which is connected to the load circuit (4), and the emitter is connected the second (15) source of the signal and the emitter of the fifth (17) input transistor, the second (16) source of the gain control signal connected to the emitter of the sixth (18) output transistor, and the collector of the fifth (17) input transistor connected to the base of the sixth (18) ) input transistor.

6. A controlled amplifier and an analog signal multiplier based on it according to claim 1 or 2, characterized in that the output of the first (21) emitter follower, the input of which is connected to the first (22) source of the converted voltage, is used as the first signal source (5) and, as the first (6) source of the gain control signal, the output of the second (23) emitter follower is used, the input of which is connected to the first voltage source (24) that controls the gain.