RU2338249C1 - Rank sorter - Google Patents

Rank sorter Download PDF

Info

Publication number
RU2338249C1
RU2338249C1 RU2007116186/09A RU2007116186A RU2338249C1 RU 2338249 C1 RU2338249 C1 RU 2338249C1 RU 2007116186/09 A RU2007116186/09 A RU 2007116186/09A RU 2007116186 A RU2007116186 A RU 2007116186A RU 2338249 C1 RU2338249 C1 RU 2338249C1
Authority
RU
Russia
Prior art keywords
input
output
relator
rank
inputs
Prior art date
Application number
RU2007116186/09A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2007116186/09A priority Critical patent/RU2338249C1/en
Application granted granted Critical
Publication of RU2338249C1 publication Critical patent/RU2338249C1/en

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

FIELD: computer engineering.
SUBSTANCE: providing simultaneous conversion of unsorted serial set of n+1 analog signals x1, ...,xn+1 into their parallel set sorted by their rank markers and conversion of unsorted parallel set of n+1 analog signals z1,...,zn+1 (z1<xj; i,j∈{1,...,n+1}) into their serial set sorted by their rank markers. The device consists of n+1 relators each one containing closing and opening keys, two devices for selection/storing, MIN-element, MAX-element, Boolean invertor.
EFFECT: device functionality enhancement.
2 dwg, 1 tbl

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2240598, кл. G06G 7/25, 2004 г.), которые преобразуют несортированный параллельный набор n+1 аналоговых сигналов в сортированный по их ранговым признакам последовательный набор этих сигналов.Known rank sorters (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2240598, CL G06G 7/25, 2004), which convert an unsorted parallel set of n + 1 analog signals into a sequential set sorted by their rank features these signals.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняются совместные преобразование несортированного параллельного набора n+1 аналоговых сигналов в их сортированный по их ранговым признакам последовательный набор и преобразование несортированного последовательного набора других n+1 аналоговых сигналов в их сортированный по их ранговым признакам параллельный набор.The reason that impedes the achievement of the technical result indicated below when using well-known rank sorters includes limited functionality, due to the fact that joint conversion of an unsorted parallel set of n + 1 analog signals into their sequential set sorted by their rank characteristics and conversion of unsorted sequential set are not performed other n + 1 analog signals in their parallel set sorted by their rank features.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2284573, кл. G06G 7/25, 2006 г.), который содержит n реляторов и преобразует несортированный последовательный набор n+1 аналоговых сигналов x1,..., хn+1 в сортированный по их ранговым признакам параллельный набор этих сигналов.The closest device of the same purpose to the claimed invention in terms of features is the rank sorter adopted for the prototype (Fig. 1 in the description of the invention to RF patent 2284573, class G06G 7/25, 2006), which contains n relators and converts unsorted sequential set of n + 1 analog signals x 1 , ..., x n + 1 into a parallel set of these signals sorted by their rank characteristics.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняются совместные преобразование несортированного последовательного набора n+1 аналоговых сигналов х1,..., хn+1 в их сортированный по их ранговым признакам параллельный набор и преобразование несортированного параллельного набора n+1 аналоговых сигналов z1,..., zn+1 (zi<xj; i,j∈{1,..., n+1}) в их сортированный по их ранговым признакам последовательный набор.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that joint conversion of an unsorted serial set of n + 1 analog signals x 1 , ..., x n + 1 to their sorted by their to rank signs, a parallel set and conversion of an unsorted parallel set of n + 1 analog signals z 1 , ..., z n + 1 (z i <x j ; i, j∈ {1, ..., n + 1}) into their sequential set sorted by their rank characteristics.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения совместных преобразования несортированного последовательного набора n+1 аналоговых сигналов x1,..., xn+1 в их сортированный по их ранговым признакам параллельный набор и преобразования несортированного параллельного набора n+1 аналоговых сигналов z1,..., zn+1(zi<xj; i,j∈{1,..., n+1}) в их сортированный по их ранговым признакам последовательный набор.The technical result of the invention is to expand the functional capabilities by providing a joint transform unsorted sequential set of n + 1 analog signals x 1, ..., x n + 1 in their sorted by their ranking signs parallel set and converting unsorted parallel set n + 1 analog signals z 1 , ..., z n + 1 (z i <x j ; i, j∈ {1, ..., n + 1}) into their sequential set sorted by their rank characteristics.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход элемента МАХ соединены соответственно с вторым, первым входами элемента MIN и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента MIN, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход g-го

Figure 00000002
релятора подключен к g-му параллельному выходу рангового сортировщика, последовательный вход и первый, второй настроечные входы которого соединены соответственно с информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов, особенность заключается в том, что в него дополнительно введен аналогичный упомянутым (n+1)-й релятор, подключенный информационным входом и первым, вторым управляющими входами соответственно к первому выходу n-го релятора и первому, второму настроечным входам рангового сортировщика, i-й
Figure 00000003
параллельный вход и последовательный, (n+1)-й параллельный выходы которого соединены соответственно с опорным входом i-го и первым, вторым выходами (n+1)-го реляторов.The specified technical result during the implementation of the invention is achieved by the fact that in a rank sorter containing n relators, each of which contains a closing and opening keys combined by outputs, two sampling / storage devices, a MIN element, a MAX element and a Boolean inverter connected to the output and input, respectively the recording input of the first sample / storage device and the recording input of the second sample / storage device, the second control input of the relator, the first control input of which is formed by the control input of a closing, disconnecting key, in each relay the first, second inputs and the output of the MAX element are connected respectively to the second, first inputs of the MIN element and the information input of the second fetch / store device, connected by the output to the information input of the first fetch / store device, the output of which is connected to the input a disconnecting key connected by the output to the second input of the MIN element, the first input and output of which are connected respectively to the information input and the first output of the relator, the reference input and the second output to which are formed respectively by the input of the closing key and the output of the second sampling / storage device, the first output of each previous relator is connected to the information input of the subsequent relay, and the second output of the gth
Figure 00000002
the relator is connected to the gth parallel output of the rank sorter, the serial input and the first, second tuning inputs of which are connected respectively to the information input of the first relator and the combined first, combined second control inputs of all relators, the peculiarity is that it is additionally equipped with a similar (n + 1) -th relator connected by an information input and the first, second control inputs respectively to the first output of the n-th relay and the first, second tuning sorter moves rank, i-th
Figure 00000003
parallel input and serial, (n + 1) -th parallel outputs of which are connected respectively to the reference input of the i-th and first, second outputs of the (n + 1) -th relators.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.In Fig.1 and Fig.2 presents respectively a diagram of the proposed rank sorter and timing diagrams of the tuning signals.

Ранговый сортировщик содержит n+1 реляторов 11,..., 1n+1. Каждый релятор содержит замыкающий и размыкающий ключи 21 и 22, первое и второе устройства выборки/хранения 31 и 32, элемент MIN 4, элемент МАХ 5 и булевый инвертор 6, причем первый, второй входы и выход элемента 5 соединены соответственно с вторым, первым входами элемента 4 и информационным входом устройства 32, подключенного входом записи и выходом соответственно к входу инвертора 6 и информационному входу устройства 31, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 22, подсоединенного выходом к выходу ключа 21 и второму входу элемента 4, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход, первый, второй управляющие входы и второй выход которого образованы соответственно входом ключа 21, входом управления ключей 21, 22, входом записи и выходом устройства 32. Первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а опорный вход, второй выход релятора 1i

Figure 00000004
и первый выход релятора 1n+1 подключены соответственно к i-му параллельному входу, i-му параллельному и последовательному выходам рангового сортировщика, последовательный вход и первый, второй настроечные входы которого образованы соответственно информационным входом релятора 11 и объединенными первыми, объединенными вторыми управляющими входами реляторов 11,..., 1n+1.Rank sorter contains n + 1 relators 1 1 , ..., 1 n + 1 . Each relator contains a closing and opening keys 2 1 and 2 2 , a first and a second retrieval / storage device 3 1 and 3 2 , a MIN 4 element, a MAX 5 element and a Boolean inverter 6, the first, second inputs and output of element 5 being connected respectively to the second, first inputs of element 4 and the information input of the device 3 2 connected to the recording input and output respectively to the input of the inverter 6 and the information input of the device 3 1 , the recording input and output of which are connected respectively to the output of the inverter 6 and the input of the key 2 2 connected by the output to out to the key 2 1 and the second input of element 4, the first input and output of which are connected respectively to the information input and the first output of the relator, the reference input, the first, second control inputs and the second output of which are formed respectively by the input of the key 2 1 , the key control input 2 1 , 2 2 , recording input and device output 3 2 . The first output of each previous relator connected to data input subsequent relator, and a reference input, a second output relator 1 i
Figure 00000004
and the first output of the relator 1 n + 1 are connected respectively to the i-th parallel input, the i-th parallel and serial outputs of the rank sorter, the serial input and the first, second tuning inputs of which are formed respectively by the information input of the relator 1 1 and the combined first, combined second control inputs of relators 1 1 , ..., 1 n + 1 .

Работа предлагаемого рангового сортировщика осуществляется следующим образом. На его первый,..., (n+1)-й параллельные входы подается несортированный параллельный набор аналоговых сигналов (напряжений) z1,..., zn+1 соответственно. На его первый, второй настроечные входы подаются соответственно двоичные сигналы y1, y2 ∈{0,1} (фиг.2), причем длительность Δt высокого уровня сигнала y2 должна удовлетворять условию Δt>>(n+1)τ, где τ есть длительность задержки, вносимой элементом 4. В течение периода Tj

Figure 00000004
сигнала y2 на последовательный вход рангового сортировщика подается аналоговый сигнал (напряжение) хj>z1,..., zn+1 из несортированного последовательного набора сигналов x1,..., xn+1. Если y1=1 (y1=0), то ключ 21 замкнут (разомкнут), а ключ 22 разомкнут (замкнут). При y2=1 (y2=0) устройства 32 и 31 работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Тогда напряжения на первом и втором выходах релятора 1i
Figure 00000004
будут определяться рекуррентными выражениямиThe work of the proposed rank sorter is as follows. An unsorted parallel set of analog signals (voltages) z 1 , ..., z n + 1, respectively, is fed to its first, ..., (n + 1) -th parallel inputs. Binary signals y 1 , y 2 ∈ {0,1} (Fig. 2) are respectively supplied to its first and second tuning inputs, and the duration Δt of a high level of signal y 2 must satisfy the condition Δt >> (n + 1) τ, where τ is the duration of the delay introduced by element 4. During the period T j
Figure 00000004
signal y 2 , an analog signal (voltage) x j > z 1 , ..., z n + 1 from an unsorted serial set of signals x 1 , ..., x n + 1 is supplied to the serial input of a rank sorter. If y 1 = 1 (y 1 = 0), then key 2 1 is closed (open), and key 2 2 is open (closed). When y 2 = 1 (y 2 = 0), devices 3 2 and 3 1 operate respectively in the sampling (storage) and storage (sampling) modes. Elements 4 and 5 reproduce the basic operations of infinite-valued logic (BL): respectively, the BL conjunction (min) and the BL disjunction (max), that is, they select the smallest and largest of the two analog signals acting on their inputs, respectively. Then the voltage at the first and second outputs of the relator 1 i
Figure 00000004
will be determined by recurrence expressions

Figure 00000005
и
Figure 00000006
Figure 00000005
and
Figure 00000006

где символами ∨ и · обозначены соответственно операции max и min;

Figure 00000007
есть номер момента времени tj (фиг.2); Vi0=zi; W0j=xj. В представленной ниже таблице приведены значения выражений (1) при n=3.where the symbols ∨ and · denote the operations max and min, respectively;
Figure 00000007
there is the number of time t j (figure 2); V i0 = z i ; W 0j = x j . The table below shows the values of expressions (1) for n = 3.

V11=x1 V 11 = x 1 V12=x1∨x2 V 12 = x 1 ∨x 2 V13=x1∨x2x3 V 13 = x 1 ∨x 2 x 3 V14=x1∨x2∨x3∨x4 V 14 = x 1 ∨x 2 ∨x 3 ∨x 4 W11=z1 W 11 = z 1 W12=x1x2 W 12 = x 1 x 2 W12=x1x2 W 12 = x 1 x 2 W14=x1x4∨x2x4∨x3x4 W 14 = x 1 x 4 ∨x 2 x 4 ∨x 3 x 4 V21=z1∨z2 V 21 = z 1 ∨z 2 V22=x1x2 V 22 = x 1 x 2 V23=x1x2∨x1x3∨x2x3 V 23 = x 1 x 2 ∨x 1 x 3 ∨x 2 x 3 V24=x1x2∨x1x3∨x1x4∨x2x3∨x2x4∨x3x4 V 24 = x 1 x 2 ∨x 1 x 3 ∨x 1 x 4 ∨x 2 x 3 ∨x 2 x 4 ∨x 3 x 4 W21=z1z2 W 21 = z 1 z 2 W22=z1∨z2 W 22 = z 1 ∨z 2 W23=x1x2x3 W 23 = x 1 x 2 x 3 W24=x1x2x4∨x1x3x4∨x2x3x4 W 24 = x 1 x 2 x 4 ∨x 1 x 3 x 4 ∨x 2 x 3 x 4 V31=z1z2∨z3 V 31 = z 1 z 2 ∨z 3 V32=z1∨z2∨z3 V 32 = z 1 ∨z 2 ∨z 3 V33=x1x2x3 V 33 = x 1 x 2 x 3 V34=x1x2x3∨x1x2x4∨x1x3x4∨x2x3x4 V 34 = x 1 x 2 x 3 ∨x 1 x 2 x 4 ∨x 1 x 3 x 4 ∨x 2 x 3 x 4 W31=z1z2z3 W 31 = z 1 z 2 z 3 W32=z1z2∨z1z3∨z2z3 W 32 = z 1 z 2 ∨z 1 z 3 ∨z 2 z 3 W33=z1∨z2∨z3 W 33 = z 1 ∨z 2 ∨z 3 W34=x1x2x3x4 W 34 = x 1 x 2 x 3 x 4 V41=z1z2z3∨z4 V 41 = z 1 z 2 z 3 ∨z 4 V42=z1z2∨z1z3∨z2z3∨z4 V 42 = z 1 z 2 ∨z 1 z 3 ∨z 2 z 3 ∨z 4 V43=z1∨z2∨z3∨z4 V 43 = z 1 ∨z 2 ∨z 3 ∨z 4 V44=x1x2x3x4 V 44 = x 1 x 2 x 3 x 4 W41=z1z2z3z4 W 41 = z 1 z 2 z 3 z 4 W42=z1z2z3∨z1z2z4∨z1z3z4∨z2z3z4 W 42 = z 1 z 2 z 3 ∨z 1 z 2 z 4 ∨z 1 z 3 z 4 ∨z 2 z 3 z 4 W43=z1z2∨z1z3∨z1z4∨z2z3∨z2z4∨z3z4 W 43 = z 1 z 2 ∨z 1 z 3 ∨z 1 z 4 ∨z 2 z 3 ∨z 2 z 4 ∨z 3 z 4 W44=z1∨z2∨z3∨z4 W 44 = z 1 ∨z 2 ∨z 3 ∨z 4

С учетом данных, приведенных в таблице, нетрудно вывести непосредственные выражения для Vi(n+1) и W(n+1)j:Given the data given in the table, it is easy to derive direct expressions for V i (n + 1) and W (n + 1) j :

Figure 00000008
Figure 00000008

Figure 00000009
Figure 00000009

где xk(n+2-i)≠...≠xk(n+1)∈{x1,..., xn+1}; zkj≠...≠zk(n+1)∈{z1,..., zn+1};

Figure 00000010
есть количество неповторяющихся БЛ-конъюнкций xk(n+2-i)...xk(n+1), определяемое как число сочетаний из n+1 по n+1-i;
Figure 00000011
есть количество неповторяющихся БЛ-конъюнкций zkj...zk(n+1), определяемое как число сочетаний из n+1 по j-1. При i=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм выделения из множества {x1,..., xn+1} элемента х(r) заданного ранга r∈{1,..., n+1) (x(1)≤...≤x(n+1); {x(1)}U...U{x(n+1)}={x1,..., xn+1}). При j=r выражение (3) совпадает с видом упомянутой поисковой функции, которая в этом случае реализует алгоритм выделения из множества {z1,..., zn+1} элемента z(r) заданного ранга r∈{1,..., n+1}(z(1)≤...≤z(n+1); {z(1)}U...U{z(n+1)}={z1,..., zn+1}). Таким образом, в момент времени tn+1 на первом,..., (n+1)-ом параллельных выходах предлагаемого сортировщика и на его последовательном выходе в моменты времени t1,...,tn+1 соответственно имеем V1(n+1)=x(n+1),..., V(n+1)(n+1)=x(1) сортированный параллельный набор сигналов х1,..., хn+1 и W(n+1)1=z(1),..., W(n+1)(n+1)=z(n+1) сортированный последовательный набор сигналов z1,..., zn+1.where x k (n + 2-i) ≠ ... ≠ x k (n + 1) ∈ {x 1 , ..., x n + 1 }; z kj ≠ ... ≠ z k (n + 1) ∈ {z 1 , ..., z n + 1 };
Figure 00000010
there is the number of non-repeating BL conjunctions x k (n + 2-i) ... x k (n + 1) , defined as the number of combinations from n + 1 to n + 1-i;
Figure 00000011
is the number of non-repeating BL conjunctions z kj ... z k (n + 1) , defined as the number of combinations of n + 1 by j-1. For i = n + 2-r, expression (2) coincides with the form of the search function (function (6.7) on p. 117 in the book Levin V.I. Infinite-valued logic in cybernetics problems. M: Radio and communication, 1982) , which implements an algorithm for extracting from the set {x 1 , ..., x n + 1 } an element x (r) of a given rank r∈ {1, ..., n + 1) (x (1) ≤ ... ≤ x (n + 1) ; {x (1) } U ... U {x (n + 1) } = {x 1 , ..., x n + 1 }). For j = r, expression (3) coincides with the form of the mentioned search function, which in this case implements an algorithm for extracting from element {z 1 , ..., z n + 1 } the element z (r) of a given rank r∈ {1 ,. .., n + 1} (z (1) ≤ ... ≤z (n + 1) ; {z (1) } U ... U {z (n + 1) } = {z 1 , .. ., z n + 1 }). Thus, at time t n + 1 at the first, ..., (n + 1) -th parallel outputs of the proposed sorter and at its sequential output at times t 1 , ..., t n + 1, respectively, we have V 1 (n + 1) = x (n + 1) , ..., V (n + 1) (n + 1) = x (1) sorted parallel set of signals x 1 , ..., x n + 1 and W (n + 1) 1 = z (1) , ..., W (n + 1) (n + 1) = z (n + 1) sorted sequential set of signals z 1 , ..., z n + 1 .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает совместные преобразование несортированного последовательного набора n+1 аналоговых сигналов x1,..., xn+1 в их сортированный по их ранговым признакам параллельный набор и преобразование несортированного параллельного набора n+1 аналоговых сигналов z1,...,zn+1 (zi<xj; i,j∈{1,..., n+1}) в их сортированный по их ранговым признакам последовательный набор.The above information allows us to conclude that the proposed rank sorter has wider functionality compared to the prototype, as it provides joint conversion of an unsorted sequential set of n + 1 analog signals x 1 , ..., x n + 1 into their sorted by their rank featured a parallel set and conversion of an unsorted parallel set of n + 1 analog signals z 1 , ..., z n + 1 (z i <x j ; i, j∈ {1, ..., n + 1}) into their sorted according to their rank attributes, a sequential set.

Claims (1)

Ранговый сортировщик, содержащий n реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, подсоединенный выходом и входом соответственно к входу записи первого устройства выборки/хранения и входу записи второго устройства выборки/хранения, второму управляющему входу релятора, первый управляющий вход которого образован входом управления замыкающего, размыкающего ключей, в каждом реляторе первый, второй входы и выход элемента МАХ соединены соответственно с вторым, первым входами элемента MIN и информационным входом второго устройства выборки/хранения, подключенного выходом к информационному входу первого устройства выборки/хранения, выход которого соединен с входом размыкающего ключа, подсоединенного выходом к второму входу элемента MIN, первый вход и выход которого соединены соответственно с информационным входом и первым выходом релятора, опорный вход и второй выход которого образованы соответственно входом замыкающего ключа и выходом второго устройства выборки/хранения, первый выход каждого предыдущего релятора соединен с информационным входом последующего релятора, а второй выход g-го
Figure 00000012
релятора подключен к g-му параллельному выходу рангового сортировщика, последовательный вход и первый, второй настроечные входы которого соединены соответственно с информационным входом первого релятора и объединенными первыми, объединенными вторыми управляющими входами всех реляторов, отличающийся тем, что в него дополнительно введен аналогичный упомянутым (n+1)-й релятор, подключенный информационным входом и первым, вторым управляющими входами соответственно к первому выходу n-го релятора и первому, второму настроечным входам рангового сортировщика, i-й
Figure 00000013
параллельный вход и последовательный, (n+1)-й параллельный выходы которого соединены соответственно с опорным входом i-го и первым, вторым выходами (n+1)-го реляторов.
Rank sorter containing n relators, each of which contains closing and opening keys combined by outputs, two fetch / store devices, MIN element, MAX element and Boolean inverter connected to the output and input respectively to the recording input of the first fetch / storage device and the recording input of the second sampling / storage device, the second control input of the relator, the first control input of which is formed by the control input of the closing, opening keys, in each relay the first, second inputs and output element and MAX are connected respectively to the second, first inputs of the MIN element and the information input of the second fetch / store device, connected by an output to the information input of the first fetch / store device, the output of which is connected to the input of the disconnecting key, connected by the output to the second input of the MIN element, the first input and the output of which is connected respectively to the information input and the first output of the relator, the reference input and the second output of which are formed respectively by the input of the closing key and the output of the second device and sampling / storage, the first output of each previous relator is connected to the information input of the subsequent relator, and the second output of the gth
Figure 00000012
the relator is connected to the gth parallel output of the rank sorter, the serial input and the first, second tuning inputs of which are connected respectively to the information input of the first relator and the combined first, combined second control inputs of all relators, characterized in that it is additionally inputted similar to the mentioned (n +1) -th relator connected to the information input and the first, second control inputs respectively to the first output of the nth relator and the first, second tuning inputs of ranks th sorter, i-th
Figure 00000013
parallel input and serial, (n + 1) -th parallel outputs of which are connected respectively to the reference input of the i-th and first, second outputs of the (n + 1) -th relators.
RU2007116186/09A 2007-04-27 2007-04-27 Rank sorter RU2338249C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007116186/09A RU2338249C1 (en) 2007-04-27 2007-04-27 Rank sorter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007116186/09A RU2338249C1 (en) 2007-04-27 2007-04-27 Rank sorter

Publications (1)

Publication Number Publication Date
RU2338249C1 true RU2338249C1 (en) 2008-11-10

Family

ID=40230448

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007116186/09A RU2338249C1 (en) 2007-04-27 2007-04-27 Rank sorter

Country Status (1)

Country Link
RU (1) RU2338249C1 (en)

Similar Documents

Publication Publication Date Title
US6052770A (en) Asynchronous register
RU2338249C1 (en) Rank sorter
RU2542916C1 (en) Pulse selector
Holzer et al. The magic number problem for subregular language families
RU2324223C1 (en) Rank sorter
RU2324222C1 (en) Rank sorter
RU2284573C1 (en) Rank sorter
RU2260845C1 (en) Rank sorter
RU2266564C1 (en) Rank sorting device
JP2015162257A (en) Reconfigurable content addressable memory
RU2620199C1 (en) Rank filter
RU2284572C1 (en) Rank selector
RU2383052C2 (en) Device for sorting binary numbers
RU2240598C1 (en) Rank selector
RU2713863C1 (en) Rank selector
RU2262740C1 (en) Rank selector
RU2710866C1 (en) Rank filter
RU2230360C1 (en) Rank filter
RU2469425C2 (en) Associative memory matrix for masked inclusion search
RU2702968C1 (en) Rank filter
RU2479023C1 (en) Pulse selector
RU2353967C1 (en) Logical calculator
RU2639646C2 (en) Rank order sorter
RU2248041C1 (en) Rank selector
RU2702972C1 (en) Pulse selector

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090428