Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing, and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.
Известны ранговые сортировщики (см., например, фиг.1 в описании изобретения к патенту РФ 2171496, кл. G 06 G 7/52, 2001 г.), которые выполняют сортировку четырех аналоговых сигналов по их ранговым признакам.Known ranking sorters (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2171496, CL G 06 G 7/52, 2001), which sort the four analog signals according to their rank characteristics.
К причинам, препятствующим достижению указанного ниже технического результата при использовании известных ранговых сортировщиков, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется сортировка пяти аналоговых сигналов.The reasons that impede the achievement of the technical result indicated below when using known rank sorters include limited functionality due to the fact that five analog signals are not sorted.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый сортировщик (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит два релятора и при n+1=5 выполняет сортировку пяти аналоговых сигналов по их ранговым признакам.The closest device of the same purpose to the claimed invention in terms of features is the rank sorter adopted for the prototype (Fig. 1 in the description of the invention to RF patent 2172980, class G 06 G 7/25, 2001), which contains two relays and n + 1 = 5 sorts five analog signals by their rank attributes.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения сортировки пяти аналоговых сигналов необходимо восемь периодов импульсного сигнала настройки.The reason that impedes the achievement of the technical result indicated below when using the prototype is a complicated setting, due to the fact that eight periods of a pulse tuning signal are necessary to ensure the sorting of five analog signals.
Техническим результатом изобретения является упрощение настройки за счет обеспечения сортировки пяти аналоговых сигналов по их ранговым признакам с помощью меньшего количества периодов импульсного сигнала настройки.The technical result of the invention is to simplify tuning by providing a sorting of five analog signals according to their rank characteristics using fewer periods of the pulse tuning signal.
Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом сортировщике, содержащем два релятора, каждый из которых содержит объединенные выходами первый и второй, объединенные выходами третий и четвертый ключи, четыре устройства выборки/хранения и булевый инвертор, а второй релятор дополнительно содержит объединенные выходами пятый и шестой ключи, причем в i-ом реляторе четные и нечетные ключи выполнены соответственно размыкающими и замыкающими, первый - четвертый информационные входы образованы соответственно входами первого - четвертого ключей, выход первого и выход третьего ключей соединены соответственно с информационным входом первого и информационным входом второго устройств выборки/хранения, подсоединенных входами записи к второму управляющему входу i-го релятора и входу булевого инвертора, выход которого соединен с входом записи четвертого устройства выборки/хранения, подключенного выходом к второму выходу i-го релятора, в первом реляторе его первый управляющий вход образован входом управления первого - четвертого ключей, а выход булевого инвертора дополнительно соединен с входом записи третьего устройства выборки/хранения, подключенного выходом к первому выходу первого релятора, особенность заключается в том, что в i-ый релятор введены два элемента \MIN\, два элемента \МАХ\ и пятое устройство выборки/хранения, подключенное информационным входом, входом записи и выходом соответственно к выходу второго элемента \МАХ\, выходу булевого инвертора и третьему выходу i-го релятора, в котором выход первого устройства выборки/хранения соединен с первым входом первого элемента \MIN\ и первым входом первого элемента \МАХ\, а выход второго устройства выборки/хранения - с вторым входом первого элемента \MIN\ и вторым входом первого элемента \МАХ\, подключенного выходом к первому входу второго элемента \МАХ\ и первому входу второго элемента \MIN\, второй вход и выход которого соединены соответственно с вторым входом второго элемента \МАХ\ и информационным входом четвертого устройства выборки/хранения, в первом реляторе его пятый информационный вход и выход первого элемента \MIN\ подключены соответственно к второму входу второго элемента \МАХ\ и информационному входу третьего устройства выборки/хранения, а во втором реляторе его пятый, шестой информационные, первый управляющий входы, первый выход и второй вход второго элемента \МАХ\ соединены соответственно с входами пятого, шестого ключей, входом управления первого - шестого ключей, выходом первого элемента \MIN\ и выходом третьего устройства выборки/хранения, подсоединенного информационным входом и входом записи соответственно к выходу пятого ключа и входу булевого инвертора, первый, второй и третий выходы первого релятора являются соответственно первым, вторым и третьим выходами рангового сортировщика и соединены соответственно с вторым, четвертым информационными входами первого и вторым информационным входом второго реляторов, первый, второй настроечные входы и четвертый, пятый выходы рангового сортировщика образованы соответственно объединенными первыми, объединенными вторыми управляющими входами реляторов и объединенными четвертым информационным входом, вторым выходом, объединенными шестым информационным входом, третьим выходом второго релятора, подключенного первым выходом к пятому информационному входу первого релятора.The specified technical result in the implementation of the invention is achieved by the fact that in a rank sorter containing two relators, each of which contains the first and second combined outputs, the third and fourth keys combined by the outputs, four fetch / storage devices and a Boolean inverter, and the second relator further comprises the combined outputs the fifth and sixth keys, and in the i-th 
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового сортировщика и временные диаграммы сигналов настройки.In Fig.1 and Fig.2 presents respectively a diagram of the proposed rank sorter and timing diagrams of the tuning signals.
Ранговый сортировщик содержит первый и второй реляторы 11 и 12. Каждый релятор содержит первый,...,четвертый ключи 21,...,24 (релятор 12 дополнительно содержит пятый и шестой ключи 25 и 26), первое,...,пятое устройства выборки/хранения 31,...,35, первый и второй элементы \MIN\ 41 и 42, первый и второй элементы \МАХ\ 51 и 52, булевый инвертор 6, причем ключи 21, 23, 25 и 22, 24, 26 выполнены соответственно замыкающими и размыкающими, в реляторе 1i первый,...,четвертый информационные входы образованы соответственно входами ключей 21,...,24, объединенные выход ключа 21, выход ключа 22 и объединенные выход ключа 23, выход ключа 24 соединены соответственно с информационным входом устройства 31 и информационным входом устройства 32, подсоединенных входами записи к второму управляющему входу релятора 1i и входу инвертора 6, выход которого соединен с входом записи устройства 34, подключенного информационным входом и выходом соответственно к выходу элемента 42 и второму выходу релятора 1i и входом записи устройства 35, подключенного информационным входом и выходом соответственно к выходу элемента 52 и третьему выходу релятора 1i, в котором выход устройства 31 соединен с первым входом элемента 41 и первым входом элемента 51, а выход устройства 32 - с вторым входом элемента 41 и вторым входом элемента 51, подключенного выходом к первому входу элемента 42 и первому входу элемента 52, второй вход которого соединен с вторым входом элемента 42, в реляторе 11 его первый управляющий вход образован входом управления ключей 21,...,24, а выход инвертора 6 дополнительно соединен с входом записи устройства 33, подключенного информационным входом и выходом соответственно к выходу элемента 41 и первому выходу релятора 11, пятый информационный вход которого образован вторым входом элемента 52, в реляторе 12 его пятый, шестой информационные, первый управляющий входы, первый выход и второй вход элемента 52 соединены соответственно с входами ключей 25, 26, входом управления ключей 21,...,26, выходом элемента 41 и выходом устройства 33, подсоединенного входом записи и информационным входом соответственно к входу инвертора 6 и объединенным выходам ключей 25, 26. Первый, второй и третий выходы релятора 11 являются соответственно первым, вторым и третьим выходами рангового сортировщика и соединены соответственно с вторым, четвертым информационными входами релятора 11 и вторым информационным входом релятора 12, первый, второй настроечные входы и четвертый, пятый выходы рангового сортировщика образованы соответственно объединенными первыми, объединенными вторыми управляющими входами реляторов 11, 12 и объединенными четвертым информационным входом, вторым выходом, объединенными шестым информационным входом, третьим выходом релятора 12, подключенного первым выходом к пятому информационному входу релятора 11.Rank sorter contains the first and second relators 1 1 and 1 2 . Each relator contains the first, ..., fourth keys 2 1 , ..., 2 4 (relator 1 2 additionally contains the fifth and sixth keys 2 5 and 2 6 ), the first, ..., fifth sampling / storage devices 3 1 , ..., 3 5 , the first and second elements \ MIN \ 4 1 and 4 2 , the first and second elements \ MAX \ 5 1 and 5 2 , the Boolean inverter 6, and the keys 2 1 , 2 3 , 2 5 and 2 2 , 2 4 , 2 6 are made respectively closing and opening, in the relay 1 i the first, ..., fourth information inputs are formed respectively by the inputs of the keys 2 1 , ..., 2 4 , the combined output of the key 2 1 , the output of the key 2 2 and the combined output of the key 2 3 , the output of the key 2 4 are connected respectively to the information input of the device 3 1 and the information input of the device 3 2 connected to the recording inputs to the second control input of the relay 1 i and the input of the inverter 6, the output of which is connected to the recording input of the device 3 4 connected by the information input and output, respectively, to the output of the element 4 2 and the second output of the relay 1 i and Odom recording apparatus 3 5 connected information input and output respectively to the output element 5 2 and the third output relator 1 i, wherein the device output 3 1 connected to the first input member 4 1 and the first input member 5 1, and the output device 3 2 - with the second input of the element 4 1 and the second input of the element 5 1 connected to the first input of the element 4 2 and the first input of the element 5 2 , the second input of which is connected to the second input of the element 4 2 , in the relay 1 1 its first control input is formed by the control input keys 2 1 , ..., 2 4 , and the output and the inverter 6 is additionally connected to the recording input of the device 3 3 connected by an information input and an output, respectively, to the output of the element 4 1 and the first output of the relay 1 1 , the fifth information input of which is formed by the second input of the element 5 2 , in the relay 1 2 its fifth, sixth information, the first control inputs, the first output and the second input of the element 5 2 are connected respectively to the inputs of the keys 2 5 , 2 6 , the control input of the keys 2 1 , ..., 2 6 , the output of the element 4 1 and the output of the device 3 3 connected to the recording input and information input respectively, to the input of the inverter 6 and the combined outputs of the keys 2 5 , 2 6 . The first, second and third outputs of the relator 1 1 are respectively the first, second and third outputs of the rank sorter and are connected respectively to the second, fourth information inputs of the relator 1 1 and the second information input of the relator 1 2 , the first, second tuning inputs and the fourth, fifth outputs of the rank sorter formed respectively combined first combining the second control inputs relators January 1, January 2 and combined fourth data input, the second output, combined sixth information nnym input third output relator January 2, a first output connected to a fifth data input relator January 1.
Работа предлагаемого рангового сортировщика осуществляется следующим образом. На первый, третий информационные входы релятора 11 и первый, третий, пятый информационные входы релятора 12 подаются соответственно аналоговые сигналы (напряжения) х1, х2 и х3, х4, х5; на первый, второй настроечные входы сортировщика подаются соответственно двоичные сигналы у1,у2 ∈{0,1} (фиг.2). При у1=1 (у1=0) ключи 21, 23, 25 замкнуты (разомкнуты), а ключи 22, 24, 26 разомкнуты (замкнуты). При у2=1 (у2=0) устройства 31, 32 и 34, 35 работают соответственно в режимах выборки (хранения) и хранения (выборки), а устройство 33 релятора 12 и релятора 11 работает соответственно в режимах выборки (хранения) и хранения (выборки). Элементы \MIN\ и \МАХ\ воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжения на выходах сортировщика (фиг.1) будут определяться рекуррентными выражениями Z1j=Z1(j-1)Z2(j-1), Z2j=(Z1(j-1)∨Z2(j-1)Z3(j-1)Z4(j-1), Z3j=Z1(j-1)∨Z2(j-1)∨Z3(j-1)Z4(j-1), Z4j=(Z3(j-1)∨Z4(j-1)Z5(j-1), Z5j=Z3(j-1)∨Z4(j-1)∨Z5(j-1), где символами ∨ и · обозначены соответственно операции max и min; есть номер момента времени tj (фиг.2); Zr0=xr В представленной ниже таблице приведены значения указанных рекуррентных выражений.The work of the proposed rank sorter is as follows. To the first, third information inputs of the relator 1 1 and the first, third, fifth information inputs of the relator 1 2, respectively, are the analog signals (voltages) x 1 , x 2 and x 3 , x 4 , x 5 ; binary signals at 1 , at 2 ∈ {0,1} are supplied to the first and second training inputs of the sorter, respectively (Fig. 2). When y 1 = 1 (y 1 = 0), the keys 2 1 , 2 3 , 2 5 are closed (open), and the keys 2 2 , 2 4 , 2 6 are open (closed). When y 2 = 1 (y 2 = 0), devices 3 1 , 3 2 and 3 4 , 3 5 work respectively in the sampling (storage) and storage (sampling) modes, and device 3 3 of the relator 1 2 and relator 1 1 works respectively in the modes of selection (storage) and storage (selection). The elements \ MIN \ and \ MAX \ reproduce the basic operations of infinite-valued logic (BL): respectively, BL-conjunction (min) and BL-disjunction (max), that is, they select the smallest and largest of the two analog signals acting on their inputs. Therefore, the voltage at the outputs of the sorter (figure 1) will be determined by the recurrence expressions Z 1j = Z 1 (j-1) Z 2 (j-1) , Z 2j = (Z 1 (j-1) ∨ Z 2 (j- 1 ) Z 3 (j-1) Z 4 (j-1) , Z 3j = Z 1 (j-1) ∨ Z 2 (j-1) ∨ Z 3 (j-1) Z 4 (j-1) , Z 4j = (Z 3 (j-1) ∨Z 4 (j-1 ) Z 5 (j-1) , Z 5j = Z 3 (j-1) ∨Z 4 (j-1) ∨Z 5 ( j-1) , where the symbols ∨ and · denote the operations max and min, respectively; there is the number of time t j (figure 2); Z r0 = x r The table below shows the values of these recurrence expressions.
С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для Zr3:Given the data given in the table, it is easy to derive a direct expression for Z r3 :
где xkr≠...≠xk5 ∈{х1,...,х5}, N=C5 6-r есть количество неповторяющихся БЛ-конъюнкций xkr...хk5, определяемое как число сочетаний из 5 по 6-r.where x kr ≠ ... ≠ x k5 ∈ {x 1 , ..., x 5 }, N = C 5 6-r is the number of non-repeating BL conjunctions x kr ... x k5 , defined as the number of combinations of 5 by 6-r.
Выражение (1) совпадает с видом n-арной поисковой функции (функция (6.7) на стр. 117 в книге: Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая при n=5 реализует алгоритм поиска (выбора) элемента х(r) заданного ранга r ∈{1,...,5} в множестве {x1,...,x5} (х(1)≤...≤х(5); ). Таким образом, на выходах предлагаемого сортировщика при j=3 получим Z13=x(1),...,Z53=х(5) отсортированный кортеж (х(1),...,х(5)) входных аналоговых сигналов x1,...,x5.Expression (1) coincides with the form of the n-ary search function (function (6.7) on page 117 in the book: VI Levin. Infinite-valued logic in cybernetics problems. M: Radio and communication, 1982), which for n = 5 implements an algorithm for searching (selecting) an element x (r) of a given rank r ∈ {1, ..., 5} in the set {x 1 , ..., x 5 } (x (1) ≤ ... ≤x (5) ; ) Thus, at the outputs of the proposed sorter for j = 3, we obtain Z 13 = x (1) , ..., Z 53 = x (5) sorted tuple (x (1) , ..., x (5) ) of input analog signals x 1 , ..., x 5 .
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый сортировщик обладает более простой по сравнению с прототипом настройкой, так как обеспечивает сортировку пяти аналоговых сигналов по их ранговым признакам с помощью трех периодов импульсного сигнала настройки.The above information allows us to conclude that the proposed rank sorter has a simpler setup compared to the prototype, as it provides the sorting of five analog signals according to their rank characteristics using three periods of the pulse setting signal.
