RU2284572C1

RU2284572C1 - Rank selector

Info

Publication number: RU2284572C1
Application number: RU2005117682/09A
Authority: RU
Inventors: Дмитрий Васильевич Андреев (RU); Дмитрий Васильевич Андреев
Priority date: 2005-06-07
Filing date: 2005-06-07
Publication date: 2006-09-27

Abstract

FIELD: automatics and analog computer engineering, possible use for building functional nodes of analog computers, means of automatic adjustment and control, analog processors.

SUBSTANCE: device contains n+1 relators, each one of which contains closing and opening keys connected by outputs, two devices for selection/storage, element "MIN", element "MAX" and Boolean inverter.

EFFECT: simplified adjustment due to provision of selection from n+1 analog signals of a signal of any given rank r∈{1,...,n+1} by means of lesser number of periods of impulse adjustment signal.

2 dwg, 1 tbl

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны ранговые селекторы (см., например, фиг.1 в описании изобретения к патенту РФ 2248041, кл. G 06 G 7/25, 2005 г.), которые выполняют селекцию из n+1 аналоговых сигналов х₁,...,х_n+1 сигнала х^(r) любого заданного ранга r∈{1,...,n+1}, x⁽¹⁾=min(x₁,...,x_n+1), ..., x⁽ⁿ⁺¹⁾=max(x₁,...,x_n+1).Known rank selectors (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2248041, CL G 06 G 7/25, 2005), which perform selection from n + 1 analog signals x ₁ , ..., x _{n + 1 of the} signal x ^{(r) of} any given rank r∈ {1, ..., n + 1}, x ⁽¹⁾ = min (x ₁ , ..., x _{n + 1} ), ..., x ^{(n + 1)} = max (x ₁ , ..., x _{n + 1} ).

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го (r∈{1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.The reason that impedes the achievement of the technical result indicated below when using well-known rank selectors is a complicated setting due to the fact that, to ensure selection of n + 1 analog signals of the signal of the rth (r∈ {1, ..., n + 1} a) rank is necessary n + 2-r periods of the pulse setting signal.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2240598, кл. G 06 G 7/25, 2004 г.), который содержит n+1 реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1}.The closest device of the same purpose to the claimed invention in terms of features is the rank selector (figure 1 in the description of the invention to the patent of the Russian Federation 2240598, class G 06 G 7/25, 2004) adopted by the prototype, which contains n + 1 relators and performs selection from n + 1 analog signals of a signal of any given rank r∈ {1, ..., n + 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го {r∈{1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.The reason that impedes the achievement of the technical result indicated below when using the prototype is a complicated setting due to the fact that to ensure selection of n + 1 analog signals of the signal of rank r (r∈ {1, ..., n + 1}) n + 2-r periods of pulse tuning signal are needed.

Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки.The technical result of the invention is to simplify tuning by providing selection from n + 1 analog signals of a signal of any given rank r∈ {1, ..., n + 1} using fewer periods of a pulse tuning signal.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор, причем в каждом реляторе первый и второй входы элемента «MIN» соединены соответственно с входом размыкающего ключа и выходом первого устройства выборки/хранения, информационный вход которого соединен с вторым входом элемента «МАХ», подключенного выходом к выходу релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента «MIN», вторым входом элемента «МАХ» и входом управления замыкающего, размыкающего ключей, входом булевого инвертора, выход каждого предыдущего релятора соединен с вторым информационным входом последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - (n+1)-го реляторов, особенность заключается в том, что в каждом реляторе вход записи первого устройства выборки/хранения соединен с входом булевого инвертора, подключенного выходом к входу записи второго устройства выборки/хранения, информационный вход и выход которого соединены соответственно с выходом элемента «MIN» и входом замыкающего ключа, подсоединенного выходом к первому входу элемента «МАХ».The specified technical result in the implementation of the invention is achieved by the fact that in a rank selector containing n + 1 relators, each of which contains a closing and opening keys combined by outputs, two sampling / storage devices, a MIN element, a MAX element and a Boolean inverter, moreover, in each relator, the first and second inputs of the MIN element are connected respectively to the input of the disconnecting key and the output of the first sampling / storage device, the information input of which is connected to the second input of the MAX element connected to the output one to the output of the relator, the first, second information and first, second control inputs of which are connected respectively to the first input of the MIN element, the second input of the MAX element and the control input of the closing, opening keys, input of the Boolean inverter, the output of each previous relay is connected to the second information input of the subsequent relator, and the output of the (n + 1) -th relator is the output of a rank selector, the first and second tuning inputs of which are formed by the combined first and combined second the control inputs of the first - (n + 1) -th relators, the peculiarity is that in each relay the recording input of the first fetch / store device is connected to the input of a Boolean inverter connected to the output of the recording input of the second fetch / store device, information input and output which are connected respectively to the output of the MIN element and the input of the closing key connected by the output to the first input of the MAX element.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы сигналов настройки.In Fig.1 and Fig.2 presents respectively a diagram of the proposed rank selector and timing diagrams of the tuning signals.

Ранговый селектор содержит n+1 реляторов 1₁, ..., 1_n+1. Каждый релятор содержит замыкающий и размыкающий ключи 2₁ и 2₂, первое и второе устройства выборки/хранения 3₁ и 3₂, элемент «MIN» 4, элемент «МАХ» 5 и булевый инвертор 6, причем вход записи, информационный вход и выход устройства 3₁ подключены соответственно к входу инвертора 6, второму входу элемента 5 и второму входу элемента 4, подсоединенного первым входом и выходом соответственно к входу ключа 2₂ и информационному входу устройства 3₂, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 2₁, подсоединенного выходом к выходу ключа 2₂ и первому входу элемента 5, выход которого является выходом релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента 4, вторым входом элемента 5 и входом управления ключей 2₁, 2₂, входом инвертора 6. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1_n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами реляторов 1₁, ..., 1_n+1.The rank selector contains n + 1 relators 1 ₁ , ..., 1 _{n + 1} . Each relator contains a closing and opening keys 2 ₁ and 2 ₂ , the first and second sampling / storage devices 3 ₁ and 3 ₂ , the MIN element 4, the MAX element 5 and the Boolean inverter 6, and the recording input, information input and output devices 3 _{1 are} connected respectively to the input of inverter 6, the second input of element 5 and the second input of element 4 connected to the input of the key 2 ₂ and the information input of device 3 ₂ , the recording input and output of which are connected respectively to the output of inverter 6 and key input 2 ₁ connected the output to the output of the key 2 ₂ and the first input of the element 5, the output of which is the output of the relay, the first, second information and the first, second control inputs of which are connected respectively to the first input of the element 4, the second input of the element 5 and the control input of the keys 2 ₁ , 2 ₂ , the input of the inverter 6. The output of each previous relay is connected to the second information input of the subsequent relay, and the output of the relay 1 _{n + 1} is the output of the rank selector, the first and second tuning inputs of which are formed respectively combined the first and combined second control inputs of the relators 1 ₁ , ..., 1 _{n + 1} .

Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 1₁, ..., 1_n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) х₁, ..., х_n+1 соответственно; на втором информационном входе релятора 1₁ фиксируется опорное напряжение х_min<х₁,...,х_n+1, на первый, второй настроечные входы селектора подаются соответственно цифровые сигналы y₁, y₂∈{0, 1} (фиг.2). Если y₁=1 (y₁=0), то ключ 2₁ замкнут (разомкнут), а ключ 2₂ разомкнут (замкнут). При y₂=1 (y₂=0) устройства 3₁ и 3₂ работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжение на выходе релятора 1_i (

) будет определяться рекуррентным выражениемThe work of the proposed rank selector is as follows. The first information inputs of the relators 1 ₁ , ..., 1 _{n + 1} are fed to the analog signals (voltages) x ₁ , ..., x _{n + 1} to be processed, respectively; at the second information input of the relator 1 ₁ , the reference voltage x _min <x ₁ , ..., x _{n +} ₁ is fixed, digital signals y ₁ , y ₂ ∈ {0, 1} are supplied to the first and second training inputs of the selector, respectively (Fig. 2). If y ₁ = 1 (y ₁ = 0), then key 2 ₁ is closed (open), and key 2 _{2 is} open (closed). When y ₂ = 1 (y ₂ = 0), devices 3 ₁ and 3 ₂ operate respectively in the sampling (storage) and storage (sampling) modes. Elements 4 and 5 reproduce the basic operations of infinite-valued logic (BL): respectively, the BL conjunction (min) and the BL disjunction (max), that is, they select the smallest and largest of the two analog signals acting on their inputs, respectively. Therefore, the voltage at the output of the relay 1 _i (

) will be determined by the recurrence expression

где символами ∨ и · обозначены соответственно операции max и min;where the symbols ∨ and · denote the operations max and min, respectively;

есть номер момента времени t_j. (фиг.2); W_0j=x_min, Длительность половины периода Т сигнала y₂ должна удовлетворять условию 0,5T≫Δt, где Δt=τ(n+1), а τ есть длительность задержки, вносимой элементом 5. В представленной ниже таблице приведены значения выражения (1) при n=3.

is the number of time t _j . (figure 2); W _0j = x _min , The duration of half the period T of the signal y ₂ must satisfy the condition 0.5T≫Δt, where Δt = τ (n + 1), and τ is the duration of the delay introduced by element 5. The table below shows the values of the expression ( 1) for n = 3.

W₁₁=x₁ W ₁₁ = x ₁ W₂₁=x₁∨x₂ W ₂₁ = x ₁ ∨x ₂ W₃₁=x₁∨x₂∨x₃ W ₃₁ = x ₁ ∨x ₂ ∨x ₃ W₄₁=x₁∨x₂∨x₃∨x₄ W ₄₁ = x ₁ ∨x ₂ ∨x ₃ ∨x ₄ W₁₂=x_min W ₁₂ = x _min W₂₂=x₁x₂ W ₂₂ = x ₁ x ₂ W₃₂=x₁x₂∨x₁x₂∨x₁x₃∨x₂x₃ W ₃₂ = x ₁ x ₂ ∨x ₁ x ₂ ∨x ₁ x ₃ ∨x ₂ x ₃ W₄₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄ W ₄₂ = x ₁ x ₂ ∨x ₁ x ₃ ∨x ₁ x ₄ ∨x ₂ x ₃ ∨x ₂ x ₄ ∨x ₃ x ₄ W₁₃=x_min W ₁₃ = x _min W₂₃=x_min W ₂₃ = x _min W₃₃=x₁x₂x₃ W ₃₃ = x ₁ x ₂ x ₃ W₄₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄ W ₄₃ = x ₁ x ₂ x ₃ ∨x ₁ x ₂ x ₄ ∨x ₁ x ₃ x ₄ ∨x ₂ x ₃ x ₄ W₁₄=x_min W ₁₄ = x _min W₂₄=x_min W ₂₄ = x _min W₃₄=x_min W ₃₄ = x _min W₄₄=x₁x₂x₃x₄ W ₄₄ = x ₁ x ₂ x ₃ x ₄

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W_(n+1)j:Given the data given in the table, it is easy to derive a direct expression for W _{(n + 1) j} :

где x_k(n+2-j)≠...≠x_k(n+1)∈{x₁,...,x_n+1};

есть количество неповторяющихся БЛ-конъюнкций x_k(n+2-j)...x_k(n+1), определяемое как число сочетаний из n+1 по n+1-j. При j=n+1-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х^(r) заданного ранга r∈{1,...,n+1} в множестве {х₁,...,х_n+1}(х⁽¹⁾=min(x₁,...,x_n+1), ..., x⁽ⁿ⁺¹⁾=max(x₁,...,x_n+1)). Таким образом, селектор (фиг.1) будет воспроизводить операциюwhere x _{k (n + 2-j)} ≠ ... ≠ x _{k (n + 1)} ∈ {x ₁ , ..., x _{n + 1} };

there is the number of non-repeating BL conjunctions x _{k (n + 2-j)} ... x _{k (n + 1)} , defined as the number of combinations from n + 1 to n + 1-j. For j = n + 1-r, expression (2) coincides with the form of the search function (function (6.7) on p. 117 in the book Levin V.I. Infinite-valued logic in cybernetics problems. M: Radio and communication, 1982) , which implements the search algorithm (selection) of an element x ^{(r) of a} given rank r∈ {1, ..., n + 1} in the set {x ₁ , ..., x _{n + 1} } (x ⁽¹⁾ = min (x ₁ , ..., x _{n + 1} ), ..., x ^{(n + 1)} = max (x ₁ , ..., x _{n + 1} )). Thus, the selector (figure 1) will reproduce the operation

При этом согласно фиг.2 селекция из n+1 сигналов х₁, ..., х_n+1 сигнала х^(r) (r∈{1,...,n+1}) осуществляется с помощью n+1-r периодов сигнала y₂.Moreover, according to figure 2, the selection of n + 1 signals x ₁ , ..., x _{n + 1} signal x ^(r) (r∈ {1, ..., n + 1}) is carried out using n + 1- r signal periods y ₂ .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более простой по сравнению с прототипом настройкой, так как обеспечивает селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,...,n+1} с помощью на единицу меньшего количества периодов импульсного сигнала настройки.The above information allows us to conclude that the proposed rank selector has a simpler setup compared to the prototype, as it provides selection from n + 1 analog signals of a signal of any given rank r∈ {1, ..., n + 1} with the help of one fewer periods of the pulse setting signal.

Claims

A rank selector containing n + 1 relators, each of which contains a closing and opening keys combined by outputs, two fetch / store devices, a MIN element, a MAX element and a Boolean inverter, and in each relator, the first and second inputs of the MIN element are connected respectively to the input of the opening the key and the output of the first sampling / storage device, the information input of which is connected to the second input of the MAX element, connected by the output to the output of the relay, the first, second information and the first, second control inputs of which о are connected respectively to the first input of the MIN element, the second input of the MAX element and the control input of the closing, disconnecting keys, the input of the Boolean inverter, the output of each previous relator is connected to the second information input of the subsequent relay, and the output of the (n + 1) -th relay is the output of the rank a selector, the first and second tuning inputs of which are formed respectively by the combined first and combined second control inputs of the first - (n + 1) -th relators, characterized in that in each relator there is a recording input ervogo sampling / storing device connected to the input of a Boolean inverter output connected to the input of recording of the second sample / hold device, an information input and output of which are respectively connected to the output member and the input MIN locking key output connected to the first input element MAX.