RU2337471C1

RU2337471C1 - Cascode amplifier

Info

Publication number: RU2337471C1
Application number: RU2007129234/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Николай Васильевич Ковбасюк (RU); Николай Васильевич Ковбасюк; Андрей Васильевич Хорунжий (RU); Андрей Васильевич Хорунжий
Original assignee: ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС)
Priority date: 2007-07-30
Filing date: 2007-07-30
Publication date: 2008-10-27

Abstract

FIELD: physics, radio.

SUBSTANCE: invention concerns radio and communication technology and can be applied as analog signal amplifier, in analog microcircuit structure of various functional purpose (e.g., operation amplifiers (OA)). Cascode amplifier (CA) includes first input transistor (T) (1) with its emitter connected to first CA input (2) and first auxiliary resistor (R) (3), first loading impedor (4) connected to collector of T (1) and first CA output (5), second auxiliary T (6) with its emitter connected to second auxiliary R (7), its base connected to T (1) base, and its collector connected to second loading impedor (8). Additional differential cascade (9) is introduced into the circuit, with its non-inverting input connected to T (6) connector and second loading impedor (8), its inverting input connected to CA output 5, and its output connected to T (1) and T (6) bases.

EFFECT: increased marginal voltage amplification factor.

5 cl, 18 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).The invention relates to the field of radio engineering and communications and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, operational amplifiers (op amps)).

Известны схемы каскодных усилителей (КУ) на n-р-n (р-n-р) транзисторах, которые стали основой схемотехники более чем 20 серийных ОУ, выпускаемых как зарубежными (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.), так и российскими (154УД3 и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ на их модификации выдано более 100 патентов в различных странах. Предлагаемое изобретение относится к данному подклассу устройств.Known cascode amplifiers (KUs) on n-pn (p-n-p) transistors, which became the basis of the circuitry of more than 20 serial op-amps produced as foreign ones (HA2520, HA5190, AD797, AD8631, AD8632, OP90, etc. ), and Russian (154UD3, etc.) microelectronic companies. Due to the high popularity of such a remote control architecture, more than 100 patents in various countries have been issued for their modification. The present invention relates to this subclass of devices.

Одной из модификаций каскодных усилителей (КУ) является схема фиг.1, представленная в публикациях [1-12]. Она используется в ОУ ряда зарубежных фирм (НА2539, ОР-90, ОР-42), а также в отечественных микросхемах 140УД30.One of the modifications cascode amplifiers (KU) is the circuit of figure 1, presented in publications [1-12]. It is used in the OS of a number of foreign companies (NA2539, OR-90, OR-42), as well as in domestic microcircuits 140UD30.

Ближайшим прототипом (фиг.1) заявляемого устройства является каскодный усилитель, описанный в патенте США №6542030, содержащий первый входной транзистор 1, эмиттер которого соединен с первым входом 2 каскодного усилителя и первым вспомогательным резистором 3, первый двухполюсник нагрузки 4, который соединен с коллектором первого входного транзистора 1 и первым выходом 5 каскодного усилителя, второй вспомогательный транзистор 6, эмиттер которого соединен со вторым вспомогательным резистором 7, база подключена к базе первого входного транзистора 1, а коллектор связан со вторым двухполюсником нагрузки 8.The closest prototype (figure 1) of the claimed device is the cascode amplifier described in US patent No. 6542030, containing the first input transistor 1, the emitter of which is connected to the first input 2 of the cascode amplifier and the first auxiliary resistor 3, the first two-pole load 4, which is connected to the collector the first input transistor 1 and the first output 5 of the cascode amplifier, the second auxiliary transistor 6, the emitter of which is connected to the second auxiliary resistor 7, the base is connected to the base of the first input transistor RA 1, and the collector is connected to the second bipolar load 8.

Существенный недостаток известного ДУ состоит в том, что он имеет недостаточно высокий предельный коэффициент усиления по напряжению K_у.max.A significant disadvantage of the known DE is that it does not have a sufficiently high limiting voltage gain K _у.max .

Основная цель предлагаемого изобретения состоит в повышении предельного коэффициента усиления по напряжению K_у.max. The main objective of the invention is to increase the maximum voltage gain K _y.max.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем первый входной транзистор 1, эмиттер которого соединен с первым входом 2 каскодного усилителя и первым вспомогательным резистором 3, первый двухполюсник нагрузки 4, который соединен с коллектором первого входного транзистора 1 и первым выходом 5 каскодного усилителя, второй вспомогательный транзистор 6, эмиттер которого соединен со вторым вспомогательным резистором 7, база подключена к базе первого входного транзистора 1, а коллектор связан со вторым двухполюсником нагрузки 8, предусмотрены новые элементы и связи - в схему введен дополнительный дифференциальный каскад 9, неинвертирующий вход которого подключен к коллектору второго входного транзистора 6 и второму двухполюснику нагрузки 8, инвертирующий вход 4 связан с выходом каскодного усилителя 5, а выход подключен к базам первого 1 и второго 6 входных транзисторов.This goal is achieved in that in the differential amplifier of figure 1, containing the first input transistor 1, the emitter of which is connected to the first input 2 of the cascode amplifier and the first auxiliary resistor 3, the first two-terminal load 4, which is connected to the collector of the first input transistor 1 and the first output 5 cascode amplifier, the second auxiliary transistor 6, the emitter of which is connected to the second auxiliary resistor 7, the base is connected to the base of the first input transistor 1, and the collector is connected to the second two load element 8, new elements and connections are provided - an additional differential stage 9 is introduced into the circuit, the non-inverting input of which is connected to the collector of the second input transistor 6 and the second two-terminal load 8, the inverting input 4 is connected to the output of the cascode amplifier 5, and the output is connected to the bases of the first 1 and 6 second input transistors.

Схема заявляемого устройства в соответствии с п.1 формулы изобретения показана на фиг.2.A diagram of the inventive device in accordance with claim 1 of the claims is shown in figure 2.

На фиг.3 и 4 показаны частные варианты построения дополнительного дифференциального каскада 9, соответствующие п.2 и п.3 формулы изобретения.Figure 3 and 4 show particular options for constructing an additional differential cascade 9, corresponding to claim 2 and claim 3 of the claims.

На фиг.5 представлен КУ, соответствующий п.4 формулы изобретения.Figure 5 presents KU corresponding to claim 4 of the claims.

На фиг.6 показана схема операционного усилителя на основе заявляемого КУ для случая, когда дополнительный дифференциальный каскад 9 выполнен на основе фиг.3 (п.2 формулы изобретения).Figure 6 shows a diagram of an operational amplifier based on the claimed KU for the case when an additional differential stage 9 is made on the basis of figure 3 (claim 2).

На фиг.7 показана схема операционного усилителя на основе заявляемого КУ для случая, когда дополнительный дифференциальный каскад 9 выполнен на основе фиг.4 (п.3 формулы изобретения).In Fig.7 shows a diagram of an operational amplifier based on the claimed KU for the case when an additional differential stage 9 is made on the basis of Fig.4 (claim 3 of the claims).

На фиг.8 показана схема операционного усилителя на основе заявляемого КУ, соответствующего структурной схеме фиг.5 (п.4 формулы изобретения).On Fig shows a diagram of an operational amplifier based on the inventive KU corresponding to the structural diagram of figure 5 (paragraph 4 of the claims).

На фиг.9 и 10 показаны схемы операционного усилителя на основе известного КУ-прототипа (фиг.9) и предлагаемого КУ (фиг.10) в среде компьютерного моделирования PSpice, а на фиг.11 представлены результаты их компьютерного моделирования.Figures 9 and 10 show the operational amplifier circuitry based on the well-known KU-prototype (Fig. 9) and the proposed KU (Fig. 10) in the PSpice computer simulation environment, and Fig. 11 shows the results of their computer simulation.

На фиг.12 показана схема операционного усилителя, соответствующего фиг.7 в среде компьютерного моделирования PSpice, а на фиг.13 представлены результаты компьютерного моделирования данной схемы, а также схемы КУ-прототипа фиг.9.On Fig shows a diagram of the operational amplifier corresponding to Fig.7 in the computer simulation environment PSpice, and Fig.13 presents the results of computer simulations of this circuit, as well as the scheme of the KU-prototype of Fig.9.

На фиг.14 и 15 показаны схемы предлагаемого (фиг.14) и известного (фиг.15) КУ в структуре операционных усилителей для случая, когда в качестве двухполюсников нагрузки 4 и 8 используются резисторы, а на фиг.16 представлены сравнительные результаты их компьютерного моделирования.On Fig and 15 shows a diagram of the proposed (Fig) and known (Fig) KU in the structure of operational amplifiers for the case when resistors are used as two-terminal loads 4 and 8, and Fig. 16 shows the comparative results of their computer modeling.

На фиг.17 представлена схема одного из вариантов предлагаемого (фиг.8) КУ в структуре операционного усилителя в среде компьютерного моделирования PSpice, а на фиг.18 представлены результаты расчета амплитудно-частотных характеристик сравниваемых КУ.On Fig presents a diagram of one of the options proposed (Fig) KU in the structure of the operational amplifier in the computer simulation environment PSpice, and Fig. 18 presents the results of calculating the amplitude-frequency characteristics of the compared KU.

Дифференциальный усилитель фиг.2 содержит первый входной транзистор 1, эмиттер которого соединен с первым входом 2 каскодного усилителя и первым вспомогательным резистором 3, первый двухполюсник нагрузки 4, который соединен с коллектором первого входного транзистора 1 и первым выходом 5 каскодного усилителя, второй вспомогательный транзистор 6, эмиттер которого соединен со вторым вспомогательным резистором 7, база подключена к базе первого входного транзистора 1, а коллектор связан со вторым двухполюсником нагрузки 8. В схему введен дополнительный дифференциальный каскад 9, неинвертирующий вход которого подключен к коллектору второго входного транзистора 6 и второму двухполюснику нагрузки 8, инвертирующий вход связан с выходом каскодного усилителя 5, а выход подключен к базам первого 1 и второго 6 входных транзисторов.The differential amplifier of figure 2 contains a first input transistor 1, the emitter of which is connected to the first input 2 of the cascode amplifier and the first auxiliary resistor 3, the first two-terminal load 4, which is connected to the collector of the first input transistor 1 and the first output 5 of the cascode amplifier, the second auxiliary transistor 6 , the emitter of which is connected to the second auxiliary resistor 7, the base is connected to the base of the first input transistor 1, and the collector is connected to the second two-terminal load 8. The circuit is supplemented with Tel'nykh differential stage 9, a non-inverting input of which is connected to the collector of the second input transistor 6 and the second two-terminal load 8, an inverting input connected to the output of cascode amplifier 5, and an output connected to the bases of the first 1 and second input transistors 6.

В частном случае на фиг.3 в соответствии с п.2 формулы изобретения дополнительный дифференциальный каскад выполнен на основе первого дополнительного транзистора 10, коллектор которого является выходом дополнительного дифференциального каскада, эмиттер - неинвертирующим входом дополнительного дифференциального каскада, а база - инвертирующим входом дополнительного дифференциального каскада.In the particular case of Fig. 3, in accordance with claim 2, the additional differential stage is based on the first additional transistor 10, the collector of which is the output of the additional differential stage, the emitter is the non-inverting input of the additional differential stage, and the base is the inverting input of the additional differential stage .

На фиг.4 в соответствии с п.3 формулы изобретения дополнительный дифференциальный каскад выполнен на основе второго 11 и третьего 12 дополнительных транзисторов, объединенные эмиттеры которых подключены к источнику опорного тока 13, причем база второго дополнительного транзистора является неинвертирующим входом дополнительного дифференциального каскада, база третьего дополнительного транзистора 12 является инвертирующим входом дополнительного дифференциального каскада, а коллектор третьего дополнительного транзистора 12 - выходом дополнительного дифференциального каскада.In Fig. 4, in accordance with claim 3, the additional differential stage is based on the second 11 and third 12 additional transistors, the combined emitters of which are connected to the reference current source 13, the base of the second additional transistor being a non-inverting input of the additional differential stage, the base of the third additional transistor 12 is the inverting input of the additional differential stage, and the collector of the third additional transistor 12 is the output of additional ADDITIONAL differential stage.

На фиг.5 в соответствии с п.4 формулы изобретения инвертирующий вход дополнительного дифференциального каскада 1 связан с выходом 5 каскодного усилителя через дополнительный буферный усилитель 14, выход которого 15 является вспомогательным выходом расходного усилителя.In Fig. 5, in accordance with claim 4, the inverting input of the additional differential stage 1 is connected to the output 5 of the cascode amplifier through an additional buffer amplifier 14, the output of which 15 is an auxiliary output of the consumable amplifier.

На фиг.6, 7 и 8, которые иллюстрируют применение предлагаемого КУ в схемах различных операционных усилителей, ко входам 2 и 16 КУ подключен входной дифференциальный каскад на транзисторах 17, 18 и источнике тока 19.6, 7 and 8, which illustrate the application of the proposed KU in the circuits of various operational amplifiers, an input differential stage on transistors 17, 18 and a current source 19 is connected to the inputs 2 and 16 of the KU.

Рассмотрим работу заявляемого ДУ.Consider the work of the claimed remote control.

Коэффициент усиления по напряжению ДУ-прототипа фиг.1 зависит от величины эквивалентной выходной проводимости у_э узла 5:The voltage gain of the remote control prototype of figure 1 depends on the value of the equivalent output conductivity of the _e node 5:

где

- крутизна усиления сигнала со входа 2 КУ на выход 5 при коротком замыкании по выходу.Where

- the steepness of the amplification of the signal from input 2 KU to output 5 with a short circuit at the output.

Проводимость у_э складывается из трех составляющих (фиг.1) - выходной проводимости транзистора 1 (у₁), выходной проводимости двухполюсника нагрузки (у₄), обеспечивающего статический режим транзистора 1, и проводимости собственной нагрузки у_н:The conductivity at _e consists of three components (Fig. 1) - the output conductivity of the transistor 1 ( ₁ ), the output conductivity of a two-terminal load ( ₄ ), providing a static mode of the transistor 1, and the conductivity of its own load at _n :

При высокоомной нагрузке (у_н=0) и типовом построении двухполюсника нагрузки 4 на современных (например, SiGe) транзисторах с малым напряжением Эрли преобладает составляющая у₄, так как при R₃>>φ_т/I_э1 выполняется условие у₄>>y₁, где φ_т=26 мВ - температурный потенциал, I_э1 - статический ток эмиттера транзистора 1, R3 - сопротивление резистора 3. Поэтому в данных условиях предельный коэффициент усиления по напряжению ДУ-прототипаWith a high-impedance load (y _n = 0) and the typical construction of a two-terminal load 4 on modern (for example, SiGe) transistors with low Airlie voltage, the component in ₄ prevails, since for R ₃ >> φ _t / I _e1 the condition for ₄ >> y ₁ , where φ _t = 26 mV is the temperature potential, I _e1 is the static current of the emitter of transistor 1, R3 is the resistance of resistor 3. Therefore, under these conditions, the maximum voltage gain of the remote control prototype

В заявляемом устройстве фиг.2 обеспечивается взаимная компенсация в узле 5 двух идентичных проводимостей у₄ и у₈ двухполюсников нагрузки 4 и 8. Действительно, изменение выходного напряжения в узле 5 на величину u_вых=u₅ передается (с единичным коэффициентом усиления по напряжению) в коллектор транзистора 6 (

), что порождает в схеме фиг.2 появление токовIn the inventive device of figure 2, mutual compensation is provided in node 5 of two identical conductivities of ₄ and _{8 of the} two-

terminal load

4 and 8. Indeed, a change in the output voltage in node 5 by the value of u _o = u ₅ is transmitted (with a unit voltage gain) into the collector of transistor 6 (

), which gives rise to the appearance of currents in the circuit of Fig. 2

При идентичных сопротивлениях резисторов 3 и 7 (R3=R7) приращение тока i₈ за счет отрицательной обратной связи по петле «усилитель 9 - транзистор 6» передается в коллектор транзистора 6 (i_к6≈i₈) и создает затем в коллекторной цепи транзистора 1 приращение тока i_к1≈i₈, которое компенсирует приращение тока i₄ через выходную проводимость у₄:With identical resistances of resistors 3 and 7 (R3 = R7), the current increment i ₈ due to negative feedback through the loop "amplifier 9 - transistor 6" is transmitted to the collector of transistor 6 (i _k6 ≈i ₈ ) and then creates in the collector circuit of transistor 1 the current increment i _k1 ≈i ₈ , which compensates for the current increment i ₄ through the output conductivity at ₄ :

где K_i≈1 - коэффициент передачи по току i₈ от вывода коллектора транзистора 6 на выход 5 КУ.where K _i ≈1 is the current transfer coefficient i ₈ from the output of the collector of transistor 6 to the output of 5 KU.

В результате в узле 5 суммарное приращение тока уменьшаетсяAs a result, in node 5, the total current increment decreases

Или после преобразований формулы (7)Or after transformations of the formula (7)

Таким образом, эффективное значение выходной проводимости двухполюсника 4Thus, the effective value of the output conductivity of the two-terminal 4

где K_i≈1;where K _i ≈1;

К_Y=у₈/у₄≈1 - коэффициент асимметрии выходных проводимостей двухполюсников нагрузки 4 и 8.To _Y = y ₈ / y ₄ ≈1 is the asymmetry coefficient of the output conductivity of the two-terminal load 4 and 8.

Так как двухполюсники нагрузки 4 и 8 выполняются идентичными, то K_Y≈1. Поэтому выигрыш по предельному коэффициенту усиления, который реализуется в заявленной схеме при данных ограничениях на у_н и у₁, достигает значений N_к>>1, гдеSince the bipolar loads 4 and 8 are identical, then K _Y ≈1. Therefore, the gain in the limiting gain, which is realized in the claimed scheme under the given restrictions on y _n and y ₁ , reaches the values of N _k >> 1, where

В этих условиях предельные значения К_у.max в схеме фиг.2 ограничивается величинойUnder these conditions, the limiting values of K _y.max in the scheme of figure 2 is limited to

где у_н - проводимость нагрузки, y₁ - выходная проводимость транзистора 1. Однако при рациональном выборе параметров элементов у₄, у_н, у₁ и у₈ в предлагаемой схеме обеспечивается дальнейшее повышение K_у.max. where y _n is the conductivity of the load, y ₁ is the output conductivity of the transistor 1. However, with a rational choice of the parameters of the elements y ₄ , y _n , y ₁ and y ₈ in the proposed scheme, a further increase in K _{y.max is provided.}

Действительно, первая существенная особенность предлагаемого КУ состоит в том, что в нем обеспечивается взаимная компенсация не только выходных проводимостей двухполюсников нагрузки 8 и 4, но и выходных проводимостей транзисторов 1 и 6, а также выходной проводимости у_н, подключаемой к выходному узлу 5.Indeed, the first essential feature of the proposed CG is that it provides not only the mutual compensation of the output conductances two-terminal load 8 and 4, but the output conductances of transistors 1 and 6, and the output y _n conductivity to be connected to output node 5.

Общее условие минимизации влияния у_н, у₁, у₄ на К_у.max имеет следующий вид:The general condition for minimizing the influence of y _n , y ₁ , y ₄ on K _{y max} is as follows:

где

- проводимость дополнительной нагрузки (эквивалента у_н), специально подключаемой к коллектору транзистора 6 для минимизации влияния у_н на К_у.max. Where

- the conductivity of the additional load (equivalent to _n ), specially connected to the collector of transistor 6 to minimize the effect of y _n on K _{u max.}

Учитывая, что у₈=у₄, у₁=у₆,

, в схеме фиг.2 обеспечивается полная компенсация всех паразитных импедансов, определяющих предельный коэффициент усиления К_у.Given that y ₈ = y ₄ , y ₁ = y ₆ ,

, in the circuit of figure 2 provides full compensation of all spurious impedances that determine the limiting gain K _y .

Вторая существенная особенность КУ фиг.4 - возможность применения резисторов в качестве двухполюсников 4 и 8 (фиг.14).The second significant feature of the control unit of Fig. 4 is the possibility of using resistors as bipolar 4 and 8 (Fig. 14).

Третья существенная особенность предлагаемого КУ - высокая симметрия статического режима транзисторов 1 и 6 по напряжению коллектор-базы. В сравнении с прототипом и другими известными схемами КУ это существенно уменьшает э.д.с. смещения нуля ОУ на его основе.The third essential feature of the proposed KU is the high symmetry of the static mode of transistors 1 and 6 in terms of the voltage of the collector base. In comparison with the prototype and other well-known schemes KU it significantly reduces the emf OA zero bias based on it.

Четвертая существенная особенность заявляемого КУ - высокая симметрия статического режима транзисторов 1 и 6 по величине коллекторного тока. Это обеспечивается, например, применением в качестве подсхемы 9 дифференциального каскада фиг.4 с одинаковыми токами базы входных транзисторов. В целом это уменьшает статические погрешности ОУ на основе предлагаемого устройства.The fourth essential feature of the claimed KU is the high symmetry of the static mode of transistors 1 and 6 in terms of collector current. This is ensured, for example, by using as a subcircuit 9 a differential stage of FIG. 4 with the same base current of the input transistors. In general, this reduces the static errors of the op-amp based on the proposed device.

Источники информацииInformation sources

1. Патент США №4600893.1. US patent No. 4600893.

2. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001. - С.243-244.2. Operational amplifiers and comparators [Text]. - M .: Dodeka-XXI Publishing House, 2001. - S.243-244.

3. Матавкин В.В. Быстродействующие операционные усилители [Текст] / В.В.Матавкин. - М., «Радио и связь», 1989.3. Matavkin VV High-speed operational amplifiers [Text] / V.V. Matavkin. - M., "Radio and Communications", 1989.

4. Патент США №6456162.4. US Patent No. 6456162.

5. Патент США №6501333.5. US patent No. 6501333.

6. Патент США №6542030.6. US patent No. 6542030.

7. Патент США №4293824.7. US patent No. 4293824.

8. Патент США №5734296.8. US Patent No. 5734296.

9. Патент США №5420540.9. US patent No. 5420540.

10. Патент США №5523718.10. US patent No. 5523718.

11. Патент США №4644295.11. US patent No. 4644295.

12. Ежков Ю.С. Справочник по схемотехнике усилителей. - М., Радиософт, 2002. - С.87, рис.5.20, 5.21.12. Ezhkov Yu.S. Handbook of amplifier circuitry. - M., Radiosoft, 2002. - P.87, Fig. 5.20, 5.21.

Claims

1. Cascode amplifier containing the first input transistor (1), the emitter of which is connected to the first input (2) of the cascode amplifier and the first auxiliary resistor (3), the first two-terminal load (4), which is connected to the collector of the first input transistor (1) and the first output (5) of the cascode amplifier, the second auxiliary transistor (6), the emitter of which is connected to the second auxiliary resistor (7), the base is connected to the base of the first input transistor (1), and the collector is connected to the second bipolar load (8), characterized in h then an additional differential cascade (9) is introduced into the circuit, the non-inverting input of which is connected to the collector of the second input transistor (6) and the second two-pole load (8), the inverting input is connected to the output of the cascode amplifier (5), and the output is connected to the bases of the first (1) ) and the second (6) input transistor.

2. The device according to claim 1, characterized in that the additional differential stage is based on the first additional transistor (10), whose collector is the output of the additional differential stage, the emitter is the non-inverting input of the additional differential stage, and the base is the inverting input of the additional differential stage.

3. The device according to claim 1, characterized in that the additional differential stage is based on the second (11) and third (12) additional transistors, the combined emitters of which are connected to a reference current source (13), the base of the second additional transistor being a non-inverting input additional differential cascade, the base of the third additional transistor (12) is the inverting input of the additional differential cascade, and the collector of the third additional transistor (12) is the output of the additional body differential cascade.

4. The device according to claim 1, characterized in that the inverting input of the additional differential stage (1) is connected to the output (5) of the cascode amplifier (5) through an additional buffer amplifier (14), the output of which (15) is an auxiliary output of the cascode amplifier.

5. The device according to claim 1, characterized in that the emitter of the second input transistor (6) is used as the second input (16) of the cascode amplifier.