RU2290684C1 - Device for servicing of various priority calls of computer system users - Google Patents

Device for servicing of various priority calls of computer system users Download PDF

Info

Publication number
RU2290684C1
RU2290684C1 RU2005115294/09A RU2005115294A RU2290684C1 RU 2290684 C1 RU2290684 C1 RU 2290684C1 RU 2005115294/09 A RU2005115294/09 A RU 2005115294/09A RU 2005115294 A RU2005115294 A RU 2005115294A RU 2290684 C1 RU2290684 C1 RU 2290684C1
Authority
RU
Russia
Prior art keywords
priority
inputs
outputs
input
output
Prior art date
Application number
RU2005115294/09A
Other languages
Russian (ru)
Inventor
Сергей Владимирович Гусев (RU)
Сергей Владимирович Гусев
Ян Миланович Копчак (RU)
Ян Миланович Копчак
Игорь Борисович Паращук (RU)
Игорь Борисович Паращук
Олег Игоревич Пантюхин (RU)
Олег Игоревич Пантюхин
Original Assignee
Военная академия связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия связи filed Critical Военная академия связи
Priority to RU2005115294/09A priority Critical patent/RU2290684C1/en
Application granted granted Critical
Publication of RU2290684C1 publication Critical patent/RU2290684C1/en

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Abstract

FIELD: computer engineering, data exchange systems, local networks.
SUBSTANCE: device consists of N ≥ 2 users blocks, timing pulse generator, OR element, NAND element, selector-multiplexer, N input NAND elements, priorities encipherer, priorities analyzers, priorities authenticator.
EFFECT: increased authentication reliability of users, who generate call signals to computer system resources in the condition of real dynamics of functioning process of a data exchange system and local networks, that is uncertainty about real user number.
4 cl, 8 dwg

Description

Изобретение относится к области вычислительной техники и может быть использовано в системах обмена данными и локальных вычислительных сетях (ЛВС).The invention relates to the field of computer technology and can be used in data exchange systems and local area networks (LAN).

Известно многоканальное устройство с динамическим изменением приоритета по авт. св. СССР №1562912, G 06 F 9/46, 1990, бюл. №17, содержащее N≥2 абонентских блоков, счетчик, элемент И, генератор тактовых импульсов, делитель, блок анализа приоритетов и блок наращивания приоритета.Known multi-channel device with dynamic priority change by ed. St. USSR No. 1562912, G 06 F 9/46, 1990, bull. No. 17, containing N≥2 subscriber units, a counter, an AND element, a clock, a divider, a priority analysis unit and a priority building unit.

Недостатком данного устройства является относительно большое время обслуживания запросов абонентов вычислительной системы с низким приоритетом.The disadvantage of this device is the relatively large time servicing requests of subscribers of a computing system with a low priority.

Известно устройство обслуживания запросов пользователей вычислительной системы, содержащее N≥2 абонентских блоков, счетчик, элемент И, генератор тактовых импульсов, делитель, N-входовый элемент ИЛИ-НЕ, мультиплексор и инвертор (см. авт. св. СССР №2140666, G 06 F 9/46, 1999, бюл. №30).A device for servicing user requests of a computing system comprising N≥2 subscriber units, a counter, an I element, a clock generator, a divider, an N-input element OR NOT, a multiplexer and an inverter (see ed. St. USSR No. 2140666, G 06 F 9/46, 1999, bull. No. 30).

Однако данное устройство имеет относительно невысокую надежность и низкое быстродействие, обусловленные большим количеством взаимоувязанных элементов, входящих в его состав.However, this device has a relatively low reliability and low speed, due to the large number of interconnected elements included in its composition.

Наиболее близким по технической сущности к заявляемому устройству (прототипом) является устройство обслуживания разноприоритетных запросов абонентов вычислительной системы (см. патент РФ №2186420, G 06 F 9/46, 2002, бюл. №21), содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор. При этом выход генератора тактовых импульсов подключен к тактовым входам каждого из N абонентских блоков. Запросные входы и К-разрядные входы "Код максимального времени ожидания" каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими запросными входами и К-разрядными входами "Код максимального времени ожидания" устройства. Входы "Обнуление" каждого из N абонентских блоков являются соответствующими входами "Обнуление" устройства. Каждый из N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов. Выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ. Каждый и, n=1, 2, ..., N, инверсный вход первого и второго шифраторов приоритетов подключен соответственно к первому и второму сигнальному выходу ((N+1)-n)-го абонентского блока. Выход элемента ИЛИ подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, а выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства. Управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ. Каждый из J, где J=]log2N[, инверсных выходов первого и второго шифраторов приоритетов подключены к соответствующим J первичным входам и соответствующим J вторичным входам селектора-мультиплексора, J-разрядный выход селектора-мультиплексора является J-разрядным выходом "Код подлежащего обслуживанию абонента" устройства.The closest in technical essence to the claimed device (prototype) is a device for servicing multi-priority requests of subscribers of a computing system (see RF patent No. 2186420, G 06 F 9/46, 2002, bull. No. 21), containing N≥2 subscriber units, generator clock pulses, the first and second N-input NAND elements, the first and second priority encoders, the OR element, the NAND element and the selector-multiplexer. The output of the clock generator is connected to the clock inputs of each of the N subscriber units. The request inputs and K-bit inputs "Code of maximum latency" of each of the N subscriber units, where K≥2 is the capacity of the code of the maximum time to wait for service requests, are the corresponding request inputs and K-bit inputs of the Code maximum latency of the device. The “Zero” inputs of each of the N subscriber units are the corresponding “Zero" inputs of the device. Each of the N inputs of the first and second N-input elements is NOT connected to the corresponding N inverse inputs of the first and second priority encoders, respectively. The outputs of the first and second N-input elements AND are NOT connected respectively to the second and first inputs of the OR element. Each and, n = 1, 2, ..., N, inverse input of the first and second priority encoders are connected respectively to the first and second signal output of the ((N + 1) -n) -th subscriber unit. The output of the OR element is connected to the second input of the AND-NOT element, the first input of which is the polling input of the device, and the output of the AND-NOT element is connected to the inverse enable input of the selector-multiplexer and is the enable output of the device. The control input of the selector-multiplexer is connected to the second input of the OR element. Each of J, where J =] log 2 N [, the inverse outputs of the first and second priority encoders are connected to the corresponding J primary inputs and the corresponding J secondary inputs of the selector-multiplexer, the J-bit output of the selector-multiplexer is a J-bit output "Subject code customer service "device.

В прототипе реализуется возможность повышения быстродействия и надежности за счет сокращения количества элементов, входящих в состав устройства обслуживания разно-приоритетных запросов абонентов вычислительной системы.The prototype implements the possibility of increasing speed and reliability by reducing the number of elements that make up the device for servicing different-priority requests of subscribers of a computer system.

Однако прототип имеет недостаток - относительно низкую достоверность аутентификации абонента, инициирующего сигнал запроса в ходе одновременного доступа большого числа абонентов к ресурсам реально функционирующей вычислительной системы в различных условиях априорной неопределенности, в частности, в условиях недостоверности (недостаточности, неполноты и противоречивости) результатов определения наименьшего номера абонента. Данное устройство позволяет с высокой достоверностью обслуживать разноприоритетные запросы абонентов вычислительной системы в ситуациях, в которых абонент однозначно аутентифицирован - наивысший приоритет абонента в общем потоке разноприоритетных запросов количественно задан и непротиворечив, в то время как в подавляющем большинстве ситуаций, реально возникающих в рамках реального процесса функционирования систем обмена данными с множественным доступом, наивысший приоритет абонента может быть в текущем масштабе времени распознан (определен) лишь качественно (на качественном уровне - недостоверно, недостаточно, неполно), и в динамике функционирования вычислительной системы достоверные решения о наименьшем номере абонента (т.е. о его наивысшем приоритете) в таких ситуациях традиционно принимаются, опираясь на математические методы принятия решений в слабоструктурированных задачах.However, the prototype has a drawback - the relatively low reliability of the authentication of the subscriber initiating the request signal during the simultaneous access of a large number of subscribers to the resources of a really functioning computing system in various conditions of a priori uncertainty, in particular, in the conditions of unreliability (insufficiency, incompleteness and inconsistency) of the results of determining the smallest number subscriber. This device allows with high reliability to serve the multi-priority requests of subscribers of the computing system in situations in which the subscriber is uniquely authenticated - the highest priority of the subscriber in the general stream of multi-priority requests is quantitatively set and consistent, while in the vast majority of situations that actually arise within the real process of functioning multiple access data exchange systems, the highest priority of the subscriber can be in the current time scale of recognition (defined) only qualitatively (at a qualitative level - unreliable, insufficient, incomplete), and in the dynamics of the functioning of the computer system reliable decisions about the lowest subscriber number (i.e., about his highest priority) in such situations are traditionally made based on mathematical methods of adoption solutions in poorly structured problems.

Под "аутентификацией" абонента понимается динамическое распознавание (определение) приоритета абонента - принятие решения о наименьшем номере абонента в динамике функционирования вычислительной системы (в режиме реального времени), с учетом возможного перераспределения приоритетов, смены полномочий и иных дестабилизирующих факторов.The “authentication” of the subscriber is understood as the dynamic recognition (determination) of the priority of the subscriber - making a decision on the lowest number of the subscriber in the dynamics of the functioning of the computer system (in real time), taking into account the possible redistribution of priorities, change of authority and other destabilizing factors.

Под "обслуживанием" понимается совокупность действий вычислительной системы, включающая выборку запроса из очереди, выделение ему ресурса, а также проведение завершающих операций. Запрос - посылка сигнала, инициирующего ответ. Входное сообщение, содержащее требование к системе на выделение ресурса.By “maintenance” is meant a set of actions of a computing system, including fetching a request from a queue, allocating a resource to it, as well as carrying out final operations. Request - sending a signal initiating a response. An input message containing a system requirement for a resource allocation.

Под "приоритетом" понимается число, предписанное задаче, процессу или операции, определяющее очередность их выполнения или обслуживания. Чем меньше число, тем выше уровень приоритета.“Priority” refers to the number assigned to a task, process, or operation that determines the order in which they are performed or serviced. The lower the number, the higher the priority level.

Целью предлагаемого изобретения является создание устройства обслуживания разноприоритетных запросов абонентов вычислительной системы, обеспечивающего повышение достоверности аутентификации абонентов, генерирующих сигналы запросов к ресурсам вычислительной системы в условиях, присущих реальной динамике процесса функционирования систем обмена данными и ЛВС, т.е. в условиях неопределенности (недостоверности, недостаточности, неполноты и противоречивости) данных об истинном номере абонента, устройства, способного в текущем масштабе времени определить приоритет абонента, номер которого может быть распознан как количественно, так и качественно - недостоверно, недостаточно, неполно.The aim of the invention is to provide a device for servicing multi-priority requests of subscribers of a computer system, which provides increased reliability of authentication of subscribers generating request signals to resources of a computer system under conditions inherent in the real dynamics of the functioning of data exchange and LAN systems, i.e. in conditions of uncertainty (inaccuracy, insufficiency, incompleteness and inconsistency) of data on the true number of the subscriber, a device capable of determining the priority of the subscriber in the current time scale, the number of which can be recognized both quantitatively and qualitatively - unreliable, insufficient, incomplete.

Указанная цель достигается тем, что в известное устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор, J-разрядный, где J=]log2N[, выход которого является J-разрядным выходом «Код подлежащего обслуживанию абонента» устройства, выход генератора тактовых импульсов подключен к тактовьм входам каждого из N абонентских блоков, запросные входы и K-разрядные входы «Код максимального времени ожидания» каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N K-разрядными входами «Код максимального времени ожидания» устройства, входы «Обнуление» каждого из N абонентских блоков являются соответствующими N входами «Обнуление» устройства, N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов, выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ, выход которого подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства, управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ, n-е инверсные входы первого и второго шифраторов приоритетов, где n=1, 2, ..., N, подключены соответственно к первому и второму сигнальным выходам ((N+1)-n)-го абонентского блока, дополнительно включены первый и второй анализаторы приоритетов, предназначенные для предварительного анализа данных об истинном приоритете абонента для очереди разноприоритетных запросов соответственно первого и второго порядка и аутентификатор приоритетов, предназначенный для записи, хранения результатов анализа приоритетов и математически корректной верификации абонента с наивысшим приоритетом, путем преобразования распознанных неоднозначно исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы. При этом каждый из J инверсных выходов первого и второго шифраторов приоритетов подключены к J входам соответственно первого и второго анализаторов приоритетов, J-разрядные выходы которых соединены соответственно с вторым и первым J-разрядными входами аутентификатора приоритетов. Контрольные выходы первого и второго анализаторов приоритетов подключены соответственно к второму и первому контрольным входам аутентификатора приоритетов, первая группа J выходов и вторая группа J выходов которого соединены с соответственно с первой и второй группами J информационных входов селектора-мультиплексора и подключены к группам J прямых выходов соответственно второго и первого анализаторов приоритетов.This goal is achieved by the fact that in the known device for servicing multi-priority requests of subscribers of a computing system, comprising N≥2 subscriber units, a clock, the first and second N-input elements AND, the first and second priority encoders, the OR element, the And element NOT and a selector-multiplexer, J-bit, where J =] log 2 N [, the output of which is the J-bit output "Subscriber code to be serviced" of the device, the output of the clock generator is connected to the clock inputs of each of N subscriber units shackles, request inputs and K-bit inputs “Code of maximum waiting time” of each of N subscriber units, where K≥2 is the capacity of the code of maximum time to wait for service requests, are the corresponding N request inputs and N K-bit inputs “Code of maximum waiting time "Device, inputs" Zeroing "of each of the N subscriber units are the corresponding N inputs" Zeroing "of the device, N inputs of the first and second N-input elements are NOT connected to the corresponding N inverse inputs, respectively of the second and second priority encoders, the outputs of the first and second N-input elements AND are NOT connected respectively to the second and first inputs of the OR element, the output of which is connected to the second input of the AND gate, the first input of which is a polling input of the device, the output of the And NOT connected to the inverse enable input of the selector-multiplexer and is the enable output of the device, the control input of the selector-multiplexer is connected to the second input of the OR element, the nth inverse inputs of the first and second encoders are priority s, where n = 1, 2, ..., N, are connected respectively to the first and second signal outputs of the ((N + 1) -n) -th subscriber unit, the first and second priority analyzers for preliminary data analysis are additionally included about the true priority of the subscriber for the queue of multi-priority requests of the first and second order, respectively, and a priority authenticator designed to record, store the results of the analysis of priorities and mathematically correct verification of the subscriber with the highest priority, by converting the ambiguously identified source data characterizing the priority of subscribers to a form suitable for unambiguous adoption of a reliable decision about the priority level of a particular subscriber of a computing system. Moreover, each of the J inverse outputs of the first and second priority encoders are connected to the J inputs of the first and second priority analyzers, respectively, whose J-bit outputs are connected to the second and first J-bit inputs of the priority authenticator, respectively. The control outputs of the first and second priority analyzers are connected respectively to the second and first control inputs of the priority authenticator, the first group of J outputs and the second group of J outputs of which are connected to the first and second groups of information inputs of the selector-multiplexer, respectively, and connected to the groups of direct outputs J, respectively second and first priority analyzers.

Первый анализатор приоритетов состоит из первого селектора и первого преобразователя, предназначенного для регистрации данных, характеризующих приоритет абонентов для очереди первого порядка и преобразования этих данных из параллельного кода в последовательный. При это J-разрядный выход первого преобразователя является J-разрядным выходом первого анализатора приоритетов, выход передачи первого преобразователя является контрольным выходом первого анализатора приоритетов, разрешающий выход первого преобразователя соединен с инверсным разрешающим входом первого селектора, J выходов которого являются группой соответствующих J прямых выходов первого анализатора приоритетов. Запрещающий вход первого преобразователя подключен к запрещающему выходу первого селектора, J входов которого соединены с соответствующими J входами первого преобразователя и являются соответствующими J входами первого анализатора приоритетов.The first priority analyzer consists of a first selector and a first converter for registering data characterizing the priority of subscribers for a first-order queue and converting this data from parallel to serial code. Moreover, the J-bit output of the first converter is the J-bit output of the first priority analyzer, the transmission output of the first converter is the control output of the first priority analyzer, the enable output of the first converter is connected to the inverse enable input of the first selector, the J outputs of which are a group of corresponding J direct outputs of the first priority analyzer. The inhibitory input of the first converter is connected to the inhibitory output of the first selector, the J inputs of which are connected to the corresponding J inputs of the first converter and are the corresponding J inputs of the first priority analyzer.

Второй анализатор приоритетов состоит из второго селектора и второго преобразователя, предназначенного для регистрации данных, характеризующих приоритет для очереди второго порядка и преобразования этих данных из параллельного кода в последовательный. При этом J-разрядный выход второго преобразователя является J-разрядным выходом второго анализатора приоритетов, выход передачи второго преобразователя является контрольным выходом второго анализатора приоритетов, разрешающий выход второго преобразователя соединен с инверсным разрешающим входом второго селектора, J выходов которого являются группой соответствующих J прямых выходов второго анализатора приоритетов. Запрещающий вход второго преобразователя подключен к запрещающему выходу второго селектора, J входов которого соединены с соответствующими J входами второго преобразователя и являются соответствующими J входами второго анализатора приоритетов.The second priority analyzer consists of a second selector and a second converter designed to register data characterizing the priority for the second order queue and convert this data from parallel to serial code. In this case, the J-bit output of the second converter is the J-bit output of the second priority analyzer, the transmission output of the second converter is the control output of the second priority analyzer, the enable output of the second converter is connected to the inverse enable input of the second selector, J outputs of which are a group of corresponding J direct outputs of the second priority analyzer. The inhibitory input of the second converter is connected to the inhibitory output of the second selector, the J inputs of which are connected to the corresponding J inputs of the second converter and are the corresponding J inputs of the second priority analyzer.

Аутентификатор приоритетов состоит из программируемого вычислителя, первого и второго запоминающих элементов, предназначенных для записи и хранения кода, содержащего верифицированные результаты анализа приоритетов - кода, соответствующего наименьшему номеру абонентского блока, содержащему сигнал запроса из очереди соответственно второго и первого порядка. При этом J-разрядный вход I и J-разрядный вход Е программируемого вычислителя являются соответственно первым и вторым J-разрядными входами аутентификатора приоритетов, вход разрешения выходов А и вход разрешения выходов В программируемого вычислителя являются соответственно первым и вторым контрольными входами аутентификатора приоритетов, J выходов А и J выходов В программируемого вычислителя соединены соответственно с J входами первого и J входами второго запоминающих элементов. Причем J выходов первого и J выходов второго запоминающих элементов являются соответствующими J выходами соответственно первой и второй групп J выходов аутентификатора приоритетов.The priority authenticator consists of a programmable computer, the first and second storage elements intended for recording and storing a code containing verified results of priority analysis - a code corresponding to the lowest number of the subscriber unit containing the request signal from the queue, respectively, of the second and first order. In this case, the J-bit input I and the J-bit input E of the programmable calculator are, respectively, the first and second J-bit inputs of the priority authenticator, the enable input of outputs A and the input of the resolution of the outputs B of the programmable computer are the first and second control inputs of the priority authenticator, J outputs, respectively A and J outputs B of the programmable computer are connected respectively to the J inputs of the first and J inputs of the second storage elements. Moreover, the J outputs of the first and J outputs of the second storage elements are the corresponding J outputs of the first and second groups of outputs of the priority authenticator J, respectively.

Благодаря новой совокупности существенных признаков, за счет введения первого и второго анализатора приоритетов, обеспечивающих, соответственно, анализ данных об истинном номере абонента для очереди первого и второго порядка, с точки зрения достоверности распознавания приоритета абонента и за счет введения аутентификатора приоритетов, обеспечивающего математически корректную поддержку принятия (в динамике функционирования вычислительной системы) достоверного решения о наименьшем номере абонента (т.е. о его наивысшем приоритете), в заявленном устройстве достигается возможность предварительного анализа и верификации номера абонента, обуславливающая повышение достоверности аутентификации абонентов в условиях, присущих реальной динамике процесса функционирования систем обмена данными и ЛВС - в условиях недостоверности (недостаточности, неполноты, а зачастую и противоречивости) данных, характеризующих приоритет конкретного абонента при обслуживании разноприоритетных запросов.Thanks to a new set of essential features, by introducing the first and second priority analyzer, which, respectively, provide analysis of data on the true subscriber number for the first and second order queues, from the point of view of reliability of recognizing the priority of the subscriber and by introducing the priority authenticator, which provides mathematically correct support making (in the dynamics of the functioning of the computing system) a reliable decision about the lowest subscriber number (i.e., about his highest priority), in The claimed device achieves the possibility of preliminary analysis and verification of the subscriber’s number, which leads to an increase in the authenticity of authentication of subscribers in conditions inherent in the real dynamics of the functioning of data exchange systems and LANs - in conditions of inaccuracy (insufficiency, incompleteness, and often inconsistency) of data characterizing the priority of a particular subscriber when serving multi-priority requests.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности «новизна».The analysis of the prior art made it possible to establish that analogues that are characterized by a combination of features identical to all the features of the claimed technical solution are absent, which indicates the compliance of the claimed device with the patentability condition of "novelty".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности «изобретательский уровень».Search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the claimed object from the prototype showed that they do not follow explicitly from the prior art. The prior art also did not reveal the popularity of the impact provided by the essential features of the claimed invention, the transformations on the achievement of the specified technical result. Therefore, the claimed invention meets the condition of patentability "inventive step".

Заявленное устройство поясняется чертежами, на которых представлены:The claimed device is illustrated by drawings, on which are presented:

на фиг.1 - структурная схема устройства обслуживания разноприоритетных запросов абонентов вычислительной системы;figure 1 is a structural diagram of a device for servicing multi-priority requests of subscribers of a computing system;

на фиг.2 - структурная схема первого анализатора приоритетов;figure 2 is a structural diagram of a first priority analyzer;

на фиг.3 - структурная схема второго анализатора приоритетов;figure 3 is a structural diagram of a second priority analyzer;

на фиг.4 - структурная схема аутентификатора приоритетов;figure 4 is a structural diagram of a priority authenticator;

на фиг.5 - структурная схема абонентского блока;figure 5 is a structural diagram of a subscriber unit;

на фиг.6 - структура вычислительной системы;figure 6 - structure of the computing system;

на фиг.7 - размещение сигналов запросов в очереди второго порядка;Fig.7 - the placement of request signals in the second order queue;

на фиг.8 - порядок переноса запросов из очереди второго порядка в очередь первого порядка.on Fig - order transfer requests from the second order queue to the first order queue.

Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, изображенное на фиг.1, состоит из N≥2 абонентских блоков 11-1N (АБ), генератора тактовых импульсов 2, элемента ИЛИ 4, элемента И-НЕ 5, селектора-мультиплексора 6, первого 7 и второго 10 N-входовых элементов И-НЕ, первого 8 и второго 9 шифраторов приоритетов, первого 11 и второго 12 анализаторов приоритетов, аутентификатора приоритетов 13. При этом J-разрядный, где J=]log2N[, выход 65 селектора-мультиплексора 6 является J-разрядным выходом «Код подлежащего обслуживанию абонента» устройства. Выход 21 генератора тактовых импульсов 2 подключен к тактовым входам 0141-014N каждого из N абонентских блоков 11-1N, запросные входы 0111-011N и K-разрядные входы «Код максимального времени ожидания» 0121-012N каждого из N абонентских блоков 11-1N, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N K-разрядными входами «Код максимального времени ожидания» устройства. Входы «Обнуление» 0131-013N каждого из N абонентских блоков 11-1N являются соответствующими N входами «Обнуление» устройства. Каждый из N входов первого 7 и второго 10 N-входовых элементов И-НЕ (соответственно 711-71N и 1011-101N) подключены к соответствующим N инверсным входам (811-81N и 911-91N) соответственно первого 8 и второго 9 шифраторов приоритетов. Выходы первого 7 и второго 10 N-входовых элементов И-НЕ (соответственно 72 и 102) подключены соответственно к второму 42 и первому 41 входам элемента ИЛИ 4, выход 43 которого подключен к второму входу 52 элемента И-НЕ 5, первый вход 51 которого является опросным входом устройства. Выход 53 элемента И-НЕ 5 подключен к инверсному разрешающему входу 61 селектора-мультиплексора 6 и является разрешающим выходом устройства. Управляющий вход 64 селектора-мультиплексора 6 подключен к второму входу 42 элемента ИЛИ 4. При этом n-е, где n=1, 2, ..., N, инверсные входы (соответственно n-й вход 81n из 811-81N и n-й вход 91n из 911-91N) первого 8 и второго 9 шифраторов приоритетов подключены соответственно к первому 015(N-1)n и второму 016(N+1)-n сигнальным выходам ((N+1)-n)-го абонентского блока 1(N-1)-n. Каждый из J инверсных выходов (соответственно 821-82J и 921-91J) первого 8 и второго 9 шифраторов приоритетов подключены к J входам (1111-111J и 1211-121J) соответственно первого 11 и второго 12 анализаторов приоритетов, J-разрядные выходы 112 и 122 которых соединены соответственно с вторым 132 и первым 131 J-разрядными входами аутентификатора приоритетов 13. Контрольные выходы 114 и 124 первого 11 и второго 12 анализаторов приоритетов подключены соответственно к второму 136 и первому 135 контрольным входам аутентификатора приоритетов 13. При этом J выходов первой 1331-133J и второй 1341-134J группы J выходов аутентификатора приоритетов 13 соединены с соответствующими J входами соответственно первой 621-62J и второй 631-63J групп J информационных входов селектора-мультиплексора 6 и подключены к соответствующим J прямым выходам (1231-123J и 1131-113J) групп J прямых выходов соответственно второго 12 и первого 11 анализаторов приоритетов.The device for servicing multi-priority subscriber requests of the computing system shown in Fig. 1 consists of N≥2 subscriber units 1 1 -1 N (AB), a clock generator 2, an OR element 4, an NAND 5 element, a selector-multiplexer 6, the first 7 and second 10 N-input elements NAND, the first 8 and second 9 priority encoders, the first 11 and second 12 priority analyzers, the priority authenticator 13. Moreover, J-bit, where J =] log 2 N [, output 65 selector-multiplexer 6 is a J-bit output "Code subject to service subscriber enta "device. The output 21 of the clock 2 is connected to the clock inputs 014 1 -014 N of each of N subscriber units 1 1 -1 N , the request inputs 011 1 -011 N and K-bit inputs "Code maximum latency" 012 1 -012 N each of N subscriber units 1 1 -1 N , where K≥2 is the capacity of the code for the maximum waiting time for service requests, are the corresponding N request inputs and N K-bit inputs "Code maximum waiting time" of the device. Inputs “Zeroing” 013 1 -013 N of each of the N subscriber units 1 1 -1 N are the corresponding N inputs “Zeroing” of the device. Each of the N inputs of the first 7 and second 10 N-input elements AND-NOT (respectively 71 1 -71 N and 101 1 -101 N ) are connected to the corresponding N inverse inputs (81 1 -81 N and 91 1 -91 N ), respectively first 8 and second 9 priority scramblers. The outputs of the first 7 and second 10 N-input NAND elements (72 and 102, respectively) are connected respectively to the second 42 and first 41 inputs of the OR element 4, the output of which 43 is connected to the second input 52 of the AND-NOT 5 element, the first input 51 of which is the polling input of the device. The output 53 of the AND-NOT 5 element is connected to the inverse enable input 61 of the selector-multiplexer 6 and is the enable output of the device. The control input 64 of the selector-multiplexer 6 is connected to the second input 42 of the OR element 4. Moreover, the nth, where n = 1, 2, ..., N, are inverse inputs (respectively, the n-th input is 81 n out of 81 1 -81 N and n-th input 91 n of 91 1 -91 N ) of the first 8 and second 9 priority encoders are connected respectively to the first 015 (N-1) n and second 016 (N + 1) -n signal outputs ((N + 1 ) -n) -th subscriber unit 1 (N-1) -n . Each of the J inverse outputs (82 1 -82 J and 92 1 -91 J, respectively) of the first 8 and second 9 priority encoders are connected to the J inputs (111 1 -111 J and 121 1 -121 J ) of the first 11 and second 12 analyzers, respectively priorities, J-bit outputs 112 and 122 of which are connected respectively to the second 132 and first 131 J-bit inputs of the priority authenticator 13. The control outputs 114 and 124 of the first 11 and second 12 priority analyzers are connected to the second 136 and first 135 control inputs of the priority authenticator, respectively 13. In this case, the J outputs of the first 133 1 -1 33 J and second 134 1 -134 J groups of J outputs of the priority authenticator 13 are connected to the corresponding J inputs of the first 62 1 -62 J and second 63 1 -63 J of groups J of the information inputs of the selector-multiplexer 6, respectively, and connected to the corresponding J direct outputs ( 123 1 -123 J and 113 1 -113 J ) groups J of direct outputs of the second 12 and first 11 priority analyzers, respectively.

Число «N, (N≥2)» (абонентских блоков, входов, выходов и т.п.) определяется в соответствии с возможным количеством абонентов вычислительной системы и, как правило, составляет от 2 (двух) до 50 (пятидесяти). Число «K, (К≥2)» характеризует разрядность кода максимального времени ожидания обслуживания запросов абонентов и, как правило, составляет от 2 (двух) до 10 (десяти).The number "N, (N≥2)" (subscriber units, inputs, outputs, etc.) is determined in accordance with the possible number of subscribers of the computer system and, as a rule, ranges from 2 (two) to 50 (fifty). The number "K, (K≥2)" characterizes the capacity of the code for the maximum waiting time for servicing subscriber requests and, as a rule, ranges from 2 (two) to 10 (ten).

Первый анализатор приоритетов 11 (фиг.2) предназначен для предварительного анализа данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов первого порядка. Первый анализатор приоритетов 11 состоит из первого селектора 11.1 и первого преобразователя 11.2, J-разрядный выход которого является J-разрядным выходом 112 первого анализатора приоритетов 11. Выход передачи T×D первого преобразователя 11.2 является контрольным выходом 114 первого анализатора приоритетов 11. Разрешающий выход DSR первого преобразователя 11.2 соединен с инверсным разрешающим входом

Figure 00000002
первого селектора 11.1, J выходов которого являются соответствующими J прямыми выходами группы J прямых выходов 1131-113J первого анализатора приоритетов 11. Запрещающий вход DST первого преобразователя 11.2 подключен к запрещающему выходу МТ первого селектора 11.1, J входов которого соединены с соответствующими J входами первого преобразователя 11.2 и являются соответствующими J входами 1111-111J первого анализатора приоритетов 11.The first priority analyzer 11 (Fig. 2) is intended for preliminary analysis of data on the true number (priority) of a subscriber for a queue of first-priority requests of different priorities. The first priority analyzer 11 consists of a first selector 11.1 and a first converter 11.2, the J-bit output of which is the J-bit output 112 of the first priority analyzer 11. The transmission output T × D of the first converter 11.2 is the control output 114 of the first priority analyzer 11. The DSR enable output the first converter 11.2 is connected to an inverse enable input
Figure 00000002
the first selector 11.1, the J outputs of which are the corresponding J direct outputs of the group J of the direct outputs 113 1 -113 J of the first priority analyzer 11. The inhibit input DST of the first converter 11.2 is connected to the inhibit output MT of the first selector 11.1, the J inputs of which are connected to the corresponding J inputs of the first Converter 11.2 and are the corresponding J inputs 111 1 -111 J of the first priority analyzer 11.

Первый селектор 11.1 первого анализатора приоритетов 11 предназначен для осуществления процедуры селекции данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов первого порядка и принятия решения о математической природе этих данных - данные, характеризующих приоритет конкретного абонента определены (распознаны) однозначно или неоднозначно (недостоверно, неполно) и нуждаются в верификации. Первый селектор 11.1 может быть технически реализован в виде серийно выпускаемого селектора на КМДП-структурах с одним инверсным разрешающим входом и одним запрещающим выходом, на базе интегральной микросхемы серии 564 (например, SEL К564КП2), как показано в литературе [Мальцев П.П., Долидзе Н.С.и др. Цифровые интегральные микросхемы: справочник. - М.: Радио и связь, 1994. С.28-33].The first selector 11.1 of the first priority analyzer 11 is designed to perform the selection of data on the true number (priority) of the subscriber for a queue of different priority requests of the first order and decide on the mathematical nature of this data - data characterizing the priority of a particular subscriber is defined (recognized) unambiguously or ambiguously (not valid , incomplete) and need verification. The first selector 11.1 can be technically implemented as a commercially available selector on KMDP structures with one inverse enable input and one inhibit output, based on the 564 series integrated circuit (for example, SEL K564KP2), as shown in the literature [P. Maltsev, Dolidze N.S. et al. Digital Integrated Circuits: A Guide. - M .: Radio and communications, 1994. S. 28-33].

Первый преобразователь 11.2 первого анализатора приоритетов 11 предназначен для регистрации данных, характеризующих приоритет абонентов для очереди разноприоритетных запросов первого порядка и преобразования этих данных из параллельного кода в последовательный. Первый преобразователь 11.2 может быть технически реализован в виде универсального программируемого синхронно-асинхронного приемопередатчика на базе интегральной микросхемы PCI КР580ИК51, описанной в [Гришин Г.Г., Мошков А.А., Ольшанский О.В. и др. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. 2-е изд. - Л.: Судостроение, 1988. С.66-74, рис.3.14].The first converter 11.2 of the first priority analyzer 11 is intended for recording data characterizing the priority of subscribers for a queue of first-priority requests of different priorities and converting this data from parallel to serial code. The first converter 11.2 can be technically implemented in the form of a universal programmable synchronous-asynchronous transceiver based on the PCI integrated circuit КР580IK51 described in [Grishin G.G., Moshkov A.A., Olshansky O.V. and other Microprocessors: A reference guide for developers of ship REA. 2nd ed. - L .: Shipbuilding, 1988. S. 66-74, Fig. 3.14].

Второй анализатор приоритетов 12 (фиг.3) предназначен для предварительного анализа данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов второго порядка. Второй анализатор приоритетов 12 состоит из второго селектора 12.1 и второго преобразователя 12.2, J-разрядный выход которого является J-разрядным выходом 122 второго анализатора приоритетов 12. Выход передачи T×D второго преобразователя 12.2 является контрольным выходом 124 второго анализатора приоритетов 12. Разрешающий выход DSR второго преобразователя 12.2 соединен с инверсным разрешающим входом

Figure 00000003
второго селектора 12.1, J выходов которого являются соответствующими J прямыми выходами группы J прямых выходов 1231-123J второго анализатора приоритетов 12. Запрещающий вход DST второго преобразователя 12.2 подключен к запрещающему выходу МТ второго селектора 12.1, J входов которого соединены с соответствующими J входами второго преобразователя 12.2 и являются соответствующими J входами 1211-121J второго анализатора приоритетов 12.The second priority analyzer 12 (Fig. 3) is intended for preliminary analysis of data on the true number (priority) of a subscriber for a queue of second-priority requests of different priorities. The second priority analyzer 12 consists of a second selector 12.1 and a second converter 12.2, the J-bit output of which is the J-bit output 122 of the second priority analyzer 12. The transmission output T × D of the second converter 12.2 is the control output 124 of the second priority analyzer 12. The DSR enable output the second converter 12.2 is connected to an inverse enable input
Figure 00000003
the second selector 12.1, the J outputs of which are the corresponding J direct outputs of the group J of the direct outputs 123 1 -123 J of the second priority analyzer 12. The inhibit input DST of the second converter 12.2 is connected to the inhibit output MT of the second selector 12.1, the J inputs of which are connected to the corresponding J inputs of the second Converter 12.2 and are the corresponding J inputs 121 1 -121 J of the second priority analyzer 12.

Второй селектор 12.1 второго анализатора приоритетов 12 предназначен для осуществления процедуры селекции данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов второго порядка и принятия решения о математической природе этих данных - данные, характеризующие приоритет конкретного абонента, определены (распознаны) однозначно или неоднозначно (недостоверно, неполно) и нуждаются в верификации. Второй селектор 12.1 представляет собой серийно выпускаемый селектор на КМДП-структурах с одним инверсным разрешающим входом и одним запрещающим выходом, реализуемый на базе интегральной микросхемы серии 564 (например, SEL К564КП2), как показано в литературе [Мальцев П.П., Долидзе И.С.и др. Цифровые интегральные микросхемы: справочник. - М.: Радио и связь, 1994. С.28-33].The second selector 12.1 of the second priority analyzer 12 is designed to perform the procedure of selecting data on the true number (priority) of the subscriber for a queue of second-priority queries of different priorities and deciding on the mathematical nature of this data - data characterizing the priority of a particular subscriber is defined (recognized) unambiguously or ambiguously ( unreliable, incomplete) and need verification. The second selector 12.1 is a commercially available selector on KMDP structures with one inverse enable input and one inhibit output, implemented on the basis of the 564 series integrated circuit (for example, SEL K564KP2), as shown in the literature [P. Maltsev, I. Dolidze I. S. and others. Digital integrated circuits: a reference. - M .: Radio and communications, 1994. S. 28-33].

Второй преобразователь 12.2 второго анализатора приоритетов 12 предназначен для регистрации данных, характеризующих приоритет абонентов для очереди разноприоритетных запросов второго порядка и преобразования этих данных из параллельного кода в последовательный. Техническая реализация второго преобразователя 12.2 может быть осуществлена в виде типового универсального программируемого синхронно-асинхронного приемопередатчика, на базе интегральной микросхемы PCI КР580ИК51, описанной в [Гришин Г.Г., Мошков А.А., Ольшанский О.В. и др. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. 2-е изд. - Л.: Судостроение, 1988. С.66-74, рис.3.14].The second converter 12.2 of the second priority analyzer 12 is intended for recording data characterizing the priority of subscribers for a queue of second-priority requests of different priorities and converting this data from parallel to serial code. The technical implementation of the second converter 12.2 can be implemented in the form of a typical universal programmable synchronous-asynchronous transceiver based on the PCI integrated circuit КР580IK51, described in [Grishin G.G., Moshkov A.A., Olshansky O.V. and other Microprocessors: A reference guide for developers of ship REA. 2nd ed. - L .: Shipbuilding, 1988. S. 66-74, Fig. 3.14].

Аутентификатор приоритетов 13, структурная схема которого приведена на фиг.4, предназначен для записи, хранения результатов анализа приоритетов и математически корректной верификации наименьшего номера абонента (верификации абонента с наивысшим приоритетом) путем преобразования определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы.Priority authenticator 13, the structural diagram of which is shown in Fig. 4, is intended for recording, storing the results of priority analysis and mathematically correct verification of the lowest subscriber number (verification of the subscriber with the highest priority) by converting certain (recognized) ambiguously (inaccurate, incomplete) source data, characterizing the priority of subscribers, to a form suitable for unambiguous adoption of a reliable decision about the priority level of a particular subscriber of a computing system.

Аутентификатор приоритетов 13 состоит из программируемого вычислителя 13.1, первого 13.2 и второго 13.3 запоминающих элементов. При этом J-разрядный вход I и J-разрядный вход Е программируемого вычислителя 13.1 являются соответственно первым 131 и вторым 132 J-разрядными входами аутентификатора приоритетов 13. Вход OEI разрешения выходов А и вход ОЕE разрешения выходов В программируемого вычислителя 13.1 являются соответственно первым 135 и вторым 136 контрольными входами аутентификатора приоритетов 13, J выходов А (A1-AJ) и J выходов В (B1-BJ) программируемого вычислителя 13.1 соединены соответственно с J входами 13.2-11-13.2-1J первого 13.2 и J входами 13.3-11-13.3-1J второго 13.3 запоминающих элементов. Причем J выходов 13.2-21-13.2-2J первого 13.2 и J выходов 13.3-21-13.2-2J второго 13.3 запоминающих элементов являются соответствующими J выходами соответственно первой 1331-133J и второй 1341-134J групп J выходов аутентификатора приоритетов 13.The priority authenticator 13 consists of a programmable computer 13.1, the first 13.2 and the second 13.3 storage elements. Moreover, the J-bit input I and the J-bit input E of the programmable calculator 13.1 are respectively the first 131 and second 132 J-bit inputs of the priority authenticator 13. The input OE I enable outputs A and the input OE E enable outputs B of programmable calculator 13.1 are respectively the first 135 and the second 136 control inputs of the priority authenticator 13, J outputs A (A 1 -A J ) and J outputs B (B 1 -B J ) of the programmable calculator 13.1 are connected respectively to the J inputs 13.2-1 1 -13.2-1 J of the first 13.2 and J inputs 13.3-1 1 -13.3-1 J of the second 13.3 memory items. Moreover, J outputs 13.2-2 1 -13.2-2 J of the first 13.2 and J outputs 13.3-2 1 -13.2-2 J of the second 13.3 memory elements are the corresponding J outputs respectively of the first 133 1 -133 J and the second 134 1 -134 J of groups J Priority authenticator outputs 13.

Программируемый вычислитель 13.1 аутентификатора приоритетов 13 предназначен для осуществления процедуры преобразования определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента.The programmable calculator 13.1 of the priority authenticator 13 is intended for the implementation of the procedure for converting certain (recognized) ambiguously (inaccurate, incomplete) source data characterizing the priority of subscribers to a form suitable for unambiguous adoption of a reliable decision about the priority level of a particular subscriber.

Программируемый вычислитель 13.1 представляет собой серийно выпускаемую микропроцессорную секцию (МПС или MPS - Micro-Processoring Section) типа MPS K1804BC1, подробно описанную в [Гришин Г.Г., Мошков А.А., Ольшанский О.В. и др. Микропроцессоры: Справочное пособие для разработчиков судовой РЭА. 2-е изд. - Л.: Судостроение, 1988. С.243-281, рис.7.1 и 7.2]. Программируемый вычислитель 13.1 в виде микропроцессорной секции MPS K1804BC1 используется как программируемое параллельное арифметико-логическое устройство (АЛУ), обладающее возможностью наращивания разрядности и имеющее два J-разрядных входа, где J=]log2N[, два входа разрешения выходов и две группы выходов по J выходов в каждой группе.Programmable computer 13.1 is a commercially available microprocessor section (MPS or MPS - Micro-Processingoring Section) type MPS K1804BC1, described in detail in [Grishin G.G., Moshkov A.A., Olshansky O.V. and other Microprocessors: A reference guide for developers of ship REA. 2nd ed. - L .: Shipbuilding, 1988. S. 243-281, Fig. 7.1 and 7.2]. Programmable calculator 13.1 in the form of a microprocessor section MPS K1804BC1 is used as a programmable parallel arithmetic logic unit (ALU), which has the ability to increase bit capacity and has two J-bit inputs, where J =] log 2 N [, two inputs enable outputs and two groups of outputs on J exits in each group.

Первый 13.2 и второй 13.3 запоминающие элементы аутентификатора приоритетов 13 аналогичны по структуре, функциональному предназначению и служат для записи и хранения кода, содержащего верифицированные результаты анализа приоритетов - кода, соответствующего наименьшему номеру АБ, содержащему сигнал запроса из очереди соответственно второго и первого порядка. Первый 13.2 и второй 13.3 запоминающие элементы могут быть технически реализованы на базе серийно выпускаемого программируемого запоминающего устройства с J входами и J выходами в соответствии с описанием, представленным в работе [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.197-199, рис.6.10].The first 13.2 and second 13.3 storage elements of the priority authenticator 13 are similar in structure, function and are used to record and store a code containing verified results of priority analysis - the code corresponding to the lowest AB number containing a request signal from the queue, respectively, of the second and first order. The first 13.2 and second 13.3 storage elements can be technically implemented on the basis of a commercially available programmable storage device with J inputs and J outputs in accordance with the description presented in [Gusev V.V., Lebedev ON, Sidorov A.M. Fundamentals of pulsed and digital technology. - SPb .: SPVVIUS, 1995. S.197-199, Fig. 6.10].

Абонентские блоки 11-1N, входящие в общую структурную схему, предназначены для контроля поступления сигналов запросов, контроля оставшегося времени ожидания, а также выработки управляющих сигналов по истечении установленного времени ожидания для каждого запроса. Принцип действия и структурная схема (фиг.5) любого n-го АБ (1n) из N абонентских блоков аналогичны, известны и подробно описаны в прототипе (см. патент РФ №2186420, G 06 F 9/46, 2002, бюл. №21).Subscriber units 1 1 -1 N , included in the general structural scheme, are designed to control the receipt of request signals, control the remaining waiting time, and also generate control signals after a specified waiting time for each request. The principle of operation and the structural diagram (figure 5) of any n-th battery (1 n ) of N subscriber units are similar, known and described in detail in the prototype (see RF patent No. 2186420, G 06 F 9/46, 2002, bull. No. 21).

Генератор тактовых импульсов 2, входящий в общую структурную схему, предназначен для выработки синхронизирующей последовательности импульсов. Техническая реализация генератора тактовых импульсов 2 возможна на базе серийно выпускаемого генератора тактовых импульсов, описанного в работе [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.50-53].The clock generator 2, which is part of the general block diagram, is designed to generate a synchronizing sequence of pulses. Technical implementation of the clock generator 2 is possible on the basis of a commercially available clock generator described in [Shilo V.L. Popular digital circuits. Directory. - M .: Radio and communications, 1987. S.50-53].

Элемент ИЛИ 4, входящий в общую структурную схему, предназначен для объединения выходных сигналов определенного логического уровня, поступающих с выходов первого 7 и второго 10 N-входовых элементов И-НЕ. Элемент ИЛИ 4 может быть технически реализован на базе серийно выпускаемого элемента ИЛИ, подробно описанного в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.24-26, рис.1.7].The OR element 4, which is part of the general block diagram, is intended to combine the output signals of a certain logical level coming from the outputs of the first 7 and second 10 N-input elements AND. The OR element 4 can be technically implemented on the basis of a commercially available OR element, described in detail in [Gusev V.V., Lebedev ON, Sidorov A.M. Fundamentals of pulsed and digital technology. - St. Petersburg: SPVVIUS, 1995. S.24-26, Fig. 1.7].

Элемент И-НЕ 5, входящий в общую структурную схему, предназначен для выработки сигналов низкого либо высокого логического уровня и соответственно разрешения либо запрещения трансляции данных селектору-мультиплексору 6. Элемент И-НЕ 5 может быть технически реализован на основе серийно выпускаемого элемента И-НЕ, как показано в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.26-28, рис.1.9(а)].The NAND 5 element, which is part of the general block diagram, is designed to generate low or high logic level signals and, respectively, enable or disable data transmission to the selector-multiplexer 6. The NAND 5 element can be technically implemented based on the commercially available NAND gate , as shown in [Gusev VV, Lebedev ON, Sidorov AM Fundamentals of pulsed and digital technology. - St. Petersburg: SPVVIUS, 1995. S.26-28, Fig. 1.9 (a)].

Селектор-мультиплексор 6, входящий в общую структурную схему, предназначен для коммутации либо J первичных 621-62J либо J вторичных 631-63J входов селектора-мультиплексора 6 на его J-разрядный выход 65. Частный случай технической реализации селектора-мультиплексора 6 описан в [Мальцев П.П., Долидзе Н.С.и др. Цифровые интегральные микросхемы: справочник. - М.: Радио и связь, 1994. С.34-35].The selector-multiplexer 6, which is part of the general block diagram, is designed to switch either J primary 62 1 -62 J or J secondary 63 1 -63 J inputs of the selector-multiplexer 6 to its J-bit output 65. A special case of the technical implementation of the selector-multiplexer 6 is described in [Maltsev P.P., Dolidze N.S. and others. Digital integrated circuits: a reference. - M .: Radio and communications, 1994. S.34-35].

Первый 7 и второй 10 N-входовые элементы И-НЕ, входящие в общую структурную схему, аналогичны по структуре и принципу действия, предназначены для установления высокого уровня выходного сигнала при наличии в очереди (соответственно первого и второго порядка) хотя бы одного сигнала запроса. Первый 7 и второй 10 N-входовые элементы И-НЕ могут быть технически реализованы на основе серийно выпускаемого многовходового элемента И-НЕ, как показано в [Гусев В.В., Лебедев О.Н., Сидоров A.M. Основы импульсной и цифровой техники. - СПб.: СПВВИУС, 1995. С.26-28, рис.1.9(б)].The first 7 and second 10 N-input NAND elements included in the general block diagram are similar in structure and principle of operation, designed to establish a high level of the output signal if there is at least one request signal in the queue (respectively, first and second order). The first 7 and second 10 N-input NAND elements can be technically implemented on the basis of a commercially available multi-input NAND input element, as shown in [Gusev V.V., Lebedev ON, Sidorov A.M. Fundamentals of pulsed and digital technology. - St. Petersburg: SPVVIUS, 1995. S.26-28, Fig. 1.9 (b)].

Первый 8 и второй 9 шифраторы приоритетов, входящие в общую структурную схему, аналогичны по структуре и принципу действия, предназначены для преобразования сигнала низкого уровня на одном из их входов в двоичный код на выходе, причем преобразование осуществляется с учетом предварительных приоритетов сигналов, соответствующих начальным (не верифицированным) номерам входов. Первый 8 и второй 9 шифраторы приоритетов могут быть технически реализованы на базе серийно выпускаемых шифраторов, как показано в [Шило В.Л. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1987. С.147-148].The first 8 and second 9 priority encoders included in the general structural scheme are similar in structure and operation principle, designed to convert a low-level signal at one of their inputs into a binary code at the output, and the conversion is carried out taking into account the preliminary priorities of the signals corresponding to the initial ones ( not verified) input numbers. The first 8 and second 9 priority encoders can be technically implemented on the basis of commercially available encryptors, as shown in [Shilo V.L. Popular digital circuits. Directory. - M .: Radio and communications, 1987. S.147-148].

Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы функционирует следующим образом. Известно [1-5], что с точки зрения верификации абонента с наивысшим приоритетом, существует возможность распознавания (определения) данных, характеризующих приоритет абонентов, заданных как количественно, так и качественно (недостоверно, неполно, противоречиво). Эта возможность реализуется с использованием нейросетевых вычислительных методов и алгоритмов, позволяющих путем последовательных нейросетевых преобразований данных, характеризующих приоритет абонентов, осуществить переход от недостоверно (недостаточно, неполно) распознанных (определенных) данных, к виду данных, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы.A device for servicing multi-priority requests of subscribers of a computing system operates as follows. It is known [1-5] that from the point of view of the subscriber’s verification with the highest priority, it is possible to recognize (determine) the data characterizing the priority of subscribers defined both quantitatively and qualitatively (unreliably, incompletely, contradictory). This feature is implemented using neural network computing methods and algorithms that allow, through successive neural network data transformations characterizing the priority of subscribers, to switch from unreliable (insufficient, incomplete) recognized (defined) data to a type of data suitable for making an unambiguous reliable decision about the priority level specific subscriber computing system.

При этом начальный номер (приоритет) абонента, под которым он запросил ресурс вычислительной системы, может быть верифицирован на основе математических методов принятия решений в слабоструктурированных задачах - нейросетевых вычислительных методов и алгоритмов, которые достаточно просто могут быть аппаратно реализуемы.Moreover, the initial number (priority) of the subscriber, under whom he requested the resource of the computing system, can be verified on the basis of mathematical decision-making methods in poorly structured problems - neural network computing methods and algorithms that can be quite easily implemented in hardware.

Нейросетевые вычислительные методы и алгоритмы работают на основе экспертных оценок, а для решения задачи объединения мнений экспертов, знания которых используются для верификации приоритета абонента, используется один из типовых вычислительных алгоритмов теории нейронных сетей - нейросетевой экстраполирующий вычислительный алгоритм или так называемая экстраполирующая нейронная сеть (ЭНС), являющаяся разновидностью известных вычислительных моделей ассоциативной памяти [1-5].Neural network computing methods and algorithms are based on expert estimates, and to solve the problem of combining the opinions of experts whose knowledge is used to verify the priority of the subscriber, one of the typical computing algorithms of the theory of neural networks is used - a neural network extrapolating computational algorithm or the so-called extrapolating neural network (ENS) , which is a kind of well-known computational models of associative memory [1-5].

Вычислительный нейросетевой алгоритм (экстраполирующая нейронная сеть) такого класса состоит из двух слоев вычислителей (нейронов) - входного слоя Sa и выходного слоя Sb. Входной слой Sa состоит из Jвх нейронов, обладающих набором прямых и обратных связей с Jвых нейронами выходного слоя Sb, причем количество входных и выходных образов J равно (J=Jвх=Jвых=]log2N[) и зависит от количества экспертов и соответствующего количества входов устройств аппаратной реализации нейросетевого алгоритма. В нашем случае J может принимать значения от 2 (двух) до 20 (двадцати), соответствующие количеству входов микропроцессорной секции MPS K1804BC1, на базе которой построен программируемый вычислитель 13.1 аутентификатора приоритетов 13.A computational neural network algorithm (extrapolating neural network) of this class consists of two layers of calculators (neurons) - the input layer S a and the output layer S b . The input layer S a is composed of J Rin neurons possessing a set of forward and reverse links with J O output layer neurons S b, wherein the number of input and output images of J equal (J = J Bx = J O =] log 2 N [) and depends from the number of experts and the corresponding number of device inputs of the hardware implementation of the neural network algorithm. In our case, J can take values from 2 (two) to 20 (twenty), corresponding to the number of inputs of the microprocessor section MPS K1804BC1, on the basis of which the programmable calculator 13.1 of the priority authenticator 13 is built.

В ЭНС используется так называемая когнитивная карта, полностью задаваемая матрицей связей и характеризующая причинно-следственные отношения текущих приоритетов абонентов, влияющих на принятие в устройстве достоверного решения об уровне приоритета конкретного абонента вычислительной системы. Когнитивная карта формулируется экспертами, принцип формирования когнитивных карт подробно описан в работах [2, 3]. При этом J ветвей алгоритма отвечают за преобразование мнений экспертов о недостоверно (неполно) распознанных (определенных) приоритетах абонентов к виду, пригодному для однозначного распознавания приоритета.The so-called cognitive map is used in the ENS, which is completely defined by the matrix of connections and characterizes the cause-effect relations of the current priorities of the subscribers, which influence the adoption in the device of a reliable decision about the priority level of a particular subscriber of the computing system. The cognitive map is formulated by experts, the principle of forming cognitive maps is described in detail in [2, 3]. Moreover, the J branches of the algorithm are responsible for converting the opinions of experts on unreliably (incompletely) recognized (defined) priorities of subscribers to a form suitable for unambiguous recognition of priority.

На вход вычислительного нейросетевого алгоритма (ЭНС) поступает входной образ - данные, характеризующие приоритет абонентов и распознанные (определенные) как количественно, так и качественно (недостоверно, неполно, противоречиво). Определяется, какие из данных, характеризующих приоритет абонентов в данный момент времени, распознаны количественно, а какие данные идентифицированы неопределенно (недостоверно, неточно). В целях верификации абонента с наивысшим приоритетом необходимо математически корректно, используя ЭНС, преобразовать распознанные недостоверно (неполно) данные.An input image is received at the input of a computational neural network algorithm (ENS) - data characterizing the priority of subscribers and recognized (defined) both quantitatively and qualitatively (unreliable, incomplete, contradictory). It is determined which of the data characterizing the priority of subscribers at a given time is quantified, and which data is identified indefinitely (unreliably, inaccurately). In order to verify the subscriber with the highest priority, it is necessary, mathematically correct, using the ENS, to convert the data recognized inaccurately (incompletely).

Этапы функционирования вычислительного нейросетевого алгоритма (ЭНС) подробно, алгоритмически и аналитически описаны в [3].The stages of functioning of a computational neural network algorithm (ENS) are described in detail, algorithmically and analytically in [3].

На выходе вычислительного нейросетевого алгоритма (ЭНС) имеем выходной образ - данные, которые полностью (достоверно) характеризуют интегрированное мнение экспертов о принадлежности приоритета конкретного абонента к пространству достоверных, верифицированных приоритетов высшего порядка.At the output of the computational neural network algorithm (ENS) we have an output image - data that completely (reliably) characterizes the integrated opinion of experts about the priority of a particular subscriber belonging to the space of reliable, verified priorities of the highest order.

Рассмотренный в [1, 2, 5] и детально описанный в [3] вычислительный нейросетевой алгоритм позволяет устранить неопределенность (недостоверность, неполноту) данных, характеризующих приоритет абонентов, позволяет однозначно распознать (верифицировать) истинный приоритет конкретного абонента в текущий момент времени, а в конечном итоге, повысить достоверность аутентификации абонентов в условиях, присущих реальной динамике процесса функционирования систем обмена данными и ЛВС - в условиях неопределенности (недостоверности, недостаточности, неполноты и противоречивости) данных об истинном номере абонента.The computational neural network algorithm considered in [1, 2, 5] and described in detail in [3] makes it possible to eliminate the uncertainty (inaccuracy, incompleteness) of data characterizing the priority of subscribers, it makes it possible to unambiguously recognize (verify) the true priority of a particular subscriber at the current time, and in ultimately, to increase the reliability of subscriber authentication in conditions inherent in the real dynamics of the process of functioning of data exchange systems and LANs - in conditions of uncertainty (unreliability, insufficiency, incompleteness and inconsistency) of data about the true number of the subscriber.

С учетом этого осуществляется достоверная аутентификация (распознавание приоритетов) и, в соответствии с верифицированным приоритетом, реализация потребностей абонентов в вычислительном ресурсе в заявленном устройстве. Перед началом работы устройства с его K-разрядных входов «Код максимального времени ожидания» через K-разрядные входы 0121-012N абонентских блоков 11-1N на информационные входы D1-DK счетчиков 1.11-1.1N (см. фиг.5) поступают значения кода, задающие максимальное время ожидания обслуживания запросов. Тем самым обеспечивается инициализация счетчиков 1.11-1.1N АБ 11-1N. Причем наименьшему времени ожидания соответствует наибольший код, являющийся дополнением до максимального числа, представимого в K-разрядном коде.With this in mind, reliable authentication (priority recognition) is carried out and, in accordance with the verified priority, the implementation of the needs of subscribers in the computing resource in the claimed device. Before starting the operation of the device from its K-bit inputs, the “Code of maximum latency” through K-bit inputs 012 1 -012 N of subscriber units 1 1 -1 N to the information inputs D 1 -D K of counters 1.1 1 -1.1 N (see 5) code values are supplied that specify the maximum waiting time for service requests. This ensures the initialization of the counters 1.1 1 -1.1 N AB 1 1 -1 N. Moreover, the smallest waiting time corresponds to the largest code, which is an addition to the maximum number represented in the K-bit code.

В начальный период, когда запросы на обслуживание отсутствуют, на всех N запросных входах устройства и на соответствующих запросных входах 0111-011N абонентских блоков 11-1N установлены низкие логические уровни. Трехвходовые элементы И 1.31-1.3N всех АБ закрыты, тактовые импульсы от генератора тактовых импульсов 2 через трехвходовые элементы И 1.31-1.3N на счетные входы Z счетчиков 1.11-1.1N АБ 11-1N не поступают. Со стороны вычислительного ресурса (ЭВМ, ЛВС) отсутствует сигнал об освобождении ресурса (на опросном входе устройства установлен низкий логический уровень). На вторых 0161-016N и первых 0151-015N сигнальных выходах АБ 11-1N установлены высокие логические уровни. Соответственно, на выходе 72 первого N-входового элемента И-НЕ 7 и выходе 102 второго N-входового элемента И-НЕ 10 установлены низкие логические уровни. При этом J-разрядный выход 65 селектора-мультиплексора 6 разомкнут, поскольку на его инверсном разрешающем входе 61 (

Figure 00000003
) через элемент ИЛИ 4 и элемент И-НЕ 5 установлен высокий логический уровень. Устройство готово к работе и ожидает сигналы запросов, вырабатываемые абонентами вычислительной системы (см. фиг.6).In the initial period when there are no service requests, low logic levels are set at all N request inputs of the device and at the corresponding request inputs 011 1 -011 N of subscriber units 1 1 -1 N Trehvhodovye elements and -1.3 N 1.3 1 of AB are closed, the clock pulses from the clock pulse generator 2 via the AND trehvhodovye 1.3 1 -1.3 N to counting inputs of counters Z 1 1.1 -1.1 N AB 1 1 -1 N is not received. From the side of the computing resource (computer, LAN) there is no signal about the release of the resource (a low logic level is set at the polling input of the device). The second 016 1 -016 N and the first 015 1 -015 N signal outputs AB 1 1 -1 N set high logic levels. Accordingly, at the output 72 of the first N-input element AND-NOT 7 and the output 102 of the second N-input element AND-NOT 10 low logic levels are set. In this case, the J-bit output 65 of the selector-multiplexer 6 is open, since at its inverse enable input 61 (
Figure 00000003
) through the element OR 4 and the element AND NOT 5 set a high logical level. The device is ready for operation and awaits request signals generated by subscribers of the computing system (see Fig.6).

При возникновении потребности в вычислительном ресурсе абонентами вычислительной системы генерируются сигналы запросов, которые поступают на устройство обслуживания запросов и помещаются в очередь второго порядка. Сигналом запроса от абонента считается сигнал высокого уровня, установленный на любом из запросных входов 0111-011N соответствующего АБ 11-1N. При этом на вторых сигнальных выходах 0161-016N этих АБ через инверторы 1.21-1.2N установятся сигналы низкого уровня. Совокупность сигналов низкого уровня на вторых сигнальных выходах 0161-016N АБ образует очередь второго порядка. Положение сигнала запроса в очереди второго порядка определяется его начальным (не верифицированным) приоритетом: сигнал запроса, поступивший от абонента с наименьшим начальным (не верифицированным) номером, обладает предварительным наивысшим приоритетом (см. фиг.7). На счетные входы Z счетчиков 1.11-1.1N АБ 11-1N, содержащих сигналы запросов, поступают импульсы с выхода 21 генератора тактовых импульсов 2 по цепи: тактовые входы 0141-014N АБ 11-1N, открытые трехвходовые элементы И 1.31-1.3N АБ 11-1N. Счетчики 1.11-1.1N каждого АБ выполняют функцию таймеров, которые контролируют истечение допустимого времени нахождения запросов в очереди второго порядка путем суммирования поступающих на их счетный вход Z тактовых импульсов и формируют сигнал переполнения на инверсных выходах

Figure 00000004
счетчиков 1.11-1.1N через установленный интервал времени, определяемый кодами начального заполнения счетчиков и частотой тактовых импульсов.When a need arises for a computing resource, subscribers of the computing system generate request signals that are sent to the request service device and placed in a second-order queue. The request signal from the subscriber is considered a high level signal installed on any of the request inputs 011 1 -011 N of the corresponding battery 1 1 -1 N. At the same time, at the second signal outputs 016 1 -016 N of these batteries through inverters 1.2 1 -1.2 N , low-level signals will be established. The set of low-level signals at the second signal outputs 016 1 -016 N AB forms a second-order queue. The position of the request signal in the second-order queue is determined by its initial (unverified) priority: the request signal received from the subscriber with the lowest initial (unverified) number has a preliminary highest priority (see Fig. 7). The counting inputs Z of the counters 1.1 1 -1.1 N АБ 1 1 -1 N containing the request signals receive pulses from the output of 21 clock pulses 2 through the circuit: clock inputs 014 1 -014 N АБ 1 1 -1 N , open three-input elements And 1.3 1 -1.3 N AB 1 1 -1 N. The counters 1.1 1 -1.1 N of each battery perform the function of timers that control the expiration of the allowable time for requests in the second order queue by summing the clock pulses arriving at their counting input Z and generate an overflow signal at the inverted outputs
Figure 00000004
counters 1.1 1 -1.1 N after a set time interval determined by the codes for the initial filling of the counters and the frequency of the clock pulses.

Сигналы с вторых сигнальных выходов 0161-016N АБ 11-1N поступают на инверсные входы 911-91N второго шифратора приоритетов 9, обеспечивающего преобразование сигналов запросов в J-разрядный код, соответствующий номеру АБ с учетом его начального (не верифицированного) приоритета. При этом сигнал с второго сигнального выхода 0161 первого АБ (11) поступает на N-й инверсный вход 91N второго шифратора приоритетов 9, сигнал с второго сигнального выхода 0162 второго АБ (12) поступает на (N-1)-й инверсный вход 91N-1 второго шифратора приоритетов 9, сигнал с второго сигнального выхода 016n n-го АБ (In) поступает на ((N+1)-n)-й инверсный вход 91(N-1)-n второго шифратора приоритетов 9, сигнал с второго сигнального выхода 016N N-го АБ (1N) поступает на первый инверсный вход 911 второго шифратора приоритетов 9. Указанный способ подключения вторых сигнальных выходов 0161-016N АБ обусловлен тем, что выходы 921-92J второго шифратора приоритетов 9 инверсные, то есть для получения на его J инверсных выходах кода, соответствующего АБ с начальным наименьшим номером (не верифицированным наибольшим приоритетом) из числа тех АБ 11-1N, на вторых сигнальных выходах 0161-016N которых установлены низкие логические уровни (сигналы запросов), следует подключить вторые сигнальные выходы АБ к входам 911-91N второго шифратора приоритетов 9 в обратном порядке. При наличии в очереди второго порядка хотя бы одного сигнала запроса, на выходе 102 второго N-входового элемента И-НЕ 10 установится высокий уровень.The signals from the second signal outputs 016 1 -016 N АБ 1 1 -1 N go to the inverse inputs 91 1 -91 N of the second priority encoder 9, which converts the request signals into a J-bit code corresponding to the number of the AB taking into account its initial (not verified ) priority. The signal from the second signal output 016 1 of the first battery (1 1 ) is supplied to the N-th inverse input 91 N of the second priority encoder 9, the signal from the second signal output 016 2 of the second battery (1 2 ) is fed to (N-1) - the inverse input 91 N-1 of the second priority encoder 9, the signal from the second signal output 016 n of the n-th AB (I n ) goes to the ((N + 1) -n) -th inverse input 91 (N-1) -n the second priority encoder 9, the signal from the second signal output 016 N of the Nth battery (1 N ) is supplied to the first inverse input 91 1 of the second priority encoder 9. The specified method of connecting the second signal of the outputs 016 1 -016 N AB is due to the fact that the outputs 92 1 -92 J of the second priority encoder 9 are inverse, that is, to receive on its J inverse outputs a code corresponding to the AB with the initial lowest number (not verified highest priority) among those AB 1 1 -1 N , at the second signal outputs 016 1 -016 N which have low logic levels (request signals), you should connect the second signal outputs of the AB to the inputs 91 1 -91 N of the second priority encoder 9 in the reverse order. If there is at least one request signal in the second-order queue, a high level will be established at the output 102 of the second N-input AND-NOT 10 element.

С инверсных выходов 921-92J второго шифратора приоритетов 9 код, соответствующий АБ с начальным наименьшим номером, т.е. код абонента, который априори (изначально, до верификации) аутентифицирован как абонент высшего приоритета, поступает на J входов 1211-121J второго анализатора приоритетов 12. Предварительный анализ данных в интересах определения истинного номера (приоритета) абонента в рамках очереди разно-приоритетных запросов второго порядка осуществляется во втором анализаторе приоритетов 12 следующим образом. С входов 1211-121J второго анализатора приоритетов 12 код, соответствующий АБ с начальным наименьшим номером, поступает на J входов второго селектора 12.1 и на J входов второго преобразователя 12.2 (см. фиг.3).From the inverse outputs 92 1 -92 J of the second priority encoder 9, the code corresponding to the battery with the lowest initial number, i.e. the subscriber’s code, which a priori (initially, before verification) is authenticated as the highest priority subscriber, is sent to the J inputs 121 1 -121 J of the second priority analyzer 12. Preliminary analysis of the data in the interest of determining the true number (priority) of the subscriber within the queue of multi-priority requests second order is carried out in the second priority analyzer 12 as follows. From the inputs 121 1 -121 J of the second priority analyzer 12, the code corresponding to the battery with the lowest initial number goes to the J inputs of the second selector 12.1 and to the J inputs of the second converter 12.2 (see figure 3).

Процедура селекции данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов второго порядка и принятие решения о математической природе этих данных осуществляется во втором селекторе 12.1 следующим образом. Код абонента, который априори (изначально, до верификации) аутентифицирован как абонент высшего приоритета, поступает на J входов второго селектора 12.1, который рассчитан на хранение в каждой ячейке пяти разрядов поступающей информации.The procedure for selecting data on the true number (priority) of the subscriber for a queue of second-priority queries of different priorities and deciding on the mathematical nature of these data is carried out in the second selector 12.1 as follows. The subscriber’s code, which a priori (initially, prior to verification) is authenticated as the highest priority subscriber, is sent to the J inputs of the second selector 12.1, which is designed to store five bits of incoming information in each cell.

Если число разрядов кода, соответствующего АБ с начальным наименьшим номером, превышает данное количество, значит, с точки зрения математики - эта кодовая последовательность содержит избыточность, обусловливающую недостоверность (неполноту) данных, характеризующих приоритет конкретного абонента при обслуживании разноприоритетных запросов в очереди второго порядка. В этом случае с запрещающего выхода МТ второго селектора 12.1 на запрещающий вход DST второго преобразователя 12.2 поступает в двоичном коде команда, инициирующая начало регистрации данных, характеризующих приоритет абонентов для очереди разноприоритетных запросов второго порядка и начало преобразования этих данных из параллельного кода в последовательный. Второй преобразователь 12.2 регистрирует полученные через свои J входов данные, признанные вторым селектором 12.1 недостоверными (неполными, неоднозначными), и преобразовывает их из параллельного кода в последовательный. При этом с разрешающего выхода DSR второго преобразователя 12.2 на инверсный разрешающий вход

Figure 00000003
второго селектора 12.1 поступает в двоичном коде команда, инициирующая запрет трансляции информации с J выходов второго селектора 12.1 на соответствующие прямые выходы группы J прямых выходов 1231-123J второго анализатора приоритетов 12. Последовательный код абонента, который недостоверно (неполно, неоднозначно) аутентифицирован как абонент высшего приоритета, с J-разрядного выхода второго преобразователя 12.2 через J-разрядный выход 122 второго анализатора приоритетов 12 поступает на первый 131 J-разрядный вход аутентификатора приоритетов 13. С выхода передачи T×D второго преобразователя 12.2 через контрольный выход 124 второго анализатора приоритетов 12 на первый контрольный вход 135 аутентификатора приоритетов 13 поступает команда, инициирующая начало процедуры верификации приоритета.If the number of bits of the code corresponding to the battery with the lowest initial number exceeds this number, it means, from the point of view of mathematics, this code sequence contains redundancy, which causes the reliability (incompleteness) of data characterizing the priority of a particular subscriber when servicing multi-priority requests in the second-order queue. In this case, a command is issued in binary code from the MT inhibitory output of the second selector 12.1 to the inhibitory DST input of the second converter 12.2, which initiates the start of registration of data characterizing the priority of subscribers for the queue of second-priority requests of different orders and the start of converting this data from parallel to serial. The second converter 12.2 registers the data received through its J inputs, recognized by the second selector 12.1 as invalid (incomplete, ambiguous), and converts them from parallel to serial code. In this case, from the DSR enable output of the second converter 12.2 to the inverse enable input
Figure 00000003
the second selector 12.1 receives in binary code a command initiating the prohibition of transmitting information from the J outputs of the second selector 12.1 to the corresponding direct outputs of the group J of direct outputs 123 1 -123 J of the second priority analyzer 12. The serial code of the subscriber that is unreliable (incomplete, ambiguous) is authenticated as the subscriber of the highest priority, from the J-bit output of the second converter 12.2 through the J-bit output 122 of the second priority analyzer 12 goes to the first 131 J-bit input of the priority authenticator 13. From the output and the transmission T × D 12.2 second transducer 124 via the control output of the second priority analyzer 12 to the first control input of priority 135 authenticator 13 receives the command that initiates the beginning of a priority verification procedure.

Если с входов 1211-121J второго анализатора приоритетов 12 на J входов второго селектора 12.1 и на J входов второго преобразователя 12.2 поступает код в количестве пяти разрядов, значит данный код не нуждается в верификации, достоверно (полно, однозначно) соответствует АБ с наименьшим номером (абоненту высшего приоритета). В этом случае, не получая на свой запрещающий вход DST соответствующую команду, второй преобразователь 12.2 запирает свой J-разрядный выход и выход передачи T×D, а второй селектор 12.1 транслирует параллельный код, однозначно соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди второго порядка, со своих J выходов через соответствующие прямые выходы группы J прямых выходов 1231-123J второго анализатора приоритетов 12 на соответствующие входы первой группы J информационных входов 621-62J селектора-мультиплексора 6.If the code in the amount of five bits is received from inputs 121 1 -121 J of the second priority analyzer 12 to the J inputs of the second selector 12.1 and to the J inputs of the second converter 12.2, then this code does not need to be verified, it reliably (fully, unambiguously) corresponds to the battery with the smallest number (to the highest priority subscriber). In this case, without receiving the appropriate command to its DST inhibiting input, the second converter 12.2 locks its J-bit output and T × D transmission output, and the second selector 12.1 transmits a parallel code that uniquely corresponds to the lowest AB number containing the request signal from the second order, from its J outputs through the corresponding direct outputs of the group J of direct outputs 123 1 -123 J of the second priority analyzer 12 to the corresponding inputs of the first group J of information inputs 62 1 -62 J of the selector-multiplexer 6.

Данные, характеризующие приоритет конкретного абонента в очереди второго порядка, определенные (распознанные) во втором анализаторе приоритетов 12 как неоднозначные (недостоверные, неполные) и нуждающиеся в верификации, поступают с J-разрядного выхода 122 второго анализатора приоритетов 12 на первый 131 J-разрядный вход аутентификатора приоритетов 13, который осуществляет запись, хранение результатов анализа приоритетов и математически корректную верификацию наименьшего номера абонента (верификации абонента с наивысшим приоритетом). Преобразование определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы, осуществляется в программируемом вычислителе 13.1 аутентификатора приоритетов 13 следующим образом.The data characterizing the priority of a particular subscriber in the second-order queue, defined (recognized) in the second priority analyzer 12 as ambiguous (false, incomplete) and requiring verification, comes from the J-bit output 122 of the second priority analyzer 12 to the first 131 J-bit input priority authenticator 13, which records, stores the results of the priority analysis and mathematically correct verification of the lowest subscriber number (verification of the subscriber with the highest priority). The conversion of certain (recognized) ambiguous (unreliable, incomplete) source data characterizing the priority of subscribers to a form suitable for unambiguous adoption of a reliable decision on the priority level of a particular subscriber of a computer system is carried out in a programmable calculator 13.1 of the priority authenticator 13 as follows.

Программируемый вычислитель 13.1 аутентификатора приоритетов 13 (см. фиг.4) технически реализуется на базе программируемой (с точки зрения матрицы весов - причинно-следственных когнитивных мнений о приоритете, формулируемых экспертами) микропроцессорной секции, выполняющей роль программируемого параллельного АЛУ, реализующего вычислительный нейросетевой алгоритм (ЭНС), описанный в работе [3]. Если информации на первом 131 J-разрядном входе аутентификатора приоритетов 13 и на J-разрядном входе I программируемого вычислителя 13.1 нет, соответственно не поступает команда, инициирующая начало процедуры верификации приоритета, на первый контрольный вход 135 аутентификатора приоритетов 13 и на вход разрешения выходов A (OEI) программируемого вычислителя 13.1. В этом случае J выходов А (A1-AJ) программируемого вычислителя 13.1, а значит и J выходов 13.2-21-13.2-2J первого запоминающего элемента 13.2 заблокированы. В противном случае есть сигнал на входе разрешения выходов А (OEI) программируемого вычислителя 13.1 и неоднозначно (недостоверно, неполно) определенные исходные данные, характеризующие приоритет абонентов, поступают на J-разрядный вход I программируемого вычислителя 13.1, реализующего функции программируемого параллельного АЛУ.The programmable calculator 13.1 of the priority authenticator 13 (see Fig. 4) is technically implemented on the basis of the programmable (from the point of view of the weight matrix — causal cognitive opinions on priority formulated by experts) microprocessor section that plays the role of a programmable parallel ALU that implements a computational neural network algorithm ( ENS) described in [3]. If there is no information on the first 131 J-bit input of the priority authenticator 13 and on the J-bit input I of the programmable calculator 13.1, respectively, there is no command initiating the beginning of the priority verification procedure, to the first control input 135 of the priority authenticator 13 and to the output enable input A ( OE I ) programmable computer 13.1. In this case, the J outputs A (A 1 -A J ) of the programmable calculator 13.1, and hence the J outputs 13.2-2 1 -13.2-2 J of the first memory element 13.2 are blocked. Otherwise, there is a signal at the output enable input of outputs A (OE I ) of programmable calculator 13.1 and ambiguously (unreliably, incompletely) certain initial data characterizing the priority of subscribers are sent to the J-bit input I of programmable calculator 13.1, which implements the functions of programmable parallel ALU.

Программируемый вычислитель 13.1, реализующий функции программируемого параллельного АЛУ, опираясь на запрограммированные значения элементов матрицы весов - аналитически описанные причинно-следственные когнитивные мнения о приоритете, формулируемые экспертами, осуществляет процедуру вычисления (экстраполяции) в соответствии с вычислительным нейросетевым алгоритмом, подробно описанным в работе [3]. При этом входные ячейки I1-IJ соответствуют разряду (1, ..., J) последовательного кода, поступающего на J-разрядный вход I программируемого вычислителя 13.1, и являются равноправными J входами (Jвх) вычислителей (нейронов) входного слоя Sa ЭНС, на которую подаются значения J разрядов кода, имеющего физический смысл неоднозначно (недостоверно, неполно) определенного приоритета абонента. Набор прямых и обратных связей Jвх с Jвых ЭНС, программно реализованный в рамках программируемого вычислителя 13.1, позволяет учитывать весовые коэффициенты приоритетов для очереди второго порядка, сформулированные экспертами, и получать на J выходах А (A1-AJ) программируемого вычислителя 13.1 экстраполированные значения J разрядов параллельного кода, имеющего физический смысл верифицированного (математически корректно проверенного) наименьшего номера АБ, т.е. наивысшего приоритета абонента в очереди второго порядка, определенного на основе верифицированных (достоверных, полных) исходных данных. При этом подача на j-й, где j=1, 2, ..., J, вход (Ij) программируемого вычислителя 13.1 значения разряда кода, характеризующего неоднозначно (недостоверно, неполно) определенный приоритет абонента, инициирует выдачу с соответствующего j-го выхода (Аj) программируемого вычислителя 13.1 (выхода j-го нейрона выходного слоя Sb) запрограммированного, согласно вычислительному нейросетевому алгоритму, описанному в [3], значения, математически корректно преобразованного относительно достоверного разряда кода, характеризующего истинный приоритет абонента для очереди второго порядка.The programmable calculator 13.1, which implements the functions of a programmable parallel ALU, relying on the programmed values of the elements of the weight matrix — the cause-and-effect cognitive opinions on priority analytically described by experts, implements the calculation (extrapolation) procedure in accordance with the computational neural network algorithm described in detail in [3 ]. In this case, the input cells I 1 -I J correspond to the category (1, ..., J) of the serial code supplied to the J-bit input I of the programmable calculator 13.1, and are equal J inputs (J I ) of the calculators (neurons) of the input layer S a ENS, to which values of J bits of a code having a physical meaning are ambiguously (inaccurate, incomplete) of a certain priority of a subscriber. The set of direct and feedback connections J in with J out ENS, programmatically implemented in the framework of programmable calculator 13.1, allows you to take into account weighting coefficients of priorities for the second-order queue formulated by experts and get extrapolated 13.1 on J outputs A (A 1 -A J ) of programmable calculator the values of J bits of the parallel code having the physical meaning of the verified (mathematically correctly verified) lowest AB number, i.e. the highest priority of the subscriber in the second order queue, determined on the basis of verified (reliable, complete) source data. In this case, the supply to the jth, where j = 1, 2, ..., J, the input (I j ) of the programmable calculator 13.1 values of the discharge of the code characterizing the ambiguous (inaccurate, incomplete) certain priority of the subscriber, initiates the issuance from the corresponding j- of the output (А j ) of the programmable calculator 13.1 (output of the j-th neuron of the output layer S b ) of the programmed value according to the computational neural network algorithm described in [3], which is mathematically correctly transformed relative to the reliable discharge of the code characterizing the true priority of the subscriber For second order queues.

В результате на J выходах A (A1-AJ) программируемого вычислителя 13.1 и на соответствующих J входах 13.2-11-13.2-1J первого запоминающего элемента 13.2 получаем информацию, характеризующую (на основе анализа полученного в рамках ЭНС интегрированного мнения экспертов) истинный приоритет абонента для очереди второго порядка, преобразованный (верифицированный) в интересах повышения достоверности аутентификации данного абонента.As a result, at the J outputs A (A 1 -A J ) of the programmable calculator 13.1 and at the corresponding J inputs 13.2-1 1 -13.2-1 J of the first memory element 13.2 we obtain information characterizing (based on the analysis of the integrated expert opinion obtained in the framework of the ENS) the true priority of the subscriber for the second-order queue, transformed (verified) in the interest of increasing the reliability of authentication of this subscriber.

Первый запоминающий элемент 13.2 записывает, хранит и выдает со своих J выходов 13.2-21-13.2-2J через соответствующие выходы первой группы J выходов 1331-133J аутентификатора приоритетов 13 на соответствующие входы первой группы J информационных входов 621-61J селектора-мультиплексора 6 код, содержащий верифицированные результаты анализа приоритетов - код, однозначно соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди второго порядка.The first memory element 13.2 records, stores and outputs from its J outputs 13.2-2 1 -13.2-2 J through the corresponding outputs of the first group J of outputs 133 1 -133 J of the priority authenticator 13 to the corresponding inputs of the first group J of information inputs 62 1 -61 J selector-multiplexer 6 code containing verified results of priority analysis - a code that unambiguously corresponds to the lowest AB number containing a request signal from a second-order queue.

По мере освобождения вычислительного ресурса (ресурса ЭВМ, ЛВС) вырабатывается сигнал высокого уровня, который поступает на опросный вход устройства и далее на первый вход 51 элемента И-НЕ 5. При наличии хотя бы одного запроса в очереди второго порядка на выходе 53 элемента И-НЕ 5 установится сигнал низкого уровня, который разрешит трансляцию данных селектору-мультиплексору 6. На управляющем входе 64 (входе S) селектора-мультиплексора 6 установлен низкий уровень (на первых сигнальных выходах 0151-015N всех АБ - высокий уровень), следовательно, на J-разрядный, где J=]log2N[, выход 65 селектора-мультиплексора 6 и на J-разрядный выход «Код подлежащего обслуживанию абонента» устройства будет скоммутирован верифицированный код, достоверно характеризующий приоритет абонента для очереди второго порядка. Эти данные поступают с выходов первой группы J выходов 1331-133J аутентификатора приоритетов 13 на соответствующие входы первой группы J информационных входов 621-62N (входов A1-AJ) селектора-мультиплексора 6 и однозначно соответствуют наименьшему номеру АБ, содержащему сигнал запроса из очереди второго порядка.As the computing resource (computer resource, LAN) is released, a high-level signal is generated that goes to the interrogation input of the device and then to the first input 51 of the AND-NOT 5. If there is at least one request in the second-order queue at the output 53 of the AND gate NOT 5, a low level signal will be established that will allow data transmission to the selector-multiplexer 6. At the control input 64 (input S) of the selector-multiplexer 6, a low level is set (at the first signal outputs 015 1 -015 N of all ABs - a high level), therefore, on jr gas tube, where J =] log 2 N [, output 65 of the selector-multiplexer 6 and J-bit output "subscriber service code to be" switched device is verified code reliably characterizing the local priority for the second-order queue. This data comes from the outputs of the first group of J outputs 133 1 -133 J of the priority authenticator 13 to the corresponding inputs of the first group of J information inputs 62 1 -62 N (inputs A 1 -A J ) of the selector-multiplexer 6 and unambiguously correspond to the smallest AB number containing request signal from the second order queue.

После удовлетворения потребности в вычислительном ресурсе n-й абонент снимает сигнал запроса с соответствующего n-го запросного входа устройства, с запросного входа 011n соответствующего АБ (1n), и производит сброс счетчика 1.1n соответствующего АБ 1n по n-му входу «Обнуление» устройства и входу «Обнуление» 013n соответствующего АБ 1n (см. фиг.5). При этом на первом и втором сигнальных выходах 015n и 016n соответствующего АБ 1n будут высокие уровни.After satisfying the need for a computing resource, the n-th subscriber removes the request signal from the corresponding n-th request input of the device, from the request input 011 n of the corresponding battery (1 n ), and resets the counter 1.1 n of the corresponding battery 1 n at the n-th input Zeroing "the device and the input" Zeroing "013 n corresponding to the battery 1 n (see figure 5). At the same time, the first and second signal outputs 015 n and 016 n of the corresponding battery 1 n will have high levels.

В случае, если один или несколько запросов в результате создавшейся очереди достигли максимального времени ожидания, происходит переполнение счетчиков 1.11-1.1N соответствующих АБ 11-1N, формирование на их инверсных выходах переполнения

Figure 00000005
, а следовательно, и на первых сигнальных выходах 0151-015N соответствующих АБ 11-1N сигналов низкого уровня, что соответствует переносу запросов в очередь первого порядка на места, соответствующие их изначальным (не верифицированным) приоритетам (см. фиг.6), в целях их дальнейшего внеочередного, по отношению к очереди второго порядка, обслуживания. При этом запираются соответствующие трехвходовые элементы И 1.31-1.3N (фиг.5), запрещая поступление тактовых импульсов на счетные входы Z соответствующих счетчиков 1.11-1.1N. Совокупность сигналов низкого уровня на первых сигнальных выходах 0151-015N соответствующих АБ 11-1N образует очередь первого порядка. Обслуживание запросов из очереди первого порядка осуществляется с учетом достоверной аутентификации (определения их истинных и однозначно распознанных приоритетов), аналогично запросам из очереди второго порядка. Сигналы запросов для очереди первого порядка с первых сигнальных выходов 0151-015N соответствующих АБ 11-1N поступают (в обратном порядке) на инверсные входы 811-81N первого шифратора приоритетов 8. При этом формирование кода, соответствующего наименьшему номеру АБ, содержащему сигнал запроса из верифицированной очереди первого порядка, осуществляется первым шифратором приоритетов 8 тем же способом, что и для очереди второго порядка.In the event that one or several requests as a result of the created queue have reached the maximum waiting time, there is an overflow of counters 1.1 1 -1.1 N of the corresponding batteries 1 1 -1 N , formation of overflow on their inverse outputs
Figure 00000005
and, therefore, at the first signal outputs 015 1 -015 N of the corresponding AB 1 1 -1 N low-level signals, which corresponds to the transfer of requests to the first-order queue to the places corresponding to their initial (unverified) priorities (see Fig. 6 ), with a view to their further extraordinary, in relation to the second-order queue, service. In this case, the corresponding three-input elements AND 1.3 1 -1.3 N are locked (Fig. 5), prohibiting the arrival of clock pulses to the counting inputs Z of the corresponding counters 1.1 1 -1.1 N. The set of low-level signals at the first signal outputs 015 1 -015 N of the corresponding batteries 1 1 -1 N forms a first-order queue. Requests from the first order queue are serviced taking into account reliable authentication (determining their true and unambiguously recognized priorities), similar to requests from the second order queue. Request signals for the first-order queue from the first signal outputs 015 1 -015 N of the corresponding batteries 1 1 -1 N are received (in reverse order) to the inverse inputs 81 1 -81 N of the first priority encoder 8. In this case, the formation of the code corresponding to the lowest number of AB containing the request signal from the verified first-order queue is carried out by the first priority encoder 8 in the same manner as for the second-order queue.

С инверсных выходов 821-82J первого шифратора приоритетов 8 код, соответствующий АБ с начальным наименьшим номером, т.е. код абонента, который априори (изначально, до верификации) аутентифицирован в очереди первого порядка как абонент высшего приоритета, поступает на J входов 1111-111J первого анализатора приоритетов 11. В первом анализаторе приоритетов 11 осуществляется процедура предварительного анализа данных об истинном номере (приоритете) абонента для очереди разноприоритетных запросов первого порядка, аналогичная описанной ранее процедуре, осуществляемой во втором анализаторе приоритетов 12 для очереди второго порядка. Параллельный код, однозначно соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди первого порядка, с выходов группы J прямых выходов 1131-113J первого анализатора приоритетов 11 поступает на соответствующие входы второй группы J информационных входов 631-63J селектора-мультиплексора 6. В противном случае последовательный код, неоднозначно (недостоверно, неполно) характеризующий наименьший номер АБ, содержащий сигнал запроса из очереди первого порядка, с J-разрядного выхода 112 первого анализатора приоритетов 11 поступает на второй J-разрядный вход 132 аутентификатора приоритетов 13, а разрешающий сигнал поступает с контрольного выхода 114 первого анализатора приоритетов 11 на второй контрольный вход 136 аутентификатора приоритетов 13.From the inverse outputs 82 1 -82 J of the first priority encoder 8, the code corresponding to the battery with the lowest initial number, i.e. the subscriber’s code, which a priori (initially, before verification) is authenticated in the first-order queue as the highest priority subscriber, is sent to the J inputs 111 1 -111 J of the first priority analyzer 11. In the first priority analyzer 11, a preliminary analysis of the data about the true number (priority ) of the subscriber for the queue of different priorities of the first order, similar to the procedure described earlier, carried out in the second analyzer of priorities 12 for the second order queue. A parallel code that unambiguously corresponds to the smallest AB number containing a request signal from a first-order queue from the outputs of the group J of direct outputs 113 1 -113 J of the first priority analyzer 11 goes to the corresponding inputs of the second group J of information inputs 63 1 -63 J of the selector-multiplexer 6 Otherwise, a sequential code that ambiguously (unreliably, incompletely) characterizes the smallest number of batteries containing a request signal from a first-order queue from J-bit output 112 of the first priority analyzer 11 steps t to the second input of J-bit authenticator 132 13 priorities, and the enable signal fed from the control output 114 of the first priorities of the analyzer 11 to the second control input 136 authenticator 13 priorities.

Аналогично аутентификации абонентов из очереди второго порядка запись, хранение результатов анализа приоритетов для очереди первого порядка и преобразование определенных (распознанных) неоднозначно (недостоверно, неполно) исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы, осуществляется в аутентификаторе приоритетов 13. Это происходит после того, как с контрольного выхода 114 первого анализатора приоритетов 11 через второй контрольный вход 136 аутентификатора приоритетов 13 получен сигнал на вход разрешения выходов В (ОЕE) программируемого вычислителя 13.1 и неоднозначно (недостоверно, неполно) определенные исходные данные, характеризующие приоритет абонентов в очереди первого порядка, поступают с J-разрядного выхода 112 первого анализатора приоритетов 11 через вторичный J-разрядный вход 132 аутентификатора приоритетов 13 на J-разрядный вход Е программируемого вычислителя 13.1, реализующего функции программируемого параллельного АЛУ в соответствии с запрограммированным нейросетевым алгоритмом.Similarly, authenticating subscribers from a second-order queue, recording, storing the results of priority analysis for a first-order queue and converting certain (recognized) ambiguously (inaccurate, incomplete) source data characterizing the priority of subscribers to a form suitable for unambiguous making a reliable decision about the priority level of a particular subscriber computing system is carried out in the authenticator of priorities 13. This happens after the control output 114 of the first analyzer pri 11 signals through the second control input 136 of the priority authenticator 13, a signal is received at the output enable input B (OE E ) of programmable calculator 13.1 and ambiguous (unreliable, incomplete) certain initial data characterizing the priority of subscribers in the first-order queue are received from J-bit output 112 the first priority analyzer 11 through the secondary J-bit input 132 of the priority authenticator 13 to the J-bit input E of the programmable calculator 13.1, which implements the functions of the programmable parallel ALU in accordance obstacle to the programmed neural network algorithm.

На J выходах В (B1-BJ) программируемого вычислителя 13.1 и на соответствующих J входах 13.3-11-13.3-1J второго запоминающего элемента 13.3 получаем информацию, характеризующую (на основе анализа полученного в рамках ЭНС интегрированного мнения экспертов) истинный приоритет абонента для очереди первого порядка, преобразованный (верифицированный) в интересах повышения достоверности аутентификации данного абонента. Второй запоминающий элемент 13.3 записывает, хранит и выдает со своих J выходов 13.3-21-13.3-2J через соответствующие выходы второй группы J выходов 1341-134J аутентификатора приоритетов 13 на соответствующие входы второй группы J информационных входов 631-63J селектора-мультиплексора 6 код, содержащий верифицированные результаты анализа приоритетов - код, однозначно соответствующий наименьшему номеру АБ, содержащему сигнал запроса из очереди первого порядка.At the J outputs B (B 1 -B J ) of the programmable calculator 13.1 and at the corresponding J inputs 13.3-1 1 -13.3-1 J of the second memory element 13.3, we obtain information characterizing (based on the analysis of the integrated expert opinion obtained in the framework of the ENS) the true priority a subscriber for a first-order queue, transformed (verified) in the interest of increasing the authenticity of authentication of a given subscriber. The second memory element 13.3 records, stores and outputs from its J outputs 13.3-2 1 -13.3-2 J through the corresponding outputs of the second group J of outputs 134 1 -134 J of the priority authenticator 13 to the corresponding inputs of the second group J of information inputs 63 1 -63 J selector-multiplexer 6 code containing verified results of priority analysis - a code that uniquely corresponds to the lowest AB number containing a request signal from a first-order queue.

В итоге, на J входах первой группы J информационных входов 621-62J и на J входах второй группы J информационных входов 631-63J селектора-мультиплексора 6 имеем достоверный (верифицированный) код, однозначно характеризующий приоритет абонентов для очереди второго и первого порядка соответственно, полученный на основе математически корректного, в рамках аппарата теории нейронных вычислительных сетей, анализа интегрированного мнения экспертов об истинном приоритете этих абонентов.As a result, on the J inputs of the first group J of information inputs 62 1 -62 J and on the J inputs of the second group J of information inputs 63 1 -63 J of the selector-multiplexer 6, we have a reliable (verified) code that uniquely characterizes the priority of subscribers for the queue of the second and first order, respectively, obtained on the basis of mathematically correct, within the framework of the apparatus of the theory of neural computing networks, analysis of the integrated opinions of experts about the true priority of these subscribers.

При наличии запроса с однозначно распознанным приоритетом в очереди первого порядка их внеочередное, по отношению к запросам из очереди второго порядка, обслуживание обеспечивается сигналом высокого уровня на выходе 72 первого N-входового элемента И-НЕ 7, который, поступая на управляющий вход 64 (вход S) селектора-мультиплексора 6, коммутирует на J-разрядный выход 65 селектора-мультиплексора 6 и на J-разрядный выход «Код подлежащего обслуживанию абонента» устройства код, поступивший на J входов второй группы J информационных входов 631-63N (входов B1-BJ) селектора-мультиплексора 6 и соответствующий верифицированному (достоверно определенному) наименьшему номеру АБ, содержащему сигнал запроса из очереди первого порядка. Сигнал высокого уровня на выходе 72 первого N-входового элемента И-НЕ 7 будет до тех пор, пока в очереди первого порядка есть хотя бы один запрос.If there is a request with an unambiguously recognized priority in the first order queue, their extraordinary in relation to requests from the second order queue, service is provided by a high-level signal at the output 72 of the first N-input element AND-NOT 7, which, arriving at the control input 64 (input S) selector-multiplexer 6 switches on the J-bit output of the selector 65, the multiplexer 6 and J-bit output "subscriber service code to be" device code, ringing on J J inputs of the second group of information inputs 63 1 -63 N (of inputs B 1 -B J) selector-multiplexer 6 and corresponding to the verified (reliably defined) smallest number AB containing a request signal from the first-order queue. The high-level signal at the output 72 of the first N-input element AND-NOT 7 will be until there is at least one request in the first-order queue.

После освобождения ресурса, выделенного в интересах очередного запроса абонента с соответствующим верифицированным приоритетом из очереди первого порядка (с истекшим временем ожидания), каждый n-й абонент снимает сигнал запроса с запросного входа 011n соответствующего АБ (1n) и производит сброс счетчика 1.1n соответствующего АБ 1n по n-му входу «Обнуление» устройства и входу «Обнуление» 013n АБ 1n. Это предопределяет установление высокого уровня на выходе

Figure 00000006
счетчика 1.1n соответствующего АБ 1n, что, в свою очередь, обуславливает установку на первом и втором сигнальных выходах 015n и 016n этого АБ 1n высоких уровней. Это позволяет устройству после выполнения всех запросов абонентов соответствующего верифицированного приоритета с истекшим временем ожидания перейти к обслуживанию вновь поступивших либо ждущих своей очереди запросов в порядке, определенном логикой работы устройства.After the release of the resource allocated in the interests of the next request of the subscriber with the corresponding verified priority from the first order queue (with the elapsed waiting time), each n-th subscriber removes the request signal from the request input 011 n of the corresponding battery (1 n ) and resets the counter 1.1 n corresponding AB 1 n at the nth input “Zeroing” the device and the input “Zeroing” 013 n AB 1 n . This predetermines a high level output.
Figure 00000006
the counter 1.1 n of the corresponding battery 1 n , which, in turn, causes the installation of the first and second signal outputs 015 n and 016 n of this battery 1 n high levels. This allows the device, after fulfilling all the requests of subscribers of the corresponding verified priority with an expired waiting time, to switch to servicing newly received or waiting for its turn requests in the order determined by the logic of the device.

Таким образом, в рамках верификации абонента с наивысшим приоритетом в очереди второго порядка, на J выходах группы J прямых выходов 1231-123J второго анализатора приоритетов 12 либо на J выходах первой группы J выходов 1331-133J аутентификатора приоритетов 13, а значит, и на соответствующих J входах первой группы J информационных входов 621-61J селектора-мультиплексора 6 имеем достоверный (верифицированный) код, однозначно характеризующий приоритет абонентов для очереди второго порядка. В рамках верификации абонента с наивысшим приоритетом в очереди первого порядка, на J выходах группы J прямых выходов 1131-113J первого анализатора приоритетов 11 либо на J выходах второй группы J выходов 1341-134J аутентификатора приоритетов 13, а значит, и на соответствующих J входах второй группы J информационных входов 631-63J селектора-мультиплексора 6 имеем достоверный (верифицированный) код, однозначно характеризующий приоритет абонентов для очереди первого порядка.Thus, in the framework of the verification of the subscriber with the highest priority in the second order queue, at the J outputs of the group J of direct outputs 123 1 -123 J of the second priority analyzer 12 or at the J outputs of the first group of J outputs 133 1 -133 J of the priority authenticator 13, which means , and on the corresponding J inputs of the first group J of information inputs 62 1 -61 J of the selector-multiplexer 6, we have a reliable (verified) code that uniquely characterizes the priority of subscribers for the second-order queue. As part of the verification of the subscriber with the highest priority in the first order queue, at the J outputs of the group J of direct outputs 113 1 -113 J of the first priority analyzer 11 or at the J outputs of the second group of J outputs 134 1 -134 J of the priority authenticator 13, and hence corresponding to the J inputs of the second group of J information inputs 63 1 -63 J of the selector-multiplexer 6, we have a reliable (verified) code that uniquely characterizes the priority of subscribers for the first-order queue.

Анализ принципа работы заявленного устройства обслуживания разноприоритетных запросов абонентов вычислительной системы показывает очевидность того факта, что наряду с сохраненными и описанными в прототипе возможностями по повышению быстродействия и надежности устройство способно в текущем масштабе времени, математически корректно и более достоверно идентифицировать наименьший номер АБ (наивысший приоритет абонента), инициирующего сигнал запроса в условиях, присущих реальной динамике процесса функционирования систем обмена данными и ЛВС.An analysis of the principle of operation of the claimed device for servicing multi-priority requests of subscribers of a computing system shows the evidence of the fact that, along with the capabilities to improve speed and reliability stored and described in the prototype, the device is able to identify the lowest AB number (the highest priority of the subscriber, mathematically correct and more reliably) ) initiating the request signal under conditions inherent in the real dynamics of the functioning of the data exchange systems E and a LAN.

Данное устройство обеспечивает повышение достоверности аутентификации абонентов в условиях недостоверности (недостаточности, неполноты, а зачастую и противоречивости) данных, характеризующих приоритет конкретного абонента при обслуживании разно-приоритетных запросов, что существенно расширяет область применения устройства, расширяет функциональные возможности подсистем массового обслуживания в рамках систем обмена данными и локальных вычислительных сетей, где заявленное устройство обслуживания разноприоритетных запросов абонентов вычислительной системы будет использовано.This device provides increased authenticity of authentication of subscribers under conditions of inaccuracy (insufficiency, incompleteness, and often inconsistency) of data characterizing the priority of a particular subscriber when serving different priority requests, which significantly expands the scope of the device, expands the functionality of the mass service subsystems within the framework of exchange systems data and local area networks, where the claimed device servicing multi-priority subscriber requests ntov computing system will be used.

ИСТОЧНИКИ ИНФОРМАЦИИINFORMATION SOURCES

1. Уоссермен Ф. Нейрокомпьютерная техника: Теория и практика. - М.: Мир, 1992. - 240 с.1. Wassermen F. Neurocomputer technology: Theory and practice. - M.: Mir, 1992 .-- 240 p.

2. Kosko В. Fuzzy cognitive maps // International Journal of Man-Machine Studies. V.24. N.Y., 1986. P.16-22.2. Kosko, V. Fuzzy cognitive maps // International Journal of Man-Machine Studies. V.24. N.Y., 1986. P.16-22.

3. Щербаков М.А. Искусственные нейронные сети. - Пенза: ПГТУ, 1996. - 44 с.3. Shcherbakov M.A. Artificial neural networks. - Penza: PSTU, 1996 .-- 44 p.

4. Трахтенгерц Э.А. Компьютерная поддержка принятия решений. - М.: СИНТЕГ, 1998. - 342 с.4. Trachtengerts E.A. Computer decision support. - M .: SINTEG, 1998 .-- 342 p.

5. Горбань А.Н., Россиев Д.А. Нейронные сети на персональном компьютере. - Новосибирск: Наука. Сибирская издательская фирма РАН, 1996. - 146 с.5. Gorban A.N., Rossiev D.A. Neural networks on a personal computer. - Novosibirsk: Science. Siberian Publishing Company RAS, 1996. - 146 p.

Claims (4)

1. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы, содержащее N≥2 абонентских блоков, генератор тактовых импульсов, первый и второй N-входовые элементы И-НЕ, первый и второй шифраторы приоритетов, элемент ИЛИ, элемент И-НЕ и селектор-мультиплексор, J-разрядный, где J=]log2N[, выход которого является J-разрядным выходом «Код подлежащего обслуживанию абонента» устройства, выход генератора тактовых импульсов подключен к тактовым входам каждого из N абонентских блоков, запросные входы и К-разрядные входы «Код максимального времени ожидания» каждого из N абонентских блоков, где К≥2 - разрядность кода максимального времени ожидания обслуживания запросов, являются соответствующими N запросными входами и N К-разрядными входами «Код максимального ожидания» устройства, входы «Обнуление» каждого из N абонентских блоков являются соответствующими N входами «Обнуление» устройства, N входов первого и второго N-входовых элементов И-НЕ подключены к соответствующим N инверсным входам соответственно первого и второго шифраторов приоритетов, выходы первого и второго N-входовых элементов И-НЕ подключены соответственно к второму и первому входам элемента ИЛИ, выход которого подключен к второму входу элемента И-НЕ, первый вход которого является опросным входом устройства, выход элемента И-НЕ подключен к инверсному разрешающему входу селектора-мультиплексора и является разрешающим выходом устройства, управляющий вход селектора-мультиплексора подключен к второму входу элемента ИЛИ, n-ые инверсные входы первого и второго шифраторов приоритетов, где n=1, 2, ..., N, подключены соответственно к первому и второму сигнальным выходам (N+1)-n)-го абонентского блока, отличающееся тем, что дополнительно введены первый и второй анализаторы приоритетов, предназначенные для предварительного анализа данных об истинном приоритете абонента для очереди разноприоритетных запросов соответственно первого и второго порядка и аутентификатор приоритетов, предназначенный для записи, хранения результатов анализа приоритетов и математически корректной верификации абонента с наивысшим приоритетом, путем преобразования распознанных неоднозначно исходных данных, характеризующих приоритет абонентов, к виду, пригодному для однозначного принятия достоверного решения об уровне приоритета конкретного абонента вычислительной системы, причем каждый из J инверсных выходов первого и второго шифраторов приоритетов подключены к J входам соответственно первого и второго анализаторов приоритетов, J-разрядные выходы которых соединены соответственно с вторым и первым J-разрядными входами аутентификатора приоритетов, контрольные выходы первого и второго анализаторов приоритетов подключены соответственно к второму и первому контрольным входам аутентификатора приоритетов, первая группа J выходов и вторая группа J выходов которого соединены с соответственно с первой и второй группами J информационных входов селектора-мультиплексора и подключены к группам J прямых выходов соответственно второго и первого анализаторов приоритетов.1. A device for servicing multi-priority subscriber requests of a computing system, comprising N≥2 subscriber units, a clock, the first and second N-input NAND elements, the first and second priority encoders, the OR element, the NAND element and the selector multiplexer, J-bit, where J =] log 2 N [, the output of which is the J-bit output "Subscriber code to be serviced", the output of the clock generator is connected to the clock inputs of each of the N subscriber units, request inputs and K-bit inputs " The code the maximum latency ”of each of the N subscriber units, where K≥2 is the code length of the maximum time to wait for service requests, are the corresponding N query inputs and N K-bit inputs“ Code maximum waiting ”of the device, the inputs“ Zeroing ”of each of the N subscriber units are the corresponding N inputs “Zeroing” the device, N inputs of the first and second N-input elements are NOT connected to the corresponding N inverse inputs of the first and second priority encoders, respectively, the outputs of the first and the second N-input elements AND are NOT connected respectively to the second and first inputs of the OR element, the output of which is connected to the second input of the AND element, the first input of which is a polling input of the device, the output of the AND gate is connected to the inverse enable input of the selector the multiplexer and is the enable output of the device, the control input of the selector-multiplexer is connected to the second input of the OR element, the n-th inverse inputs of the first and second priority encoders, where n = 1, 2, ..., N, are connected respectively to the first and second signal outputs of the (N + 1) -n) -th subscriber unit, characterized in that the first and second priority analyzers are introduced for preliminary analysis of data on the true priority of the subscriber for a queue of different priority requests, respectively, of the first and second order and priority authenticator , intended for recording, storing the results of priority analysis and mathematically correct verification of the subscriber with the highest priority, by converting the recognized x data characterizing the priority of subscribers to a form suitable for making an unambiguous reliable decision about the priority level of a particular subscriber of a computing system, each of the J inverse outputs of the first and second priority encoders connected to the J inputs of the first and second priority analyzers, respectively, J-bit outputs which are connected respectively to the second and first J-bit inputs of the priority authenticator, the control outputs of the first and second priority analyzers are connected respectively -retarded to the first and second control inputs authenticator priorities, the first group of J outputs and a second group of J outputs of which are connected respectively with the first and second groups of information inputs J-selector multiplexer are connected to the groups and J direct output respectively first and second priorities analyzers. 2. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы по п.1, отличающееся тем, что первый анализатор приоритетов состоит из первого селектора и первого преобразователя, предназначенного для регистрации данных, характеризующих приоритет абонентов для очереди первого порядка и преобразования этих данных из параллельного кода в последовательный, причем J-разрядный выход первого преобразователя является J-разрядным выходом первого анализатора приоритетов, выход передачи первого преобразователя является контрольным выходом первого анализатора приоритетов, разрешающий выход первого преобразователя соединен с инверсным разрешающим входом первого селектора J, выходов которого являются группой соответствующих J прямых выходов первого анализатора приоритетов, запрещающий вход первого преобразователя подключен к запрещающему выходу первого селектора, J входов которого соединены с соответствующими J входами первого преобразователя и являются соответствующими J входами первого анализатора приоритетов.2. The device for servicing multi-priority requests of subscribers of a computing system according to claim 1, characterized in that the first priority analyzer consists of a first selector and a first converter for recording data characterizing the priority of subscribers for a first-order queue and converting this data from parallel code to serial wherein the J-bit output of the first converter is the J-bit output of the first priority analyzer, the transmission output of the first converter is I control the output of the first priority analyzer, the enable output of the first converter is connected to the inverse enable input of the first selector J, the outputs of which are a group of corresponding J direct outputs of the first priority analyzer, the inhibitory input of the first converter is connected to the inhibit output of the first selector, J inputs of which are connected to the corresponding J inputs of the first converter and are the corresponding J inputs of the first priority analyzer. 3. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы по п.1, отличающееся тем, что второй анализатор приоритетов состоит из второго селектора и второго преобразователя, предназначенного для регистрации данных, характеризующих приоритет для очереди второго порядка и преобразования этих данных из параллельного кода в последовательный, причем J-разрядный выход второго преобразователя является J-разрядным выходом второго анализатора приоритетов, выход передачи второго преобразователя является контрольным выходом второго анализатора приоритетов, разрешающий выход второго преобразователя соединен с инверсным разрешающим входом второго селектора, J выходов которого являются группой соответствующих J прямых выходов второго анализатора приоритетов, запрещающий вход второго преобразователя подключен к запрещающему выходу второго селектора, J входов которого соединены с соответствующими J входами второго преобразователя и являются соответствующими J входами второго анализатора приоритетов.3. The service device for multi-priority requests of subscribers of the computing system according to claim 1, characterized in that the second priority analyzer consists of a second selector and a second converter for recording data characterizing priority for a second-order queue and converting this data from parallel code to serial, moreover, the J-bit output of the second converter is the J-bit output of the second priority analyzer, the transmission output of the second converter is control the output of the second priority analyzer, the enable output of the second converter is connected to the inverse enable input of the second selector, J outputs of which are a group of corresponding J direct outputs of the second priority analyzer, the inhibitory input of the second converter is connected to the inhibit output of the second selector, J inputs of which are connected to the corresponding J inputs the second converter and are the corresponding J inputs of the second priority analyzer. 4. Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы по п.1, отличающееся тем, что аутентификатор приоритетов состоит из программируемого вычислителя, первого и второго запоминающих элементов, предназначенных для записи и хранения кода, содержащего верифицированные результаты анализа приоритетов - кода, соответствующего наименьшему номеру абонентского блока, содержащему сигнал запроса из очереди соответственно второго и первого порядка, при этом J-разрядный вход I и J-разрядный вход Е программируемого вычислителя являются соответственно первым и вторым J-разрядными входами аутентификатора приоритетов, вход разрешения выходов А и вход разрешения выходов В программируемого вычислителя являются соответственно первым и вторым контрольными входами аутентификатора приоритетов, J выходов А и J выходов В программируемого вычислителя соединены соответственно с J входами первого и J входами второго запоминающих элементов, причем J выходов первого и J выходов второго запоминающих элементов являются соответствующими J выходами соответственно первой и второй групп J выходов аутентификатора приоритетов.4. The service device for multi-priority requests of subscribers of a computing system according to claim 1, characterized in that the priority authenticator consists of a programmable computer, first and second memory elements designed to record and store a code containing verified results of priority analysis - a code corresponding to the lowest subscriber number block containing the request signal from the queue, respectively, of the second and first order, while the J-bit input I and the J-bit input E are programmable the calculators are, respectively, the first and second J-bit inputs of the priority authenticator, the enable input of the outputs A and the enable input of the outputs B of the programmable computer are the first and second control inputs of the priority authenticator, the J outputs A and J outputs B of the programmable computer are connected respectively to the J inputs of the first and J inputs of the second storage elements, and the J outputs of the first and J outputs of the second storage elements are the corresponding J outputs, respectively first and second groups J authenticator priority outputs.
RU2005115294/09A 2005-05-19 2005-05-19 Device for servicing of various priority calls of computer system users RU2290684C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2005115294/09A RU2290684C1 (en) 2005-05-19 2005-05-19 Device for servicing of various priority calls of computer system users

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2005115294/09A RU2290684C1 (en) 2005-05-19 2005-05-19 Device for servicing of various priority calls of computer system users

Publications (1)

Publication Number Publication Date
RU2290684C1 true RU2290684C1 (en) 2006-12-27

Family

ID=37759921

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005115294/09A RU2290684C1 (en) 2005-05-19 2005-05-19 Device for servicing of various priority calls of computer system users

Country Status (1)

Country Link
RU (1) RU2290684C1 (en)

Similar Documents

Publication Publication Date Title
EP0159592B1 (en) Distributed arbitration for multiple processors
Artalejo et al. Steady state solution of a single-server queue with linear repeated requests
Krishnamoorthy et al. An M/M/2 queueing system with heterogeneous servers including one with working vacation
CN111866775A (en) Service arranging method and device
CN112990921B (en) Block chain-based data processing method, device, computer and storage medium
Clifton et al. Nonlocal influences and possible worlds—a Stapp in the wrong direction
RU2290684C1 (en) Device for servicing of various priority calls of computer system users
RU2591017C1 (en) Multi-output indicator of most significant unit
RU2656736C1 (en) Device for information search
CN115529217A (en) Controller election method, controller and storage medium
RU2287179C1 (en) Device for servicing requests of different priorities from clients of a computer system
RU2368003C1 (en) Device for prediction of accidental events
US7236497B2 (en) Facilitating arbitration via information associated with groups of requesters
RU2296361C1 (en) Device for servicing different priority requests from clients of computing system
Bajaj et al. Arbitration schemes for multiprocessor Shared Bus
RU2785771C1 (en) Task manager round arbiter
CN113837397A (en) Model training method and device based on federal learning and related equipment
RU2186420C1 (en) Device for servicing equal-priority requests of computing system subscribers
RU2799990C1 (en) Task management cascade arbiter
Dimitriou A batch arrival priority queue with recurrent repeated demands, admission control and hybrid failure recovery discipline
RU2610285C1 (en) Method of detecting low-rate encoding protocols
RU2799386C1 (en) Parallel structure tasks manager arbiter
RU2279125C1 (en) Device for parametric estimation of message streams distribution law
RU2777841C1 (en) Multichannel task manager arbiter
Matyushenko et al. On the algorithmization of construction of the transition intensity matrix in systems with a large number of same elements

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20070520