RU2256220C1

RU2256220C1 - Relay commutator for analog signals with address control

Info

Publication number: RU2256220C1
Application number: RU2004104977/09A
Authority: RU
Inventors: Л.И. Волгин (RU); Л.И. Волгин; А.И. Зарукин (RU); А.И. Зарукин
Priority date: 2004-02-18
Filing date: 2004-02-18
Publication date: 2005-07-10

Abstract

FIELD: computer science.

SUBSTANCE: device has n-1 vertical groups of commutation relays, first, second, (n-2), (n-1) groups of which contains respectively one, two, n-2, n-1 relays with two comparator input, with first and second switching inputs and outputs, in each relay to first and second comparator inputs voltages U_ij are sent, input and output n wired buses. Full set of n! - 1·2·3·…·n transfers of components x_k(k = 1,2,…,n) of input tuple (x₁,…,x_n) is realized through appropriate polarity changes of voltages U_ij sent to comparator inputs of relays.

EFFECT: broader functional capabilities.

1 tbl

Description

Изобретение относится к аналоговой вычислительной технике, автоматике систем управления и коммутирования и может быть использовано для преобразования структуры данных, представленных в виде кортежей аналоговых сигналов, для реализаций различных перегруппировок информации, для построения коммутационных процессоров и др.The invention relates to analog computing, automation of control and switching systems and can be used to transform the data structure represented in the form of tuples of analog signals, to implement various rearrangements of information, to build switching processors, etc.

Известны цифровые процессоры и коммутаторы кортежей (x₁,... , х_n), компонентами которых являются двоичные числа х_k∈ {0,1}, k=1, 2,... , n (см., например, Koutz W.H., Levitt K.N. IEEE Trans., 1968. Vol.C-17, N5, p.443-451).Digital processors and tuple switches (x ₁ , ..., x _n ) are known, the components of which are binary numbers x _k ∈ {0,1}, k = 1, 2, ..., n (see, for example, Koutz WH, Levitt KN IEEE Trans., 1968. Vol. C-17, N5, p. 433-451).

Указанные устройства не могут быть использованы в аналоговой области, так как их система управления предназначена для обработки только двоичных сигналов.These devices cannot be used in the analog field, since their control system is designed to process only binary signals.

Известны реляторные аналоговые коммутаторы размерности 3× 3, построенные на трех реляторах, в которых переадресация иденфицирующих переменных y₁, y₂, y₃ на соответствующий выход z₁, z₂, z₃ осуществляется по адресу экстремальной (минимальной или максимальной) предикатной переменной (см. Волгин Л.И. Синтез устройств для обработки и преобразования информации в элементном базисе реляторов. - Таллин: Валгус, 1989, рис.139-142; а.с. СССР 1622888, кл. G 06 G 7/25).Relatory analog switches of dimension 3 × 3 are known, built on three relays, in which the identifying variables y ₁ , y ₂ , y ₃ are redirected to the corresponding output z ₁ , z ₂ , z ₃ at the address of the extreme (minimum or maximum) predicate variable ( see Volgin LI Synthesis of devices for processing and converting information in the elemental basis of relators. - Tallinn: Valgus, 1989, Fig. 139-142; AS USSR 1622888, class G 06 G 7/25).

Здесь недостатком является ограниченное число переменных (n=3) и ограниченные функциональные возможности.The disadvantage here is the limited number of variables (n = 3) and limited functionality.

Наиболее близким к предлагаемому схемному решению по совокупности существенных признаков и назначению является процессор размерности n× n для адресно-ранговой селекции аналоговых сигналов, содержащий последовательно соединенные ранговый квантователь (патент РФ 2060550, кл. 6 G 06 G 7/25) и амплитудно-диапазонный идентификатор, воспроизводящий операцию отображения (x₁,... ,x_n)→ (y₁,... ,y_n) по ранговому признаку предикатных переменных, что ограничивает функциональные возможности прототипа (см. Волгин Л.И. Реляторные нейропроцессоры и коммутационно-логические преобразователи с кодированием номером канала. - Ульяновск, УлГТУ, 1996, рис.8,9, рис.13з, рис.15) и содержащий 0,5n(n-1) реляторов сгруппированных в n-1 вертикальных групп, n входов n проводной входной шины реляторного коммутатора, на которые подается набор аналоговых сигналов x₁,... ,x_n, n выходов n проводной выходной шины реляторного коммутатора, каждый релятор состоит из компаратора, выход которого соединен с управляющими входами первого, второго замыкающих и первого, второго размыкающих ключей, входные выводы первых замыкающего и размыкающего ключей соединены и образуют первый переключательный вход релятора, входные выводы вторых замыкающего и размыкающего ключей соединены и образуют второй переключательный вход релятора, выходные выводы первого замыкающего, второго размыкающего ключей соединены и образуют первый переключательный выход релятора, выходные выводы второго замыкающего и первого размыкающего ключей соединены и образуют второй переключательный выход релятора, а входные выводы компаратора образуют первый и второй компараторные входы релятора, на которые подаются напряжения, управляющие состоянием ключей реляторов, первая, вторая,... , (n-2)-я, (n-1)-я группы реляторов содержат соответственно один, два,... n-2 и n-1 реляторов, первый и второй входы входной шины соединены соответственно с первым и вторым переключательными входами первого релятора первой группы.The closest to the proposed circuit solution in terms of the set of essential features and purpose is an n × n processor for address-ranking selection of analog signals containing a series-connected rank quantizer (RF patent 2060550, cl. 6 G 06 G 7/25) and amplitude-band identifier that reproduces the mapping operation (x ₁ , ..., x _n ) → (y ₁ , ..., y _n ) by the rank attribute of predicate variables, which limits the functionality of the prototype (see Volgin L.I. Relatory neuroprocessors and switching Logic converters with channel number coding - Ulyanovsk, UlSTU, 1996, Fig. 8.9, Fig. 13h, Fig. 15) and containing 0.5n (n-1) relators grouped into n-1 vertical groups, n inputs n a wire input bus of the relator switch, to which a set of analog signals x ₁ , ..., x _n , n outputs n of the wire output bus of the relator switch is fed, each relator consists of a comparator, the output of which is connected to the control inputs of the first, second short-circuit and the first, second opening keys, input terminals of the first closing and opening its keys are connected and form the first switching input of the relator, the input terminals of the second closing and disconnecting keys are connected and forming the second switching input of the relator, the outputs of the first closing, second opening keys are connected and form the first switching output of the relator, the outputs of the second closing and first opening keys are connected and form the second switching output of the relator, and the input terminals of the comparator form the first and second comparator inputs of the relator, to which voltages are given that control the state of the keys of the relators, the first, second, ..., (n-2) -th, (n-1) -th groups of relators contain respectively one, two, ... n-2 and n-1 relators , the first and second inputs of the input bus are connected respectively to the first and second switching inputs of the first relay of the first group.

В прототипе снимаются ограничения на размерность процессора, но переадресация предикатных переменных (рис.13з) осуществляется по их ранговому признаку, что ограничивает функциональные возможности.In the prototype, restrictions on the dimension of the processor are removed, but the predicate variables are redirected (Fig. 13h) by their rank attribute, which limits the functionality.

Проведенный анализ уровня техники и выявление источников, содержащих сведения об аналогах, позволили установить, что заявитель не обнаружил аналогов с признаками, тождественными всем существенным признакам заявляемого изобретения.The analysis of the prior art and the identification of sources containing information about analogues, allowed us to establish that the applicant did not find analogues with signs that are identical to all the essential features of the claimed invention.

Технический результат изобретения заключается в расширении функциональных возможностей за счет реализации полного набора всех n!=1· 2· 3· ... · n переадресаций (перестановок) на выходные шины компонент x₁, х₂,... , x_n входного кортежа реляторного коммутатора.The technical result of the invention is to expand the functionality by implementing a complete set of all n! = 1 · 2 · 3 · ... · n redirects (permutations) to the output buses of the components x ₁ , x ₂ , ..., x _{n of the} input tuple relator switch.

Поставленная задача решена заявляемым изобретением.The problem is solved by the claimed invention.

Технический результат расширения функциональных возможностей достигается тем, что предлагается реляторный коммутатор аналоговых сигналов с адресным управлением, содержащий 0,5n(n-1) реляторов, сгруппированных в n-1 вертикальных групп, n входов n проводной входной шины реляторного коммутатора, на которые подается набор аналоговых сигналов x₁,... , x_n, n выходов n проводной выходной шины реляторного коммутатора, каждый релятор состоит из компаратора, выход которого соединен с управляющими входами первого, второго замыкающих и первого, второго размыкающих ключей, входные выводы первых замыкающего и размыкающего ключей соединены и образуют первый переключательный вход релятора, входные выводы вторых замыкающего и размыкающего ключей соединены и образуют второй переключательный вход релятора, выходные выводы первого замыкающего, второго размыкающего ключей соединены и образуют первый переключательный выход релятора, выходные выводы второго замыкающего и первого размыкающего ключей соединены и образуют второй переключательный выход релятора, а входные выводы компаратора образуют первый и второй компараторные входы релятора, на которые подаются напряжения, управляющие состоянием ключей реляторов, первая, вторая,... , (n-2)-я, (n-1)-я группы реляторов содержат соответственно один, два, ... n-2 и n-1 реляторов, первый и второй входы входной шины соединены соответственно с первым и вторым переключательными входами первого релятора первой группы. В отличие от прототипа первый и второй переключательный выходы релятора первой группы соединены соответственно с первым переключательным входом первого релятора второй группы и с первым переключательным входом второго релятора второй группы, в каждом i-й (i=2,3,... ,n-2) группе первый переключательный выход j-го по вертикали релятора соединен с первым переключательный входом последующего по горизонтали j-го релятора (i+1)-й группы, второй переключательный выход j-го по вертикали релятора i-ой группы при (i=2,3,... ,n-1) при j≤ i-1 соединен со вторым переключательным входом (j+1)-го по вертикали релятора этой же группы, второй переключательный выход j=i по вертикали релятора i-й группы соединен с первым переключательным входом (j+1)-го по вертикали релятора i+1 группы при (i=2,3,... ,n-2), первый и второй переключательные выходы (n-1)-го релятора (n-1) группы и первые переключательные выходы (n-2)-го, (n-3)-го,... , второго и первого реляторов этой же группы соединены соответственно с n-й, (n-1)-й,... , второй и первой выходными шинами реляторного коммутатора, в каждой i-й группе реляторов (i=2,3,... ,n-1) вторые переключательные входы первых реляторов (j=1) соединены соответственно с третьим, четвертым,... , (n-1), n-м входами входной шины х_i(i=3,4,... ,n), при этом полный набор n!=1· 2· 3· ... · n перестановок компонент x_k(k=1,2,... ,n) входного кортежа (x₁,... ,x_n) осуществляется через соответствующие изменения полярности подаваемых на компараторные входы реляторов напряжений U_ij.The technical result of expanding the functionality is achieved by the fact that a relay analog signal switch with address control is proposed that contains 0.5n (n-1) relators grouped into n-1 vertical groups, n inputs of the wire input bus of the relator switch, to which a set analog signals x _1, ..., x _n, O n n relator wire output bus switch, each relator is composed of a comparator, whose output is connected to control inputs of the first, second and closing the first, second p closing keys, the input terminals of the first closing and opening keys are connected and form the first switching input of the relator, the input terminals of the second closing and opening keys are connected and form the second switching input of the relator, the output terminals of the first closing, second opening keys are connected and form the first switching output of the relay the outputs of the second make and first disconnect keys are connected and form the second switching output of the relator, and the input outputs of the comparator are the first and second comparator inputs of the relator are generated, to which voltages are supplied that control the state of the relator keys, the first, second, ..., (n-2) -th, (n-1) -th groups of relators contain one, two, respectively. .. n-2 and n-1 relators, the first and second inputs of the input bus are connected respectively to the first and second switching inputs of the first relator of the first group. Unlike the prototype, the first and second switching outputs of the relator of the first group are connected respectively to the first switching input of the first relator of the second group and to the first switching input of the second relay of the second group, in each i-th one (i = 2,3, ..., n- 2) for the group, the first switching output of the jth vertical relator is connected to the first switching input of the next horizontal jth relator of the (i + 1) th group, the second switching output of the jth vertical relator of the i-th group with (i = 2,3, ..., n-1) for j≤ i-1 is connected to the second switch a positive input of the (j + 1) -th vertical relator of the same group, the second switching output j = i vertically of the relator of the i-th group is connected to the first switching input of the (j + 1) -th vertical relator of the i + 1 group at ( i = 2,3, ..., n-2), the first and second switching outputs of the (n-1) -th relay (n-1) of the group and the first switching outputs of the (n-2) -th, (n-3 ) -th, ..., of the second and first relators of the same group are connected respectively to the nth, (n-1) -th, ..., second and first output buses of the relator switch, in each i-th group of relators ( i = 2,3, ..., n-1) second switching inputs the first relators (j = 1) are connected respectively to the third, fourth, ..., (n-1), n-th inputs of the input bus х _i (i = 3,4, ..., n), while a set of n! = 1 · 2 · 3 · ... · n permutations of the components x _k (k = 1,2, ..., n) of the input tuple (x ₁ , ..., x _n ) is carried out through the corresponding polarity changes supplied to the comparator inputs of the voltage relays U _ij .

На фиг.1 представлена схема коммутационного инвертирующего релятора, используемого в реляторном коммутаторе аналоговых сигналов с адресным управлением, изображенного на фиг.2, 3.Figure 1 presents a diagram of a switching inverting relay used in the relay switch of analog signals with address control, shown in figure 2, 3.

На фиг.2 представлена схема реляторного коммутатора аналоговых сигналов с адресным управлением при n=3.Figure 2 presents a diagram of the relays switch of analog signals with address control at n = 3.

На фиг.3 представлена схема реляторного коммутатора аналоговых сигналов с адресным управлением при n=4.Figure 3 presents a diagram of the relays switch of analog signals with address control at n = 4.

В схемах реляторного коммутатора аналоговых сигналов с адресным управлением используются коммутационные реляторы, схема которых изображена на фиг.1In the circuits of the relay switch of analog signals with address control, switching relays are used, the circuit of which is shown in figure 1

Каждый релятор содержит первый S₁-1 и второй S₂-2 замыкающие и первый

и второй

размыкающие аналоговые ключи, входные выводы первых замыкающего и размыкающего ключей соединены и образуют первый переключательный вход релятора 5, выходные выводы вторых замыкающего и размыкающего ключей соединены и образуют второй переключательный вход релятора 6. Выходные выводы первого замыкающего, второго размыкающего ключей объединены и образуют первый переключательный выход релятора 7, выходные выводы второго замыкающего, первого размыкающего ключей объединены и образуют второй переключательный выход релятора 8. Входные выводы компаратора являются первым 10 (неинвертирующим) и вторым 11 (инвертирующим) компараторными входами релятора. Состояние ключей (замкнут, разомкнут) задается полярностью управляющих напряжений U_ij=U₁-U₂, подаваемых на компараторные входы релятора С, где U₁ и U₂ есть напряжения соответственно на первом 10 и втором 11 входах компаратора С 9 релятора. При U_ij=U₁-U₂>0 ключи релятора находятся в положениях, указанных на фиг.1. При U_ij=U₁-U₂<0 имеем обратную картину (замыкающие ключи разомкнуты, размыкающие замкнуты).Each relator contains the first S ₁ -1 and the second S ₂ -2 closing and the first

and second

disconnecting analog keys, the input terminals of the first closing and opening keys are connected and form the first switching input of the relay 5, the output terminals of the second closing and opening keys are connected and form the second switching input of the relay 6. The outputs of the first closing, second opening keys are combined and form the first switching output of the relator 7, the output terminals of the second closing, first opening keys are combined and form the second switching output of the relator 8. Input pin s are the first comparator 10 (non-inverting) and second 11 (inverting) inputs of comparators relator. The state of the keys (closed, open) is determined by the polarity of the control voltages U _ij = U ₁ -U ₂ supplied to the comparator inputs of the relator C, where U ₁ and U ₂ are the voltages at the first 10 and second 11 inputs of the comparator C 9 of the relator. When U _ij = U ₁ -U ₂ > 0, the keys of the relator are in the positions indicated in figure 1. When U _ij = U ₁ -U ₂ <0, we have the opposite picture (closing keys are open, opening keys are closed).

Реляторный коммутатор аналоговых сигналов с адресным управлением при n=3 содержит 3 входа 12, 13, 14 3-проводной входной шины 15 реляторного коммутатора, на которые подается набор аналоговых сигналов х₁, x₂, x₃ соответственно, 3 выхода 16, 17, 18 3-проводной выходной шины 19 реляторного коммутатора с выходными сигналами y₁, y₂, y₃, три коммутационных релятора 20 RL_ij, сгруппированных в 2 вертикальные группы (i=1,2) 21, 22 соответственно. Здесь i - номер вертикальной группы, j - номер релятора по вертикали в вертикальной группе.A relator switch of analog signals with address control for n = 3 contains 3 inputs 12, 13, 14 of a 3-wire input bus 15 of the relator switch, to which a set of analog signals x ₁ , x ₂ , x _3, respectively, 3 outputs 16, 17, 18 3-wire output bus 19 of the relays with output signals y ₁ , y ₂ , y ₃ , three switching relays 20 RL _ij , grouped into 2 vertical groups (i = 1,2) 21, 22, respectively. Here i is the number of the vertical group, j is the number of the relator vertically in the vertical group.

В каждом реляторе на первый 10 и второй 11 компараторные входы поданы напряжения U_ij, первый и второй переключательные выходы релятора первой группы соединены соответственно с первым переключательным входом первого релятора второй группы и с первым переключательным входом второго релятора второй группы, второй переключательный выход 1-го по вертикали релятора 20 RL₂₁ 2-й группы соединен со вторым переключательным входом 2-го по вертикали релятора этой же группы 20 RL₂₂, первый и второй переключательные выходы релятора 20 RL₂₂ и первый переключательный выход релятора 20 RL₂₁ этой же группы соединены соответственно с 3-им 18, вторым 17 и первым 16 выходами выходной шины реляторного коммутатора, второй переключательный вход первого релятора второй группы 20 RL₂₁ соединен с третьим 14 входом входной шины, при этом полный набор n!=1· 2· 3· ... · n перестановок компонент x_k(k=1,2,... ,n) входного кортежа (x₁,... ,x_n) осуществляется через соответствующие изменения полярности подаваемых на компараторные входы реляторов напряжений U_ij.In each relay, voltages U _{ij are} applied to the first 10 and second 11 comparator inputs, the first and second switching outputs of the relay of the first group are connected respectively to the first switching input of the first relay of the second group and to the first switching input of the second relay of the second group, the second switching output of the 1st vertically of the relator 20 RL ₂₁ of the 2nd group is connected to the second switching input of the 2nd vertically of the relator of the same group 20 RL ₂₂ , the first and second switching outputs of the relator 20 RL ₂₂ and the first switch The relay relays 20 RL _{21 of} the same group are connected respectively to the third 18, second 17 and first 16 outputs of the relays switch output bus, the second switching input of the first relator of the second group 20 RL _{21 is} connected to the third 14 input bus input, while a complete set n! = 1 · 2 · 3 · ... · n permutations of the components x _k (k = 1,2, ..., n) of the input tuple (x ₁ , ..., x _n ) are carried out through the corresponding polarity changes to the comparator inputs of the voltage relays U _ij .

На фиг.3 изображена схема реляторного коммутатора аналоговых сигналов с адресным управлением при n=4.Figure 3 shows a diagram of a relator switch of analog signals with address control at n = 4.

Реляторный коммутатор с адресной идентификацией набора входных аналоговых сигналов содержит 4 входа 23, 24, 25, 26 4-проводной входной шины 27 реляторного коммутатора, на которые подается набор аналоговых сигналов x₁, x₂, x₃, x₄ соответственно, 4 выхода 28, 29, 30, 31 4-проводной выходной шины 32 ранжирующего процессора.A relator switch with address identification of a set of input analog signals contains 4 inputs 23, 24, 25, 26 of a 4-wire input bus 27 of a relator switch, to which a set of analog signals x ₁ , x ₂ , x ₃ , x _4, respectively, 4 outputs 28 , 29, 30, 31 of the 4-wire output bus 32 of the ranking processor.

Все 0,5n(n-1) реляторов RL 20 реляторного коммутатора сгруппированы в n-1 вертикальных групп 1, 2,... , n-1 (при n=4 - это 1-33, 2-34 и 3-35 группы, как это показано на фиг.3). Двойная индексация ij реляторов RL в схеме реляторного коммутатора образует прямоугольную матрицу, в которой горизонтальные строки i при j=1 являются порядковым номером (слева направо) горизонтальных групп (i=1,2,... ,n-1), a j является порядковым номером по вертикали (сверху вниз) реляторов внутри каждой вертикальной группы (j=1,2,... ,n-1), т.е. при n=4 первая, вторая и третья группы содержат соответственно один, два и три релятора, такое же число реляторов содержится по горизонтали.All 0.5n (n-1) relators of the RL 20 of the relator switch are grouped into n-1 vertical groups 1, 2, ..., n-1 (for n = 4, these are 1-33, 2-34, and 3-35 group, as shown in figure 3). The double indexing of the RL relays ij in the relator switch diagram forms a rectangular matrix in which the horizontal rows i for j = 1 are the sequence number (from left to right) of the horizontal groups (i = 1,2, ..., n-1), aj is the ordinal the vertical number (from top to bottom) of the relators inside each vertical group (j = 1,2, ..., n-1), i.e. for n = 4, the first, second, and third groups contain one, two, and three relators, respectively; the same number of relators is contained horizontally.

В каждом реляторе на первый 10 и второй 11 компараторные входы поданы напряжения U_ij, первый 5 и второй 6 переключательные входы релятора первой группы 20 RL₁₁ соединены соответственно с первым 23 и вторым 24 входами входной шины 27, первый 7 и второй 8 переключательные выходы релятора первой группы 20 RL₁₁ соединены соответственно с первым 5 переключательным входом первого релятора второй группы 20 RL₂₁ и с первым переключательным входом 5 второго релятора второй группы 20 RL₂₂, в каждой i-й (1=2,3,... ,n-2) группе первый переключательный выход 7 j-го по вертикали релятора 20 RL_ij соединен с первым переключательным входом 5 последующего по горизонтали j-го по вертикали релятора (i+1)-й группы 20 RL_(i+1)j, второй переключательный выход 8 j-го по вертикали релятора i-й группы 20 RL_ij при (i=2,3,... ,n-1) j≤ i-1 соединен со вторым переключательным входом 6 (j+1)-го по вертикали релятора этой же группы 20 RL_i(j+1), второй переключательный выход j=i по вертикали релятора i-й группы соединен с первым переключательным входом (j+1)-го по вертикали релятора i+1 группы при (i=2,3,... ,n-2), первый и второй переключательные выходы (n-1)-го релятора (n-1) группы и первые переключательные выходы (n-2)-го, (n-3)-го,... , второго и первого реляторов этой же группы соединены соответственно с n-й, (n-1)-й,... , вторым и первым выходами выходной шины ранжирующего процессора, в каждой i-й группе реляторов (i=2,3,... , n-1) вторые переключательные входы первых реляторов (j=1) соединены соответственно с третьим, четвертым,... , (n-1), n-м входами входной шины 27 x_k(k=3,4,... ,n), при этом полный набор n!=1· 2· 3· ... · n перестановок компонент x_k(k=1,2,... ,n) входного кортежа (x₁,... ,x_n) осуществляется через соответствующие изменения полярности подаваемых на компараторные входы реляторов напряжений U_ij.In each relay, voltages U _{ij are} applied to the first 10 and second 11 comparator inputs, the first 5 and second 6 relay inputs of the relay of the first group 20 RL _{11 are} connected respectively to the first 23 and second 24 inputs of the input bus 27, the first 7 and second 8 relay outputs of the relay of the first group 20 RL _{11 are} connected respectively to the first 5 switching input of the first relator of the second group 20 RL ₂₁ and to the first switching input 5 of the second relay of the second group 20 RL ₂₂ , in each i-th one (1 = 2,3, ..., n -2) group the first switching output 7 of the jth vertical p RL _ij insulator 20 connected to the first switch input 5 subsequent horizontal j-th vertical relator (i + 1) th group 20 RL _{(i + 1) j,} the second output of the switch 8 j-th vertical relator i-th group 20 RL _ij at (i = 2,3, ..., n-1) j≤ i-1 is connected to the second switching input of the 6th (j + 1) -th vertical relator of the same group 20 RL _{i (j + 1 )} , the second switching output j = i vertically of the relator of the i-th group is connected to the first switching input of the (j + 1) -th vertical relator of the i + 1 group at (i = 2,3, ..., n-2) , the first and second switching outputs of the (n-1) -th relay (n-1) of the group and the first switching outputs of the (n-2) th, (n-3) th, ..., second and first relators of the same group are connected respectively to the n-th, (n-1) th, ..., the second and first outputs of the output bus of the ranking processor, in each i-th group of relators (i = 2,3, ..., n-1), the second switching inputs of the first relators (j = 1) are connected respectively to the third, fourth, .. ., (n-1), the nth inputs of the input bus 27 x _k (k = 3,4, ..., n), while the full set of n! = 1 · 2 · 3 · ... · n permutations x _k component (k = 1,2, ..., n ) of the input tuple (x _1, ..., x _n) through the corresponding polarity changes they gave at comparator inputs relators voltages U _ij.

Устройство работает следующим образом.The device operates as follows.

При U_ij>0 ключи всех реляторов рангового коммутатора находятся в положении, указанном на фиг.1, ключи S₁, S₂, и

находятся соответственно в замкнутом и разомкнутом состоянии. При U_ij<0 имеем обратную картину (замыкающие ключи разомкнуты, размыкающие замкнуты). Соответственно имеем прямое и перекрестное соединения входных переключательных входов и выходов реляторов. Заданные переадресации (перегруппировки) компонент х_k входного кортежа (х₁,x₂,... ,x_n) устанавливается настройкой полярности sign U_ij компараторных напряжений, гдеWhen U _ij > 0, the keys of all relators of the rank switch are in the position indicated in Fig. 1, the keys S ₁ , S ₂ , and

are respectively in closed and open state. For U _ij <0, we have the opposite picture (closing keys are open, opening keys are closed). Accordingly, we have direct and cross connections of input switching inputs and outputs of relators. The specified forwarding (regrouping) of the components x _{k of the} input tuple (x ₁ , x ₂ , ..., x _n ) is set by setting the polarity sign U _{ij of the} comparator voltages, where

есть сигма-функция.there is a sigma function.

В таблице приведен полный набор функций переадресацииThe table shows the complete set of call forwarding functions.

N п/пN p / p кодthe code (x₁,x₂,x₃)→ (x_k1,x_k2,x_k3)(x ₁ , x ₂ , x ₃ ) → (x _k1 , x _k2 , x _k3 ) y₁ y ₁ y₂ y ₂ y₃ y ₃ 11 000000 (x₁,x₂,x₃)→ (x₁,x₂,x₃)(x ₁ , x ₂ , x ₃ ) → (x ₁ , x ₂ , x ₃ ) x₁ x ₁ x₂ x ₂ х₃ x ₃ 22 001001 (x₁,x₂,x₃)→ (x₁,x₃,x₂)(x ₁ , x ₂ , x ₃ ) → (x ₁ , x ₃ , x ₂ ) x₁ x ₁ x₃ x ₃ x₂ x ₂ 33 100100 (x₁,x₂,x₃)→ (x₂,x₁,x₃)(x ₁ , x ₂ , x ₃ ) → (x ₂ , x ₁ , x ₃ ) x₂ x ₂ x₁ x ₁ x₃ x ₃ 44 101101 (x₁,x₂,x₃)→ (x₂,x₃,x₁)(x ₁ , x ₂ , x ₃ ) → (x ₂ , x ₃ , x ₁ ) x₂ x ₂ x₃ x ₃ x₁ x ₁ 55 011011 (x₁,x₂,x₃)→ (x₃,x₁,x₂)(x ₁ , x ₂ , x ₃ ) → (x ₃ , x ₁ , x ₂ ) x₃ x ₃ x₁ x ₁ x₂ x ₂ 66 111111 (x₁,x₂,x₃)→ (x₃,x₂,x₁)(x ₁ , x ₂ , x ₃ ) → (x ₃ , x ₂ , x ₁ ) x₃ x ₃ x₂ x ₂ x₁ x ₁

(x₁,x₂,... ,x_n)→ (x_k1,x_k2,... ,x_kn),(x ₁ , x ₂ , ..., x _n ) → (x _k1 , x _k2 , ..., x _kn ),

воспроизводимых трехкомпонентным реляторным коммутатором, представленным на фиг.3reproduced by the three-component relator switch shown in figure 3

Здесь первый, второй и третий разряды кода указывают на состояние реляторов в первой, второй,... , (n-1)-й горизонтальных (вертикальных группах): 0 - прямое соединение переключательных входов и выходов, I - перекрестное соединение.Here, the first, second and third digits of the code indicate the status of the relators in the first, second, ..., (n-1) -th horizontal (vertical groups): 0 - direct connection of switching inputs and outputs, I - cross-connection.

Перестановки в таблице строк N1 и N6 являются соответственно тождественной (повторение) и покомпонентной инверсией.The permutations in the table of rows N1 and N6 are respectively identical (repetition) and componentwise inversion.

При n=2 реляторным коммутатором является сам коммутационный инвертирующий релятор (фиг.2).When n = 2, the relational switch is the switching inverting relator itself (Fig. 2).

В реляторных коммутаторах (фиг.1, 2, 3) управление является потенциально-кодовым, а рассмотренные схемы являются однородными комбинационными автоматами (аналоговыми процессорами).In the relator switches (Figs. 1, 2, 3), the control is potentially code-based, and the circuits considered are homogeneous combinational machines (analog processors).

При использовании в рассмотренных устройствах стробируемых компараторов (например, компараторы с триггером-защелкой) приходим к реляторам с импульсно-кодовым управлением и однобитовой памятью.When using gated comparators in the considered devices (for example, comparators with a latch trigger), we come to relays with pulse-code control and a single-bit memory.

Реляторные коммутаторы (фиг.1, 2, 3) являются обратимыми, т.е. в качестве входных и выходных шин могут быть использованы соответственно шины 2 и 1, что также расширяет области их применения.Relator switches (1, 2, 3) are reversible, i.e. as input and output buses, buses 2 and 1 can be used, respectively, which also expands the scope of their application.

Устройство прошло лабораторные испытания. Опытные данные показывают достижение цели.The device has passed laboratory tests. Experimental data show the achievement of the goal.

Таким образом, предлагаемое устройство имеет более широкие функциональные возможности по сравнению с прототипом и может выпускаться промышленностью как на дискретных элементах, так и в виде микросхемы.Thus, the proposed device has wider functionality compared to the prototype and can be produced by industry both on discrete elements, and in the form of microcircuits.

Claims

An address-controlled analogue signal relator containing 0.5n (n-1) relators grouped into n-1 vertical groups, n inputs of the n wire input bus of the relator switch, to which a set of analog signals x ₁ , ..., x _n , n outputs n of the wire output bus of the relator switch, each relator consists of a comparator, the output of which is connected to the control inputs of the first, second closing and first, second disconnecting keys, the input terminals of the first closing and disconnecting keys are connected and form the first switching input of the relator, the input terminals of the second closing and opening keys are connected and form the second switching input of the relay, the output terminals of the first closing and second opening keys are connected and form the first switching output of the relator, the output terminals of the second closing and first opening keys are connected and form the second switching output the relator, and the input terminals of the comparator form the first and second comparator inputs of the relator, to which voltage is applied, controlling By the state of the keys of the relators, the first, second, ..., (n-2) -th, (n-1) -th groups of relators contain respectively one, two, ... n-2 and n-1 relators, the first and second the input bus inputs are connected respectively to the first and second switching inputs of the first relay of the first group, characterized in that the first and second switching outputs of the relay of the first group are connected respectively to the first switching input of the first relay of the second group and with the first switching input of the second relay of the second group, in each i-th (i = 2,3, ..., n-2) group first the switching output of the jth vertical relator is connected to the first switching input of the next horizontal jth relator of the (i + 1) th group, the second switching output of the jth vertical relator of the i-th group at (i = 2,3, ..., n-1), when j≤i-1 is connected to the second switching input of the (j + 1) -th vertical relator of the same group, the second switching output j = i along the vertical of the relator of the i-th group is connected to the first switching input of the (j + 1) -th vertical relator of the i + 1 group at (i = 2,3, ..., n-2), the first and second switching outputs of the (n-1) -th relay (n-1 ) group the py and first switching outputs of the (n-2) -th, (n-3) -th, ..., second and first relators of the same group are connected respectively to the n-th, (n-1) -th, ... , the second and first output buses of the relator switch, in each i-th group of relators (i = 2,3, ..., n-1), the second switching inputs of the first relators (j = 1) are connected respectively to the third, fourth, .. ., (n-1), the nth inputs of the input bus x _k (k = 3,4, ..., n), while the complete set of n! = 1 · 2 · 3 · ... · n permutations of the components x _k (k = 1,2, ..., n) of the input tuple (x ₁ , ..., x _n ) is carried out through the corresponding polarity changes supplied to the comparat The voltage inputs of the voltage relays U _ij .