RU2231229C2 - Устройство кодирования - Google Patents

Устройство кодирования Download PDF

Info

Publication number
RU2231229C2
RU2231229C2 RU2002114328/09A RU2002114328A RU2231229C2 RU 2231229 C2 RU2231229 C2 RU 2231229C2 RU 2002114328/09 A RU2002114328/09 A RU 2002114328/09A RU 2002114328 A RU2002114328 A RU 2002114328A RU 2231229 C2 RU2231229 C2 RU 2231229C2
Authority
RU
Russia
Prior art keywords
current profile
clock signal
encoding device
unit
profile generator
Prior art date
Application number
RU2002114328/09A
Other languages
English (en)
Other versions
RU2002114328A (ru
Inventor
Грегор БЕККЕЛЕР (DE)
Грегор БЕККЕЛЕР
Original Assignee
Инфинеон Текнолоджиз Аг
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Инфинеон Текнолоджиз Аг filed Critical Инфинеон Текнолоджиз Аг
Publication of RU2002114328A publication Critical patent/RU2002114328A/ru
Application granted granted Critical
Publication of RU2231229C2 publication Critical patent/RU2231229C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Lubricants (AREA)
  • Electric Clocks (AREA)

Abstract

Изобретение относится к радиотехнике. Технический результат заключается в устранении возможности взлома в отношении криптографических устройств кодирования посредством корреляционного анализа профиля тока. Сущность изобретения состоит в том, что путем применения блока генератора профиля тока для выработки помехового профиля тока на профиль тока автомата состояний накладывается помеховый профиль тока, за счет чего анализ профиля тока для выделения секретного ключа или защищенных данных становится бесполезным. 11 з.п. ф-лы, 5 ил.

Description

Настоящее изобретение относится к устройству кодирования и, в особенности, к устройству кодирования для реализации криптографического шифрования и/или обеспечения контроля права доступа.
Большинство криптографических систем требуют защищенного манипулирования с ключами, применяемыми при криптографической обработке. В системах защиты с так называемыми открытыми ключами относящиеся к ним ключи индивидуального пользования должны быть защищены таким образом, чтобы потенциальные взломщики ни в каком случае не могли дешифрировать ключ (ключи), чтобы исключить возможность, например, подделки цифровых подписей, модифицирования данных и дешифрирования секретной информации.
В основном различают симметричные и асимметричные алгоритмы или соответственно криптографические протоколы, с помощью которых должен предотвращаться нежелательный доступ к секретным или закрытым данным.
Например, криптографические устройства кодирования для реализации шифрования и/или обеспечения контроля права доступа должны защищать свои закрытые ключи и в таком случае, когда они находятся в обстановке потенциальной возможности взлома. Примерами подобных криптографических устройств кодирования являются так называемые чип-карты (карты с микросхемами), смарт-карты (интеллектуальные карты) или модули с функцией защиты, которые обеспечивают, например, в случае банкоматов, шлагбаумов для транспортных средств и т.д., защищенный контроль предоставления права доступа или защищенное шифрование данных.
На фиг.5 представлено схематичное изображение подобного устройства кодирования для реализации криптографического шифрования и/или обеспечения контроля предоставления права доступа, которое в основном состоит из блока 1 криптографической обработки данных, и осуществляет криптографическую обработку введенных данных с применением секретного ключа СК (ключа индивидуального пользования). Обработанные таким образом данные затем выдаются на выход, посредством чего реализуется криптографическое шифрование или защищенное разрешение доступа. Показанный на фиг.5 автомат состояний АС реализуется, например, в виде чип-карты, смарт-карты, защищенного микропроцессорного блока или тому подобного средства. Следовательно, криптографическое устройство кодирования АС применяет секретный ключ СК для обработки введенной информации и для выдачи или выработки информации, причем криптографические алгоритмы и соответственно протоколы обычно разрабатываются таким образом, чтобы можно было предотвратить попытку взлома шифруемых или зашифрованных данных в интерфейсах ввода и вывода.
Однако оказалось, что существенно более действенные попытки взлома в отношении криптографических устройств кодирования и соответственно способов кодирования и применяемых при этом ключей могут быть реализованы посредством использования так называемой информации утечки. Согласно фиг.5, примерами такой информации могут быть потребление тока, электромагнитное излучение или иная подобная информация, которые при криптографической обработке данных обеспечивают возможность получения информации о применяемых секретных ключах или применяемых криптографических способах.
Настоящее изобретение в основном направлено на решение проблемы попыток взлома защиты посредством так называемого анализа профиля тока. При анализе профиля тока автомата состояний АС используется то обстоятельство, что интегральные схемы состоят из множества отдельных транзисторов, которые по существу работают как управляемые напряжением переключатели. При этом ток протекает через подложку транзистора, если на управляющем электроде (затворе) накапливаются заряды или удаляются с него. Этот ток вновь приводит к появлению зарядов на затворах следующих транзисторов, за счет чего вновь включаются последующие участки схем или нагрузки. Подобный режим переключения, который реализуется в особенности при отработке криптографических алгоритмов, допускает измерения посредством потребления тока автоматом состояний AC, a также делает возможными попытки взлома или считывания секретного ключа СК.
Наиболее известными методами анализа профиля тока являются простой анализ профиля тока, дифференциальный анализ профиля тока и дифференциальный анализ профиля тока высокого порядка. В то время как простой анализ профиля тока по существу предусматривает визуальный контроль колебаний в потреблении тока, попытки взлома посредством дифференциального анализа профиля тока, применяют статистические методы анализа, а также способы исправления ошибок для выделения информации, которая коррелирована с секретными ключами. Дифференциальный анализ профиля тока высокого порядка повышает эффективность попыток взлома для выделения секретных ключей посредством измеряемого потребления тока, причем в большинстве случаев уже достаточен дифференциальный анализ профиля тока.
Известен криптографический способ и криптографическое устройство, которые предназначены для предотвращения подобных попыток взлома в отношении устройств кодирования и при использовании которых вышеуказанный анализ профиля тока становится неэффективным (см. публикацию WO 99/35782). По существу в этом способе и устройстве за счет постоянного изменения этапов, существенных для криптографической обработки данных, информация утечки, которую может считать потенциальный взломщик, уничтожается сама собой. Благодаря этому, в особенности предотвращается возможность статистических оценок и надежным образом исключается возможность взлома за счет анализа потребления тока автоматом состояний или за счет анализа электромагнитного излучения.
Недостатком данного способа защиты от взлома является то, что для его реализации необходимо детальное знание криптографического программного обеспечения системы и соответственно автомата состояний. Точнее говоря, подобная защита может быть реализована только при знании соответствующих криптографических алгоритмов или протоколов, которые соответственно изменяют или в необходимом случае самостоятельно изменяются. Подобное детальное изучение непосредственного программного обеспечения криптографической обработки данных требует, однако, чрезвычайно высоких затрат, и кроме того, может быть реализовано только экспертами и зачастую является нежелательным для соответствующих пользователей (клиентов).
В документе FR 2776410 A1 описано устройство для маскирования операций, осуществляемых в чип-карте. Для этого в устройстве предусмотрен генератор профиля тока, который вырабатывает случайный профиль тока для обеспечения скрытия истинного потребления тока и, тем самым, внутренних процессов обработки данных в микропроцессоре чип-карты.
В основе изобретения лежит задача создания устройства кодирования для реализации криптографического шифрования и/или разрешения доступа, которое надежным образом предотвращает возможность осуществления анализа профиля тока без модификации процессов изменения криптографических состояний.
Эта задача решается в соответствии с изобретением признаками, изложенными в пункте 1 формулы изобретения.
В особенности путем применения блока генератора профиля тока для выработки помехового профиля тока на профиль тока автомата состояний накладывается помеховый профиль тока, за счет чего анализ профиля тока для выделения секретного ключа или защищенных данных становится бесполезным.
Более конкретно, устройство кодирования для реализации криптографического шифрования и/или обеспечения контроля доступа содержит блок обработки данных для реализации криптографических операций, блок развязки для развязки внешнего интерфейса данных от внутреннего интерфейса данных, который связан с блоком обработки данных, интерфейс электропитания для обеспечения электропитания устройства кодирования, блок формирования основного тактового сигнала для выработки основного тактового сигнала, блок генератора профиля тока для выработки профиля тока, который связан с интерфейсом электропитания, и генератор случайных чисел для выработки значений случайных чисел, в соответствии с изобретением блок генератора профиля тока содержит блок формирования вторичного тактового сигнала для выработки вторичного тактового сигнала, изменяемого в зависимости от значений случайных чисел, посредством чего можно предотвратить, в частности, анализ профиля тока высокого порядка.
Блок генератора профиля тока предпочтительно содержит генератор профиля тока, который для выработки профиля тока переключает посредством блока переключения множество нагрузок.
Кроме того, генератор случайных чисел дополнительно изменяет основной тактовый сигнал блока формирования основного тактового сигнала в зависимости от значений случайных чисел, в частности, генератор случайных чисел изменяет режим переключения блока переключения генератора профиля тока в зависимости от значений случайных чисел, за счет чего особенно надежным образом предотвращается возможность реализации статистического (дифференциального) анализа профиля тока.
При этом блок генератора профиля тока содержит схему синхронизации, предназначенную для выработки тактового сигнала генератора профиля тока на основе основного и вторичного тактовых сигналов. Схема синхронизации устраняет корреляцию во временной и частотной области между основным тактовым сигналом и сигналом генератора профиля тока, благодаря чему обеспечивается возможность дополнительной развязки случайным образом выработанных основного и вторичного тактовых сигналов. За счет этого исключается любой тип анализа профиля тока высокого порядка, так как невозможно сделать никаких выводов относительно собственно криптографических процессов обработки данных.
Кроме того, за счет того, что предусмотрена схема синхронизации, которая предотвращает наблюдаемые в интерфейсах питания биения между основным и вторичным тактовыми сигналами, может быть создано криптографическое устройство кодирования, которое обладает устойчивостью по отношению к применявшимся до настоящего времени известным процедурам анализа профиля тока.
Кроме того, блок генератора профиля тока может быть выполнен с возможностью подключения и отключения, причем такое отключение производится предпочтительным образом при несущественных для обеспечения защиты операциях. Потребление тока устройством кодирования тем самым можно существенно снизить.
Изобретение поясняется ниже на примере осуществления со ссылками на чертежи, на которых представлено следующее:
фиг.1 - упрощенная блок-схема криптографического устройства кодирования, соответствующего настоящему изобретению;
фиг.2 - упрощенное представление показанного на фиг.1 генератора профиля тока;
фиг.3 - упрощенное временное представление профилей тока, возникающих в устройстве кодирования на фиг.1;
фиг.4 - упрощенное представление показанной на фиг.1 схемы синхронизации;
фиг.5 - схематичное представление, поясняющее процедуру взлома путем анализа профиля тока согласно предшествующему уровню техники.
На фиг.1 представлена упрощенная блок-схема криптографического устройства кодирования для реализации криптографического шифрования и/или разрешения доступа в том виде, как она реализована, например, в так называемых чип-картах или смарт-картах. Логические блоки этой смарт-карты или соответственно чип-карты в данном случае предпочтительно выполнены в полупроводниковом модуле и объединены в автомате состояний АС.
Автомат состояний АС или соответственно логические компоненты полупроводникового модуля имеют интерфейс ввода/вывода (ввод/вывод) соответственно для ввода и вывода шифруемых или иных данных. Интерфейс электропитания ЭП служит для питания автомата состояний АС или соответственно устройства кодирования и представляет собой слабое место при попытках взлома посредством анализа тока. Интерфейс электропитания ЭП подает питание по существу на все компоненты автомата состояний АС, причем для упрощения представления показано только соединение с одним блоком 1, 1' обработки данных с одним генератором 4 профиля тока.
Блок обработки данных состоит обычно из центрального процессорного блока 1 для обработки данных, а также из дополнительного блока 1' сопроцессора, который осуществляет, в частности, асимметричные или симметричные операции кодирования. Подобные криптографические операции могут, однако, осуществляться без использования блока 1' сопроцессора в центральном процессорном блоке 1.
Криптографические способы и соответственно протоколы, выполняемые в центральном процессорном блоке 1 или в дополнительном блоке 1' сопроцессора, могут использовать, например, симметричную аутентификацию, экспоненциальное согласование ключей Диффи-Хелмана, Эль-Гамаль-криптографию с открытым ключом, Эль-Гамаль-подписи, цифровые стандартные подписи, RSA-алгоритмы и другие алгоритмы кодирования. Подобные способы и соответственно протоколы кодирования являются общеизвестными и поэтому детально не описываются.
Существенным для предлагаемого изобретения является применение генератора 4 профиля тока в автомате состояний АС, который по существу вырабатывает помеховый профиль тока ПТ2 и на который накладываются используемые при анализе профиля тока полезные профили тока ПТ1 центрального процессорного блока 1 и ПТ' дополнительного блока 1' сопроцессора. За счет этого наложения предотвращается возможность выделения секретных ключей и соответственно защищенных данных посредством измеряемого извне профиля тока ПТ3, как более подробно описано ниже со ссылками на фиг.2 и 3.
На фиг.2 представлена упрощенная блок-схема генератора 4 профиля тока, которая может, например, применяться в соответствии с изобретением. Генератор 4 профиля тока состоит в данном случае по существу из множества нагрузок R1, C1, ... Rn, Cn, которые могут подключаться по выбору с помощью переключателей S1, S2, ..., Sn. Переключатели S1, S2, ..., Sn управляются предпочтительным образом от блока управления БУ. Блок управления БУ может, например, управляться посредством тактового сигнала CLK2* генератора профиля тока и/или значения случайного числа RND3, но возможны и другие варианты осуществления управления. Существенным для управления генератором 4 профиля тока является тот факт, что множество нагрузок в форме нагрузочных сопротивлений R1...Rn или в форме нагрузочных емкостей С1...Cn переключаются непредсказуемым образом так, что результатом является дополнительное потребление тока или соответственно генерируется помеховый профиль тока ПТ2.
На фиг.3 представлен упрощенный вид, иллюстрирующий принцип предотвращения возможности анализа профиля тока. Согласно фиг.3, центральный процессорный блок 1 вырабатывает профиль тока ПТ1. Одновременно генератор 4 профиля тока вырабатывает профиль тока ПТ2, который накладывается на профиль тока ПТ1 в интерфейсе электропитания ЭП. Тем самым в интерфейсе электропитания ЭП или соответственно на выходе источника питания, что обычно применяется потенциальным взломщиком при использовании процедуры анализа профиля тока, формируется профиль тока ПТ3, который составлен из профиля тока ПТ1 центрального процессорного блока 1 и профиля тока ПТ2 генератора 2 профиля тока. Ввиду такого наложения, профиль тока ПТ1 (или соответственно ПТ'), используемый для анализа и получения информации о секретном ключе и соответственно используемом криптографическом способе, уже невозможно отфильтровать или выделить, или можно это сделать только с весьма большими трудностями.
Предпочтительным образом генератор 4 профиля тока вырабатывает при этом профиль тока ПТ2, который имеет максимальный размах или “пики”, сходные с соответствующими выбросами профиля тока ПТ1 центрального процессорного блока 1 или профиля тока ПТ1 блока сопроцессора 1'.
Для повышения эффективности защиты против анализа профиля тока в подобном криптографическом устройстве кодирования автомат состояний АС, соответствующий фиг.1, может также иметь генератор 6 случайных чисел. Генератор 6 случайных чисел вырабатывает псевдослучайные значения случайных чисел RND3, которые могут подаваться, например, в блок управления БУ генератора 4 профиля тока и вызывают псевдослучайное формирование профиля тока ПТ2.
Кроме того, значения случайных чисел RND1 могут подаваться на блок 3 формирования основного тактового сигнала, посредством чего основной тактовый сигнал CLK1 автомата состояний устанавливается переменным образом. Предпочтительным образом блок 3 формирования основного тактового сигнала состоит из программируемого генератора (цепи фазовой автоподстройки частоты - ФАПЧ), который имеет центральную частоту колебаний, равную, например, 4 МГц и с помощью значения случайного числа RND1 может устанавливаться переменным образом в диапазоне от 3 до 7 МГц. Разумеется, можно использовать и другие программируемые генераторы в качестве блока 3 формирования основного тактового сигнала, причем тактовая частота также может устанавливаться в зависимости от соответствующего типа процессора.
Для развязки внешнего интерфейса ввода/вывода данных от внутреннего интерфейса данных ИД применяется обычный блок развязки 2. Подобные блоки развязки 2 известны как универсальный асинхронный приемник/передатчик (УАПП) и представляют собой как передающую, так и приемную части, которые обеспечивают возможность взаимного согласования двух различных интерфейсов, т.е. внешнего интерфейса ввода/вывода данных и внутреннего интерфейса данных ИД, и соответственно их различных тактовых сигналов. Подобные блоки развязки общеизвестны и поэтому детально не рассматриваются.
На основе введенных таким образом псевдослучайных колебаний в основной тактовый сигнал CLK1 анализ профиля тока в интерфейсе электропитания ЭП становится еще более затруднительным, благодаря чему защита автомата состояний АС от взлома путем анализа профиля тока становится еще более эффективной.
Устройство, обладающее особенно высокой надежностью по отношению к попыткам взлома путем анализа профиля тока, обеспечивается в том случае, когда в соответствии с фиг.1 дополнительно к блоку 3 формирования основного тактового сигнала применяется дополнительный блок 7 формирования вторичного тактового сигнала в комбинации со схемой синхронизации 5. Согласно фиг.1, блок 7 формирования вторичного тактового сигнала также управляется посредством значения случайного числа RND2 от генератора 6 случайных чисел таким образом, что он генерирует псевдослучайный вторичный тактовый сигнал CLK2. Предпочтительно блок 7 формирования вторичного тактового сигнала состоит из программируемого генератора (ФАПЧ), как и блок 3 формирования основного тактового сигнала, причем предпочтительным образом центральные частоты обоих блоков формирования различаются. Аналогично и частотный диапазон блока 7 формирования вторичного тактового сигнала отличается от частотного диапазона блока 3 формирования основного тактового сигнала, однако оба указанных блока формирования также могут иметь одинаковые центральные частоты и одинаковые частотные диапазоны. Ввиду различных значений случайных чисел RND1 и RND2, блок 3 формирования основного тактового сигнала и блок 7 формирования вторичного тактового сигнала вырабатывают в принципе различающиеся тактовые сигналы CLK1 и CLK2, которые подаются на схему 5 синхронизации.
Схема 5 синхронизации служит в основном для предотвращения эффекта, вследствие которого профиль тока ПТ3 интерфейса питания ИП может сделать наблюдаемым биение частот обоих генераторов. Кроме того, схема 5 синхронизации предотвращает возникновение корреляции во временной и в частотной областях между основным тактовым сигналом CLK1 и формируемым схемой 5 синхронизации тактовым сигналом CLK2* генератора профиля тока, который предпочтительно служит для управления генератором 4 профиля тока или соответственно его блоком управления БУ.
На фиг.4 представлена схема предпочтительного варианта построения схемы 5 синхронизации. Схема 5 синхронизации, показанная на фиг.4, представляет собой по существу запускаемую фронтом импульса логическую схему И с задержкой запаздывания. Для задержки основного тактового сигнала CLK1 на время запаздывания τ схема 5 синхронизации содержит звено запаздывания 51. Кроме того, схема 5 синхронизации для выработки тактового сигнала CLK2* генератора профиля тока содержит запускаемую фронтом импульса логическую схему И 52 для последовательного переключения вторичного тактового сигнала CLK2. Точнее сказать, схема 5 синхронизации осуществляет последовательное переключение вторичного тактового сигнала CLK2 блока 7 формирования вторичного тактового сигнала на генератор 4 профиля тока в качестве тактового сигнала CLK2* генератора профиля тока, когда в блоке 3 формирования основного тактового сигнала не вырабатывается непосредственно новый тактовый сигнал CLK1. Схема 5 синхронизации вследствие этого запускается основным тактовым сигналом CLK1 блока 3 формирования основного тактового сигнала и пропускает вторичный тактовый сигнал CLK2 блока 7 формирования вторичного тактового сигнала только спустя время запаздывания τ, которое может выбираться в зависимости от технологии или иных параметров или может устанавливаться. В предпочтительном варианте время запаздывания τ, формируемое звеном 51 запаздывания, является конфигурируемым или устанавливаемым.
Посредством комбинации дополнительного генератора или соответственно блока 7 формирования вторичного тактового сигнала со схемой 5 синхронизации получают автомат состояний АС или соответственно устройство кодирования для реализации криптографического шифрования и/или разрешения доступа, которое не подвергается опасности взлома путем корреляционного анализа профилей тока. Тем самым обеспечивается защита в особенности секретных ключей (ключей индивидуального пользования), подписей, электронных кошельков, защита записи и т.п. от несанкционированного доступа.
Так как блок обработки данных, состоящий из центрального процессорного блока 1 и блока 1' сопроцессора, не проводит продолжительных операций, которые требуют защиты, то для снижения потребления тока, а также для дальнейшего повышения эффективности, соответствующие меры защиты могут временно отключаться. Точнее говоря, можно, например, генератор 6 случайных чисел, блок 7 формирования вторичного тактового сигнала, схему 5 синхронизации и/или генератор 4 профиля тока временно отключать, когда центральный процессорный блок 1 и блок 1' сопроцессора осуществляют операции, не критичные с точки зрения защищенности.
В частности, при применении блока 7 формирования вторичного тактового сигнала в соединении со схемой 5 синхронизации обеспечивается надежная защита от попыток взлома посредством статистического анализа и/или оценки профиля тока во временной области и/или в спектральном диапазоне.
Изобретение описано выше применительно к автоматам состояний в чип-карте или в смарт-карте. Однако оно не ограничивается описанными примерами осуществления и охватывает все другие автоматы состояний, которые могут применяться в требующих обеспечения защиты микропроцессорных блоках или в других модулях защиты. Аналогичным образом, заявленное изобретение может применяться не только в случае асимметричных способов шифрования, но и в случае всех других, в частности, симметричных способов шифрования (криптографии).

Claims (12)

1. Устройство кодирования для реализации криптографического шифрования и/или обеспечения контроля доступа, содержащее блок обработки данных для реализации криптографических операций, блок развязки для развязки внешнего интерфейса данных от внутреннего интерфейса данных, который связан с блоком обработки данных, интерфейс электропитания для обеспечения электропитания устройства кодирования, блок формирования основного тактового сигнала для выработки основного тактового сигнала, блок генератора профиля тока для выработки профиля тока, который связан с интерфейсом электропитания, и генератор случайных чисел для выработки значений случайных чисел, отличающееся тем, что блок генератора профиля тока содержит блок формирования вторичного тактового сигнала для выработки вторичного тактового сигнала, причем вторичный тактовый сигнал является изменяемым в зависимости от значений случайных чисел.
2. Устройство по п.1, отличающееся тем, что блок генератора профиля тока содержит генератор профиля тока, который для выработки профиля тока переключает посредством блока переключения множество нагрузок.
3. Устройство кодирования по п.1 или 2, отличающееся тем, что генератор случайных чисел дополнительно изменяет основной тактовый сигнал блока формирования основного тактового сигнала в зависимости от значений случайных чисел.
4. Устройство кодирования по п.2 или 3, отличающееся тем, что генератор случайных чисел изменяет режим переключения блока переключения генератора профиля тока в зависимости от значений случайных чисел.
5. Устройство кодирования по любому из пп.2-4, отличающееся тем, что блок генератора профиля тока содержит схему синхронизации, предназначенную для выработки тактового сигнала генератора профиля тока на основе основного и вторичного тактовых сигналов.
6. Устройство кодирования по п.5, отличающееся тем, что схема синхронизации устраняет корреляцию во временной и частотной областях между основным тактовым сигналом и сигналом генератора профиля тока.
7. Устройство кодирования по п.5 или 6, отличающееся тем, что схема синхронизации устраняет биения между основным и вторичным тактовыми сигналами, наблюдаемые на интерфейсе электропитания.
8. Устройство кодирования по любому из пп.5-7, отличающееся тем, что схема синхронизации содержит звено запаздывания для задержки основного тактового сигнала.
9. Устройство кодирования по любому из пп.5-8, отличающееся тем, что схема синхронизации содержит запускаемую фронтом импульса логическую схему И для выработки тактового сигнала генератора профиля тока с запуском вторичным тактовым сигналом в качестве задержанного основного тактового сигнала.
10. Устройство кодирования по п.8 или 9, отличающееся тем, что звено запаздывания выполнено регулируемым.
11. Устройство кодирования по любому из пп.1-10, отличающееся тем, что блок генератора профиля тока вырабатывает помеховый профиль тока таким образом, что указанный профиль тока имеет максимальный размах, подобный максимальному размаху профиля тока блока обработки данных.
12. Устройство кодирования по любому из пп.1-11, отличающееся тем, что блок генератора профиля тока выполнен с возможностью отключения.
RU2002114328/09A 1999-11-03 2000-10-26 Устройство кодирования RU2231229C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99121760A EP1098469B1 (de) 1999-11-03 1999-11-03 Kodiervorrichtung
EP99121760.5 1999-11-03

Publications (2)

Publication Number Publication Date
RU2002114328A RU2002114328A (ru) 2004-03-27
RU2231229C2 true RU2231229C2 (ru) 2004-06-20

Family

ID=8239320

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2002114328/09A RU2231229C2 (ru) 1999-11-03 2000-10-26 Устройство кодирования

Country Status (11)

Country Link
US (1) US7127620B2 (ru)
EP (1) EP1098469B1 (ru)
JP (1) JP3715574B2 (ru)
KR (1) KR20020060221A (ru)
CN (1) CN1197291C (ru)
AT (1) ATE364272T1 (ru)
BR (1) BR0015327A (ru)
DE (1) DE59914370D1 (ru)
MX (1) MXPA02004462A (ru)
RU (1) RU2231229C2 (ru)
WO (1) WO2001033765A1 (ru)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217291B4 (de) * 2002-04-18 2005-09-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung und Verfahren zum Betreiben eines Datenverarbeitungsmoduls
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
JP2005056413A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 複数の同じ計算の保護
FR2861474B1 (fr) * 2003-10-24 2007-04-27 Atmel Corp Procede et appareil pour une periode de traitement variable dans un circuit integre
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
DE102004020576B4 (de) * 2004-04-27 2007-03-15 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
US7949883B2 (en) 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
WO2006067665A1 (en) * 2004-12-20 2006-06-29 Philips Intellectual Property & Standards Gmbh Data processing device and method for operating such data processing device
US7440455B2 (en) * 2005-12-22 2008-10-21 Level 3 Communications, Llc Registration of multiple VoIP devices
JP4117008B2 (ja) * 2006-10-30 2008-07-09 シャープ株式会社 暗号化装置
KR100909364B1 (ko) * 2007-02-06 2009-07-24 삼성전자주식회사 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법
US20080290995A1 (en) * 2007-03-30 2008-11-27 Skyetek, Inc. System and method for optimizing communication between an rfid reader and an rfid tag
WO2009156881A2 (en) 2008-06-24 2009-12-30 Nds Limited Security within integrated circuits
GB2487901B (en) * 2011-02-03 2019-12-04 Advanced Risc Mach Ltd Power signature obfuscation
JP5926655B2 (ja) * 2012-08-30 2016-05-25 ルネサスエレクトロニクス株式会社 中央処理装置および演算装置
US9401802B2 (en) * 2013-07-31 2016-07-26 Fairchild Semiconductor Corporation Side channel power attack defense with pseudo random clock operation
CN105376047B (zh) * 2014-08-08 2020-03-17 国民技术股份有限公司 一种安全模块保护方法及装置
CN105760785B (zh) * 2016-01-24 2018-11-09 深圳大学 一种基于时域差分电流测量的物理不可克隆芯片电路
CN107306180B (zh) * 2016-04-19 2020-05-19 华邦电子股份有限公司 加解密装置及其功率分析防御方法
US11023632B2 (en) * 2016-06-29 2021-06-01 Bar-Iian University Pseudo-asynchronous digital circuit design
US10521530B2 (en) 2016-07-28 2019-12-31 Bar-Ilan University Data-dependent delay circuits
EP3324286B1 (en) 2016-11-18 2019-09-04 Siemens Aktiengesellschaft Generating true random numbers for an integrated circuit
WO2019167050A1 (en) * 2018-02-28 2019-09-06 Bar-Ilan University Information redistribution to reduce side channel leakage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2854832C2 (de) * 1978-12-19 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Empfangsschaltung in einem störunterdrückenden Nachrichtenübertragungssystem mit schmalbandiger konventioneller Nachrichtenmodulation und zusätzlicher pseudozufalliger Phasensprungmodulation
SU849514A1 (ru) 1979-10-26 1981-07-23 Кировский Политехнический Институт Устройство подавлени узкопо-лОСНыХ пОМЕХ
CH667173A5 (en) * 1985-04-02 1988-09-15 Rediffusion Ag Encoded television signal transmission system - uses noise signal carrier superimposed on TV signals only during image signal period
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
RU2007044C1 (ru) 1990-03-11 1994-01-30 Воронежский научно-исследовательский институт связи Устройство поиска шумоподобного сигнала
FR2669485B1 (fr) * 1990-11-16 1993-01-22 Thomson Csf Procede et dispositif de protection de faisceaux hertziens contre le brouillage.
RU2040858C1 (ru) 1991-04-04 1995-07-25 Научно-производственное предприятие "Полет" Адаптивное устройство поиска и слежения за задержкой широкополосного сигнала
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
DE19505097C1 (de) * 1995-02-15 1996-06-05 Siemens Ag Verschlüsselungsvorrichtung
US5614845A (en) * 1995-09-08 1997-03-25 International Business Machines Corporation Independent clock edge regulation
FR2745099B1 (fr) * 1996-02-19 1998-03-27 Sgs Thomson Microelectronics Procede de sequencement d'un circuit integre
ATE325478T1 (de) * 1998-01-02 2006-06-15 Cryptography Res Inc Leckresistentes kryptographisches verfahren und vorrichtung
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
EP1084543B1 (en) * 1998-06-03 2008-01-23 Cryptography Research Inc. Using unpredictable informaion to minimize leakage from smartcards and other cryptosystems
US5998978A (en) * 1998-06-29 1999-12-07 Motorola, Inc. Apparatus and method for reducing energy fluctuations in a portable data device
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry

Also Published As

Publication number Publication date
CN1197291C (zh) 2005-04-13
WO2001033765A1 (de) 2001-05-10
JP3715574B2 (ja) 2005-11-09
CN1387713A (zh) 2002-12-25
JP2003527790A (ja) 2003-09-16
BR0015327A (pt) 2002-07-09
US7127620B2 (en) 2006-10-24
US20020131596A1 (en) 2002-09-19
ATE364272T1 (de) 2007-06-15
KR20020060221A (ko) 2002-07-16
RU2002114328A (ru) 2004-03-27
MXPA02004462A (es) 2002-10-23
DE59914370D1 (de) 2007-07-19
EP1098469B1 (de) 2007-06-06
EP1098469A1 (de) 2001-05-09

Similar Documents

Publication Publication Date Title
RU2231229C2 (ru) Устройство кодирования
Schneier Cryptographic design vulnerabilities
US7543159B2 (en) Device and method with reduced information leakage
EP1260945A1 (en) Semiconductor integrated circuit on IC card protected against tampering
US9250671B2 (en) Cryptographic logic circuit with resistance to differential power analysis
EP1571529A2 (en) Protection of a data processing circuit
US20110258459A1 (en) Method for protecting the decrypting of the configuration files for programmable logic circuits and circuit implementing the method
US7500110B2 (en) Method and arrangement for increasing the security of circuits against unauthorized access
KR100957672B1 (ko) 전기식 분석에 대해 보호되는 디지털 전자부품
TWI620094B (zh) 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法
CN109615054B (zh) 一种智能卡
Vaudenay et al. About machine-readable travel documents
CN109254617B (zh) 时钟信号产生方法以及装置
JP3983521B2 (ja) 半導体装置およびｉｃカード
Kaedi et al. A DPA attack on IOA data-dependent delay countermeasure based on an inherent tempo-spatial data dependency
Graves et al. Challenges in designing trustworthy cryptographic co-processors
Yang An Improved Smart Card-based User Authentication Scheme with Session Key Agreement for Telecare Medicine Information System
GB2524335A (en) Methods and apparatus for resisting side channel attack
JP2003504958A (ja) 携帯カードの保護方法
Homma Designing Secure Cryptographic Circuits
Moreau et al. Why Should We Look for Alternatives to the Public Key Infrastructure (PKI) Model?
Hallberg et al. Towards second-generation smart card-based authentication in health information systems: The secure server model
Moein et al. International Journal on Cryptography and Information Security (IJCIS)
PL218339B1 (pl) System szyfratora z kluczem jednorazowym

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20181027