JP3715574B2 - コーディングデバイス - Google Patents
コーディングデバイス Download PDFInfo
- Publication number
- JP3715574B2 JP3715574B2 JP2001535342A JP2001535342A JP3715574B2 JP 3715574 B2 JP3715574 B2 JP 3715574B2 JP 2001535342 A JP2001535342 A JP 2001535342A JP 2001535342 A JP2001535342 A JP 2001535342A JP 3715574 B2 JP3715574 B2 JP 3715574B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- power profile
- coding device
- unit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/08—Randomization, e.g. dummy operations or using noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electric Clocks (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Lubricants (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
Description
本発明は、コーディングデバイスに関し、詳細には、暗号化および/またはアクセス認証を実施するコーディングデバイスに関する。
【0002】
ほとんどの暗号化システムでは、暗号化処理において用いられる鍵を安全に処理することが必要である。いわゆる公開鍵を用いたセキュリティシステムにおいて、潜在的な攻撃者が、任意の環境において鍵を読み出したり解読したりすることができないように、関連した秘密鍵は保護されなければならない。なぜならば、そうでなければ、例えば、デジタル署名が偽造されたり、データが改変されたり、秘密情報が解読されたりする場合があるからである。
【0003】
本明細書においては、基本的に、機密データまたは秘密データに対する望ましくないデータ攻撃を防止するために用いられる、対称アルゴリズムおよび非対称アルゴリズムまたは暗号化プロトコルを区別する。
【0004】
例えば、暗号化および/またはアクセス認証を実施するための暗号化コーディングデバイスは、攻撃のない環境にある場合であっても、秘密鍵を保護しなければならない。このような暗号化コーディングデバイスの公知の例は、例えば、いわゆるチップカード、スマートカードまたは保護されたアクセス認証または保護されたデータイン(data in)の暗号化を可能にするセキュリティ関連のモジュール(例えば、現金自動預入支払機、自動車イモビライザー(immobilizer)など)である。
【0005】
図5は、基本的に、暗号化データ処理ユニット1から形成され、暗証鍵PK(秘密鍵)を用いて、暗号化によって入力または入力データを処理する、暗号化および/またはアクセス認証を実施するためのコーディングデバイスの模式図を示す。次いで、このように処理されたデータは、出力を出力し、この結果、暗号化または保護されたアクセス認証が実施される。図5に示す自動状態デバイスZAは、チップカード、スマートカード、保護されたマイクロプロセッサユニットなどとして、実施される。したがって、暗号化コーディングデバイスZAは、入力情報を処理し、情報を出力または生成するために秘密鍵PKを用いる。暗号化アルゴリズムまたはプロトコルは、通常捨てられて、暗号化されるべきデータあるいはインターフェースを入力または出力する際の暗号化データへの攻撃が防止され得る。
【0006】
しかし、暗号化コーディングデバイスまたはコーディング方法に対して、顕著により強烈な攻撃がある場合には、秘密鍵をいわゆる漏洩情報によっても生成し得ることが判明されている。図5によって、これは、例えば、暗号化データ処理の間に用いられる秘密鍵または暗号化の方法に関して推論を可能にする、消費電流、電磁放射などである。
【0007】
本発明は、本明細書において特に、いわゆる電力解析を用いた攻撃に関する。自動状態デバイスZAの電力プロファイルを解析する際、集積回路が基本的に電圧制御スイッチとして動作する複数の個々のトランジスタから形成されるという点を利用する。本明細書において、トランジスタ基板を介した電流フローは充電するとすぐに、ゲートに印加されるか、ゲートから排除される。
【0008】
次いで、この電流は、さらなるトランジスタのゲートを充電し、この結果、結線部がさらに充電されたり、負荷が与えられる。したがって、特に暗号化アルゴリズムを処理する場合に実行されるこのような切り替えの挙動を、自動状態デバイスZAの電源によって測定し得、例えば、攻撃者が秘密鍵PKを読むことを可能にする。
【0009】
電力解析の一番よく知られる形態は、単純電力解析(SPA)、差動電力解析(DPA)および高次の差動電力解析(HO−DPA)である。単純電力解析(SPA)は、基本的に電力消費の変動を視覚的にモニタリングすることを考慮するが、差動電力解析DPAによる攻撃は、統計的解析方法および誤差補正方法を利用して、秘密鍵と関係した情報を抽出する。差動高次電力解析(HO−DPA)は、攻撃の可能性を減らして、測定可能な電力消費によって秘密鍵を抽出するが、差動電力解析はほとんどの場合、すでに十分である。
【0010】
暗号化コーディングデバイスに対する攻撃などを防止するために、WO99/35782は、上述の電力解析を無効にする暗号化の方法および暗号化デバイスを開示する。基本的に、暗号化データ処理に不可欠な工程を継続的に変更することによって、攻撃者によって読み出され得る漏洩された情報がいわゆる自己回復の方式で排除される方法およびデバイスを説明する。結果として、特に、統計評価を防止し、自動状態デバイスの電流消費または電磁放射による攻撃を確実に防止する。
【0011】
しかし、攻撃からの防止を実施することなどにおける欠点は、システムまたは自動状態デバイスの暗号化ソフトウェア内へと広範囲にわたって介入を行わなければならない点にある。より正確に言えば、このような保護は、対応して変更されたり、適宜、自動的に変更する、それぞれの暗号化アルゴリズムまたはプロトコルの知識さえあれば実行され得る。しかし、暗号化データ処理を直接ソフトウェアによって行うこのような介入は、極端に大きな支出が必要である。さらに、このような介入は、専門化によってしか実行され得ず、各ユーザ(顧客)はこれを好まない場合が多い。
【0012】
したがって、本発明は、暗号化および/または暗号化状態シーケンスを改変することなく、特に電力解析を確実に防止するアクセス認証を実施するためのコーディングデバイスを提供する目的に基づく。
【0013】
この目的は、本発明による請求項1の特徴によって達成される。
【0014】
特に、妨害電力プロファイルを生成する電力プロファイル生成器を用いることによって、妨害電力フプロファイルは、自動状態デバイスの電力プロファイル上に重ね合わされる。この結果、秘密鍵または暗号化データを抽出するための電力解析が不安定になる。
【0015】
電力プロファイル生成器ユニットは、好適には、複数の負荷を切り替える電力プロファイル生成器を作動させるための二次クロック信号を生成する二次クロック供給ユニットを有し、妨害電力プロファイルを生成する。したがって、妨害電力プロファイル生成器は、主クロック信号から独立した二次クロック信号を用いて動作され、この結果、特に高次の電力解析が防止され得る。さらに、電力プロファイル生成器ユニットは、相互に独立した、二次クロック信号および主クロック信号の両方をランダムに変更する乱数生成器を有し得る。このようにして、特に、統計的(差動)電力解析がしっかりと防止される。
【0016】
さらに、電力プロファイル生成器ユニットは、同期回路を有し、主クロック信号および二次クロック信号に基づいて、電力プロファイル生成器クロック信号を生成し得る。この結果、ランダムに生成された主信号および二次クロック信号からさらに分離することが可能になる。
【0017】
特に、時間領域および周波数領域における主クロック信号と電力プロファイル生成器クロック信号とが関係することを防止する同期回路を用いることによって、任意の種類の高次の電力解析が防止される。なぜならば、実際の暗号化データ処理プロセスに関して、結論に達することが可能ではないからである。
【0018】
さらに、主クロック信号および二次クロック信号が電源インターフェースにおいて目に見える方法でうなりを生じないようにする同期回路を提供することによって、現在公知の電力解析から守られる暗号化コーディングデバイスが提供される。
【0019】
さらに、セキュリティとは関連のない操作に関して電源が切られ得るように、電力プロファイル生成器ユニットを設計することが可能である。したがって、コーディングデバイスの電力消費は、相当減少し得る。
【0020】
さらに、本発明の改良品のさらなる利点は、さらなる従属クレームを特徴とする。
【0021】
本発明は、例示の実施形態によって、図面を参照しながら、以下により詳細に説明する。
【0022】
図1は、例えば、いわゆるチップカードまたはスマートカードに実施されるような暗号化および/またはアクセス認証を実施するためのコーディングデバイスの簡略化したブロック図を示す。本明細書において、このスマートカードまたはチップカードの論理ユニットは、好適には、半導体モジュール上に実施されて、自動状態デバイスZA内に組み合わされる。
【0023】
自動状態デバイスZAおよび半導体コンポーネントの論理コンポーネントは、暗号化されるべきデータおよび/または他のデータを入力および出力するための入力/出力インターフェースI/Oを有する。電源インターフェースSVは、電力を自動状態デバイスZAおよびコーディングデバイスに供給するために用いられるため、いわば、電力解析による攻撃の弱点をなす。電力供給インターフェースSVは、基本的に、自動状態デバイスZAのすべてのコンポーネントを供給するが、例示を簡略化するために、データ処理ユニット1、1’および電力プロファイル生成器4への接続を一つのみ示す。
【0024】
データ処理ユニットは、通常、データを処理する中央処理ユニット1(CPU)、および必要な場合にはさらに、特に非対称または対称コーディング動作を実行する共同プロセッサユニット1’から構成される。しかし、このような暗号化操作を、共同プロセッサユニット1’がなくとも、もっぱら中央処理ユニット1内で実行することも可能である。
【0025】
中央処理ユニット1またはさらなる共同プロセッサユニット1’によって実行される暗号化の方法またはプロトコルは、例えば、対称認証、Diffie−Hellman指数関数鍵符合、公開鍵を備えたE1 Gamal暗号化、E1 Gamal署名、デジタル標準署名、RSAおよびさらなるコーディングアルゴリズムを含み得る。このような方法およびコーティングプロトコルは概して公知であり、この理由から詳細な説明は以下に提供しない。
【0026】
しかし、本発明の基本的特徴は、自動状態デバイスZA内での電力プロファイル生成器4の使用である。この自動状態デバイスZAは、基本的に、妨害電力プロファイルSP2を生成し、電力プロファイル解析において実際に用いられ得る、中央処理ユニット1の電力プロファイルSP1およびオプションの共同プロセッサユニット1’のSP1’の上にこのSP2を重ね合わせる。この重ね合わせを用いて、電力プロファイルSP3による秘密鍵または機密データの回復が防止される。図2および図3を参照しながらより詳細に以下に説明するように、SP3は、外方に向かうようにタップ付けされ得る。
【0027】
図2は、用いられ得る電力プロファイル生成器4の一例の簡略化したブロック図を示す。本明細書において、電力プロファイル生成器4は、基本的に、スイッチS1、S2からSnまでを介して、必要に応じて、接続され得る複数の負荷R1、C1、RnおよびCnから形成される。スイッチS1からSnは、好適には、制御ユニットSEによって作動される。制御ユニットSEを、例えば、電力プロファイル生成器クロック信号CLK2*および/または乱数値RND3を介して作動し得る。しかし、すべてのさらなる作動手段も考えられる。電力プロファイル生成器4の作動に必要なのは、さらなる電力消費または妨害電力プロファイルSP2を生成するように、複数の負荷を、負荷レジスタR1からRnの形態、負荷コンデンサC1からCnの形態で、予測不可能に接続することが可能だという点だけである。
【0028】
図3は、電力解析を防止する原理の簡略化した図を示す。図3によって、中央処理ユニット1は、電力プロファイルSP1を生成する。同時に、電力プロファイル生成器4は、電源インターフェースSV上に重ね合わされる電力プロファイルSP2を生成する。この結果、中央処理ユニット1の電力プロファイルSP1および電力プロファイル生成器4の電力プロファイルSP2から形成される電力プロファイルSP3は、電源インターフェースSVおよび電力解析を用いる攻撃者によって通常用いられる電源の出力において生成される。この重ね合わせによって、実際に解析されるべきであり、秘密鍵または暗号化の方法に関する妨害を可能にする情報を含む電力プロファイルSP1(またはSP1’)を、フィルタリング除去したり回復することができなかったり、フィルタリング除去できなかったり、または回復するために多大な困難が伴ったりする。
【0029】
本明細書において、電力プロファイル生成器4は、中央処理ユニット1の電力プロファイルSP1、または共同プロセッサユニットSP1’の電力プロファイルSP1’に類似の最大偏差またはピークを有する妨害電力プロファイルSP2を生成する。
【0030】
暗号化コーディングデバイスなどの電力解析に対する保護を強化するには、図1による自動状態デバイスZAは、乱数生成器6も有し得る。乱数生成器6は、電力プロファイル生成器4の制御ユニットSEに供給され得る擬似乱数値RND3を生成して、妨害電力プロファイルSP2の擬似乱数が生成される。
【0031】
さらに、乱数値RND1は、主クロック供給ユニット3に供給され得、この結果、自動状態デバイスZAの主クロック信号CLK1を、可変方式で設定し得る。主クロック供給ユニット3は、好適には、プログラム可能な発振器(PLL、フェーズがロックされたループ)から構成される。この発振器は、例えば、4MHzの中心周波数で振動するが、乱数値RND1によって、3〜7MHzの範囲の可変方式で設定することが可能である。もちろん、主クロック供給ユニット3として、他のプログラム可能な選択器も考えられる。クロック周波数を、各プロセッサの種類の一機能として選択することも可能である。
【0032】
内部データインターフェースIBから外部データインターフェースI/Oを分離または絶縁するために、従来の分離ユニット2を用いる。このような分離ユニット2は、UARTSとして公知であり、二つの異なるインターフェース(すなわち、外部データインターフェースI/Oおよび内部データインターフェースIBならびに相互に異なるクロック信号)を適合することが可能なトランスミッタ部および受信機部を含む。このような分離ユニットは概して公知であり、この理由から以下に詳細な説明は提供しない。
【0033】
擬似乱数変動(したがって、主クロック信号CLK1内に生じる)によって、電源インターフェースSVにおける電力解析がより困難になる。この結果、電力解析による攻撃に対する自動状態デバイスZAの保護が、さらに強化される。
【0034】
電力解析による攻撃に対する安全が特に強化された構成は、特に、図1によって、主クロック供給ユニット3に加え、同期回路5と組み合わせて、さらなる二次クロック供給ユニット7を用いる場合に得られる。本明細書においては図1によって、二次クロック供給ユニット7は、擬似乱数の二次クロック信号CLK2を生成するように、乱数生成器6からの乱数値RND2によっても作動される。二次クロック供給ユニット7は、好適には、主供給ユニット3に類似したプログラム可能な発振器(PLL、フェーズがロックされたループ)から構成されるが、中心周波数は、好適には、相互に異なる。同様に、二次クロック供給ユニット7の周波数の範囲も、主クロック供給ユニット3とは異なり、これらは、同じ中心周波数および同じ周波数範囲も有する場合がある。しかし、異なる乱数値RND1およびRND2に起因して、主クロック供給ユニット3および二次クロック供給ユニット7は、同期回路5に供給される異なるクロック信号CLK1およびCLK2を生成する。
【0035】
同期回路5は、基本的に、二つの発振器のうなりを電源インターフェースSVの電力プロファイルSP3内で目に見えるようにし得る影響を防ぐことに役立つ。さらに、同期回路5は、時間領域および周波数領域における、主クロック信号CLK1と電力プロファイル生成器のクロック信号CLK2*との間で関係が生じるのを防止する。このクロック信号CLK2*は、同期回路5によって生成され、好適には電力プロファイル生成器4またはその制御ユニットSEを作動させるために用いられる。
【0036】
図4は、同期回路5に関する好適な設計の模式図である。図4による同期回路5は、基本的に、信号エッジトリガーAND遅延を備えたゲートを含む。同期回路5は、遅延時間τによって主クロック信号CLK1を遅延させるために遅延素子51を有する。さらに、電力プロファイルのクロック信号CLK2*を生成するために、同期回路5は、二次クロック信号CLK2を介して接続するために信号エッジトリガーANDゲート52を有する。より正確には、新たなクロック信号CLK1が主クロック供給ユニット3においてその時点で生成されていない場合に限り、同期回路5は、電力プロファイル生成器のクロック信号CLK2*として、二次クロック供給ユニット7の二次クロック信号CLK2を電力プロファイル生成器4に接続する。したがって、同期回路5は、主クロック供給ユニット3の主クロック信号CLK1によってトリガーされ、これにより、遅延τがその技術の関数または他のパラメータとして、選択されたまたは設定され得た後でのみ、二次クロック供給ユニット7の二次クロック信号CLK2が終了することが可能になる。遅延素子51によって生成された遅延τは好適には調整されたり設定される。
【0037】
特に、さらなる発振器の組み合わせまたは同期回路5を備えた二次クロック供給ユニット7の組み合わせの結果として、電力プロファイルの関係の解析によって攻撃され得ない暗号化および/またはアクセス認証を実施するための自動状態デバイスZAまたはコーディングデバイスが得られる。したがって、特に、秘密鍵(復号鍵)、署名、電子パース、書き込み禁止などは不認証のアクセスを防止する。
【0038】
中央処理ユニット1および共同プロセッサユニット1’から構成されるデータ処理ユニットが継続的に安全関連の動作を実行し得ないため、電力消費を減らし、セキュリティをさらに強化するためには、保護手段を一時的に切る場合がある。より正確には、乱数生成器6、二次クロック供給ユニット7、同期回路5および/または電力プロファイル生成器4は、セキュリティの観点から重要でない操作が中央処理ユニット1またはその共同プロセッサユニット1’によって実行される場合、一時的に切られ得る。
【0039】
特に、二次クロック供給ユニット7は、同期回路5と共に用いられて、時間領域および/またはスペクトル領域における、統計解析および/または電力プロファイルの評価による攻撃が確実に防止される。
【0040】
チップカードまたはスマートカードにおける自動状態デバイスによって本発明を上述した。しかし、例えば、本発明は、上述のデバイスにのみ制限されるのではなく、セキュリティ関連のマイクロプロセッサユニットまたは他のセキュリティモジュール内で用いられ得るすべてのさらなる自動状態デバイスを含む。同様に、本発明は、非対称暗号化の方法(暗号化法)だけでなく、すべてのさらなる暗号化の方法、特には対称暗号化の方法に適用され得る。
【図面の簡単な説明】
【図1】 図1は、本発明による暗号化コーディングデバイスの簡略化したブロック図を示す。
【図2】 図2は、図1に示す電力プロファイル生成器の簡略化した図を示す。
【図3】 図3は、図1に示すコーディングデバイス内に生じる電力プロファイルの簡略化した時間図を示す。
【図4】 図4は、図1に示す同期回路の簡略化した図を示す。
【図5】 図5は、従来技術による、電力解析による攻撃の模式図を示す。
Claims (12)
- 暗号化および/またはアクセス認証を実施するコーディングデバイスであって、
暗号化動作を実施するデータ処理ユニット(1、1’)と、
内部データインターフェース(IB)から外部データインターフェース(IO)を分離する分離ユニット(2)と、
電力を該コーディングデバイス(ZA)に供給する電源インターフェース(SV)と、
主クロック信号(CLK1)を生成する主クロック供給ユニット(3)と、
該電源インターフェース(SV)に結合されており、妨害電力プロファイル(SP2)を生成する電力プロファイル生成器ユニットと、
乱数値(RD1、RD2、RD3)を生成する乱数生成器(6)と
を備え、
該電力プロファイル生成器ユニットは、二次クロック信号(CLK2)を生成する二次クロック供給ユニット(7)を有し、それによって、該二次クロック供給ユニット(7)の該二次クロック信号(CLK2)は、該乱数値(RND2)の関数として変更されることを特徴とする、コーディングデバイス。 - 前記電力プロファイル生成器ユニットは、複数の負荷(R1、...Cn)を切り替えて、スイッチングユニット(SE)によって前記妨害電力プロファイル(SP2)を生成する電力プロファイル生成器(4)を有することを特徴とする、請求項1に記載のコーディングデバイス。
- 前記乱数生成器(6)は、前記乱数値(RND1)の関数として、前記主クロック供給ユニット(3)の前記主クロック信号(CLK1)も変更することを特徴とする、請求項1に記載のコーディングデバイス。
- 前記乱数生成器(6)は、前記乱数値(RND3)の関数として、前記電力プロファイル生成器(4)の前記スイッチングユニット(SC)の切り替え挙動を変更することを特徴とする、請求項1または3のうちのいずれか一つに記載のコーディングデバイス。
- 前記電力プロファイル生成器ユニットは、前記主クロック信号(CLK1)および前記二次クロック信号(CLK2)に基づいて、電力プロファイル生成器のクロック信号(CLK2*)を生成する同期回路(5)を有することを特徴とする、請求項1から4のうちのいずれか一つに記載のコーディングデバイス。
- 前記同期回路(5)は、時間領域および周波数領域における、前記主クロック信号(CLK1)と前記電力プロファイル生成器のクロック信号(CLK2*)との間に関係が生じるのを防止することを特徴とする、請求項5に記載のコーディングデバイス。
- 前記同期回路(5)は、前記主クロック信号(CLK1)と前記二次クロック信号(CLK2)が前記電力供給インターフェース(SV)において目に見えるようなうなりを防止することを特徴とする、請求項5または6に記載のコーディングデバイス。
- 前記同期回路は、前記主クロック信号(CLK1)を遅延させる遅延素子(51)を有することを特徴とする、請求項5から7のうちのいずれか一つに記載のコーディングデバイス。
- 前記同期回路(5)は、遅延された主クロック信号(CLK1)として、前記二次クロック信号(CLK2)によるトリガーを有する、前記電力プロファイル生成器のクロック信号(CLK2*)を生成する信号エッジトリガーANDゲート(52)を有することを特徴とする、請求項5から8のうちのいずれか一つに記載のコーディングデバイス。
- 前記遅延素子(51)は調整可能であることを特徴とする、請求項8または9のうちのいずれか一つに記載のコーディングデバイス。
- 前記電力プロファイル生成器ユニットは前記データ処理ユニット(1、1’)の電力プロファイル(SP1、SP1’)に類似した最大偏差を有するように、前記妨害電力プロファイル(SP2)を生成することを特徴とする、請求項1から10のうちのいずれか一つに記載のコーディングデバイス。
- 前記電力プロファイル生成器ユニットを切ることが可能なことを特徴とする、請求項1から11のうちのいずれか一つに記載のコーディングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99121760A EP1098469B1 (de) | 1999-11-03 | 1999-11-03 | Kodiervorrichtung |
EP99121760.5 | 1999-11-03 | ||
PCT/EP2000/010551 WO2001033765A1 (de) | 1999-11-03 | 2000-10-26 | Kodiervorrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003527790A JP2003527790A (ja) | 2003-09-16 |
JP3715574B2 true JP3715574B2 (ja) | 2005-11-09 |
Family
ID=8239320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001535342A Expired - Fee Related JP3715574B2 (ja) | 1999-11-03 | 2000-10-26 | コーディングデバイス |
Country Status (11)
Country | Link |
---|---|
US (1) | US7127620B2 (ja) |
EP (1) | EP1098469B1 (ja) |
JP (1) | JP3715574B2 (ja) |
KR (1) | KR20020060221A (ja) |
CN (1) | CN1197291C (ja) |
AT (1) | ATE364272T1 (ja) |
BR (1) | BR0015327A (ja) |
DE (1) | DE59914370D1 (ja) |
MX (1) | MXPA02004462A (ja) |
RU (1) | RU2231229C2 (ja) |
WO (1) | WO2001033765A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10217291B4 (de) | 2002-04-18 | 2005-09-29 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung und Verfahren zum Betreiben eines Datenverarbeitungsmoduls |
FR2844896A1 (fr) * | 2002-09-19 | 2004-03-26 | St Microelectronics Sa | Alimentation d'un circuit de traitement asynchrone de donnees |
JP4335561B2 (ja) * | 2003-03-28 | 2009-09-30 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2005056413A (ja) * | 2003-08-01 | 2005-03-03 | Stmicroelectronics Sa | 複数の同じ計算の保護 |
FR2861474B1 (fr) * | 2003-10-24 | 2007-04-27 | Atmel Corp | Procede et appareil pour une periode de traitement variable dans un circuit integre |
DE10360343A1 (de) * | 2003-12-22 | 2005-07-28 | Giesecke & Devrient Gmbh | Tragbarer Datenträger |
JP4674440B2 (ja) * | 2004-03-04 | 2011-04-20 | ソニー株式会社 | データ処理回路 |
DE102004020576B4 (de) * | 2004-04-27 | 2007-03-15 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente |
US7949883B2 (en) | 2004-06-08 | 2011-05-24 | Hrl Laboratories, Llc | Cryptographic CPU architecture with random instruction masking to thwart differential power analysis |
US20120005466A1 (en) * | 2004-12-20 | 2012-01-05 | Koninklijke Philips Electronics N.V. | Data processing device and method for operating such data processing device |
US7440455B2 (en) * | 2005-12-22 | 2008-10-21 | Level 3 Communications, Llc | Registration of multiple VoIP devices |
JP4117008B2 (ja) * | 2006-10-30 | 2008-07-09 | シャープ株式会社 | 暗号化装置 |
KR100909364B1 (ko) * | 2007-02-06 | 2009-07-24 | 삼성전자주식회사 | 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법 |
US20080290995A1 (en) * | 2007-03-30 | 2008-11-27 | Skyetek, Inc. | System and method for optimizing communication between an rfid reader and an rfid tag |
EP2300954B1 (en) | 2008-06-24 | 2014-12-03 | NDS Limited | Security within integrated circuits |
GB2487901B (en) * | 2011-02-03 | 2019-12-04 | Advanced Risc Mach Ltd | Power signature obfuscation |
JP5926655B2 (ja) * | 2012-08-30 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 中央処理装置および演算装置 |
US9401802B2 (en) * | 2013-07-31 | 2016-07-26 | Fairchild Semiconductor Corporation | Side channel power attack defense with pseudo random clock operation |
CN105376047B (zh) * | 2014-08-08 | 2020-03-17 | 国民技术股份有限公司 | 一种安全模块保护方法及装置 |
CN105760785B (zh) * | 2016-01-24 | 2018-11-09 | 深圳大学 | 一种基于时域差分电流测量的物理不可克隆芯片电路 |
CN107306180B (zh) * | 2016-04-19 | 2020-05-19 | 华邦电子股份有限公司 | 加解密装置及其功率分析防御方法 |
WO2018002939A1 (en) | 2016-06-29 | 2018-01-04 | Bar-Ilan University | Pseudo-asynchronous digital circuit design |
US10521530B2 (en) | 2016-07-28 | 2019-12-31 | Bar-Ilan University | Data-dependent delay circuits |
EP3324286B1 (en) * | 2016-11-18 | 2019-09-04 | Siemens Aktiengesellschaft | Generating true random numbers for an integrated circuit |
WO2019167050A1 (en) * | 2018-02-28 | 2019-09-06 | Bar-Ilan University | Information redistribution to reduce side channel leakage |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2854832C2 (de) * | 1978-12-19 | 1980-11-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Empfangsschaltung in einem störunterdrückenden Nachrichtenübertragungssystem mit schmalbandiger konventioneller Nachrichtenmodulation und zusätzlicher pseudozufalliger Phasensprungmodulation |
SU849514A1 (ru) | 1979-10-26 | 1981-07-23 | Кировский Политехнический Институт | Устройство подавлени узкопо-лОСНыХ пОМЕХ |
CH667173A5 (en) * | 1985-04-02 | 1988-09-15 | Rediffusion Ag | Encoded television signal transmission system - uses noise signal carrier superimposed on TV signals only during image signal period |
FR2638869B1 (fr) * | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
RU2007044C1 (ru) | 1990-03-11 | 1994-01-30 | Воронежский научно-исследовательский институт связи | Устройство поиска шумоподобного сигнала |
FR2669485B1 (fr) * | 1990-11-16 | 1993-01-22 | Thomson Csf | Procede et dispositif de protection de faisceaux hertziens contre le brouillage. |
RU2040858C1 (ru) | 1991-04-04 | 1995-07-25 | Научно-производственное предприятие "Полет" | Адаптивное устройство поиска и слежения за задержкой широкополосного сигнала |
US5404402A (en) * | 1993-12-21 | 1995-04-04 | Gi Corporation | Clock frequency modulation for secure microprocessors |
DE19505097C1 (de) * | 1995-02-15 | 1996-06-05 | Siemens Ag | Verschlüsselungsvorrichtung |
US5614845A (en) * | 1995-09-08 | 1997-03-25 | International Business Machines Corporation | Independent clock edge regulation |
FR2745099B1 (fr) * | 1996-02-19 | 1998-03-27 | Sgs Thomson Microelectronics | Procede de sequencement d'un circuit integre |
US6304658B1 (en) * | 1998-01-02 | 2001-10-16 | Cryptography Research, Inc. | Leak-resistant cryptographic method and apparatus |
FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
ATE385089T1 (de) * | 1998-06-03 | 2008-02-15 | Cryptography Res Inc | Verwendung von unvorhersagbarer information zur leckminimierung von chipkarten und anderen kryptosystemen |
US5998978A (en) * | 1998-06-29 | 1999-12-07 | Motorola, Inc. | Apparatus and method for reducing energy fluctuations in a portable data device |
US6419159B1 (en) * | 1999-06-14 | 2002-07-16 | Microsoft Corporation | Integrated circuit device with power analysis protection circuitry |
-
1999
- 1999-11-03 DE DE59914370T patent/DE59914370D1/de not_active Expired - Lifetime
- 1999-11-03 AT AT99121760T patent/ATE364272T1/de not_active IP Right Cessation
- 1999-11-03 EP EP99121760A patent/EP1098469B1/de not_active Expired - Lifetime
-
2000
- 2000-10-26 KR KR1020027005658A patent/KR20020060221A/ko not_active Application Discontinuation
- 2000-10-26 BR BR0015327-3A patent/BR0015327A/pt not_active IP Right Cessation
- 2000-10-26 JP JP2001535342A patent/JP3715574B2/ja not_active Expired - Fee Related
- 2000-10-26 WO PCT/EP2000/010551 patent/WO2001033765A1/de not_active Application Discontinuation
- 2000-10-26 RU RU2002114328/09A patent/RU2231229C2/ru not_active IP Right Cessation
- 2000-10-26 MX MXPA02004462A patent/MXPA02004462A/es unknown
- 2000-10-26 CN CNB008152284A patent/CN1197291C/zh not_active Expired - Fee Related
-
2002
- 2002-05-03 US US10/138,656 patent/US7127620B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1098469A1 (de) | 2001-05-09 |
RU2002114328A (ru) | 2004-03-27 |
CN1197291C (zh) | 2005-04-13 |
WO2001033765A1 (de) | 2001-05-10 |
KR20020060221A (ko) | 2002-07-16 |
BR0015327A (pt) | 2002-07-09 |
EP1098469B1 (de) | 2007-06-06 |
ATE364272T1 (de) | 2007-06-15 |
US7127620B2 (en) | 2006-10-24 |
MXPA02004462A (es) | 2002-10-23 |
DE59914370D1 (de) | 2007-07-19 |
JP2003527790A (ja) | 2003-09-16 |
US20020131596A1 (en) | 2002-09-19 |
CN1387713A (zh) | 2002-12-25 |
RU2231229C2 (ru) | 2004-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3715574B2 (ja) | コーディングデバイス | |
US5533123A (en) | Programmable distributed personal security | |
EP2280502B1 (en) | Using unpredictable information to Resist Discovery of Secrets by External Monitoring | |
EP3316177B1 (en) | Attack prevention method, apparatus and chip for cipher engine | |
US20110258459A1 (en) | Method for protecting the decrypting of the configuration files for programmable logic circuits and circuit implementing the method | |
US7412608B2 (en) | Secure data processing unit, and an associated method | |
EP2629447A1 (en) | Method and device for protecting an electronic device against fault attack(s) | |
US7500110B2 (en) | Method and arrangement for increasing the security of circuits against unauthorized access | |
Hamdioui et al. | Hacking and protecting IC hardware | |
KR100957672B1 (ko) | 전기식 분석에 대해 보호되는 디지털 전자부품 | |
JP7235586B2 (ja) | 攻撃検出装置 | |
JP3983521B2 (ja) | 半導体装置およびicカード | |
Güneysu et al. | Securely sealing multi-FPGA systems | |
US10164646B1 (en) | Frequency generator with warning mechanism | |
EP1926241A2 (en) | Using unpredictable information to minimize leakage from smartcards and other cryptosystems | |
Farahmandi et al. | CAD for FPGA Security | |
Guilley et al. | System-Level Methods to Prevent Reverse-Engineering, Cloning, and Trojan Insertion | |
JP2003504958A (ja) | 携帯カードの保護方法 | |
KR20070043212A (ko) | 다형성 및 탬퍼방지 지원 암호처리방법 및 암호모듈 | |
Platform | FIPS 140-2 Level 3 | |
Moein et al. | International Journal on Cryptography and Information Security (IJCIS) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |