JP2003527790A - コーディングデバイス - Google Patents

コーディングデバイス

Info

Publication number
JP2003527790A
JP2003527790A JP2001535342A JP2001535342A JP2003527790A JP 2003527790 A JP2003527790 A JP 2003527790A JP 2001535342 A JP2001535342 A JP 2001535342A JP 2001535342 A JP2001535342 A JP 2001535342A JP 2003527790 A JP2003527790 A JP 2003527790A
Authority
JP
Japan
Prior art keywords
power profile
clock signal
coding device
power
profile generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001535342A
Other languages
English (en)
Other versions
JP3715574B2 (ja
Inventor
グレゴール ベッケラー，
Original Assignee
インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジーズ アクチェンゲゼルシャフト filed Critical インフィネオン テクノロジーズ アクチェンゲゼルシャフト
Publication of JP2003527790A publication Critical patent/JP2003527790A/ja
Application granted granted Critical
Publication of JP3715574B2 publication Critical patent/JP3715574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electric Clocks (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Lubricants (AREA)

Abstract

(57)【要約】 本発明は、暗号化および／またはアクセス認証を実施するためのコーディングデバイスに関する。上記コーディングデバイスは、データ処理ユニット（１、１’）と、分離ユニット（２）と、電源インターフェース（ＳＶ）および主クロック供給ユニット（３）と、電力プロファイル（ＳＰ２）を生成して、電力プロファイルの関係の解析による攻撃が防止されるように、データ処理ユニット（１、１’）の上記電力プロファイル（ＳＰ１、ＳＰ１’）上に上記電力プロファイル（ＳＰ２）を重ね合わせる、電力プロファイル生成器（４）とを備える。

Description

【発明の詳細な説明】
【０００１】 本発明は、コーディングデバイスに関し、詳細には、暗号化および／またはア
クセス認証を実施するコーディングデバイスに関する。
【０００２】 ほとんどの暗号化システムでは、暗号化処理において用いられる鍵を安全に処
理することが必要である。いわゆる公開鍵を用いたセキュリティシステムにおい
て、潜在的な攻撃者が、任意の環境において鍵を読み出したり解読したりするこ
とができないように、関連した秘密鍵は保護されなければならない。なぜならば
、そうでなければ、例えば、デジタル署名が偽造されたり、データが改変された
り、秘密情報が解読されたりする場合があるからである。
【０００３】 本明細書においては、基本的に、機密データまたは秘密データに対する望まし
くないデータ攻撃を防止するために用いられる、対称アルゴリズムおよび非対称
アルゴリズムまたは暗号化プロトコルを区別する。
【０００４】 例えば、暗号化および／またはアクセス認証を実施するための暗号化コーディ
ングデバイスは、攻撃のない環境にある場合であっても、秘密鍵を保護しなけれ
ばならない。このような暗号化コーディングデバイスの公知の例は、例えば、い
わゆるチップカード、スマートカードまたは保護されたアクセス認証または保護
されたデータイン（ｄａｔａ ｉｎ）の暗号化を可能にするセキュリティ関連の
モジュール（例えば、現金自動預入支払機、自動車イモビライザー（ｉｍｍｏｂ
ｉｌｉｚｅｒ）など）である。
【０００５】 図５は、基本的に、暗号化データ処理ユニット１から形成され、暗証鍵ＰＫ（
秘密鍵）を用いて、暗号化によって入力または入力データを処理する、暗号化お
よび／またはアクセス認証を実施するためのコーディングデバイスの模式図を示
す。次いで、このように処理されたデータは、出力を出力し、この結果、暗号化
または保護されたアクセス認証が実施される。図５に示す自動状態デバイスＺＡ
は、チップカード、スマートカード、保護されたマイクロプロセッサユニットな
どとして、実施される。したがって、暗号化コーディングデバイスＺＡは、入力
情報を処理し、情報を出力または生成するために秘密鍵ＰＫを用いる。暗号化ア
ルゴリズムまたはプロトコルは、通常捨てられて、暗号化されるべきデータある
いはインターフェースを入力または出力する際の暗号化データへの攻撃が防止さ
れ得る。
【０００６】 しかし、暗号化コーディングデバイスまたはコーディング方法に対して、顕著
により強烈な攻撃がある場合には、秘密鍵をいわゆる漏洩情報によっても生成し
得ることが判明されている。図５によって、これは、例えば、暗号化データ処理
の間に用いられる秘密鍵または暗号化の方法に関して推論を可能にする、消費電
流、電磁放射などである。
【０００７】 本発明は、本明細書において特に、いわゆる電力解析を用いた攻撃に関する。
自動状態デバイスＺＡの電力プロファイルを解析する際、集積回路が基本的に電
圧制御スイッチとして動作する複数の個々のトランジスタから形成されるという
点を利用する。本明細書において、トランジスタ基板を介した電流フローは充電
するとすぐに、ゲートに印加されるか、ゲートから排除される。
【０００８】 次いで、この電流は、さらなるトランジスタのゲートを充電し、この結果、結
線部がさらに充電されたり、負荷が与えられる。したがって、特に暗号化アルゴ
リズムを処理する場合に実行されるこのような切り替えの挙動を、自動状態デバ
イスＺＡの電源によって測定し得、例えば、攻撃者が秘密鍵ＰＫを読むことを可
能にする。
【０００９】 電力解析の一番よく知られる形態は、単純電力解析（ＳＰＡ）、差動電力解析
（ＤＰＡ）および高次の差動電力解析（ＨＯ−ＤＰＡ）である。単純電力解析（
ＳＰＡ）は、基本的に電力消費の変動を視覚的にモニタリングすることを考慮す
るが、差動電力解析ＤＰＡによる攻撃は、統計的解析方法および誤差補正方法を
利用して、秘密鍵と関係した情報を抽出する。差動高次電力解析（ＨＯ−ＤＰＡ
）は、攻撃の可能性を減らして、測定可能な電力消費によって秘密鍵を抽出する
が、差動電力解析はほとんどの場合、すでに十分である。
【００１０】 暗号化コーディングデバイスに対する攻撃などを防止するために、ＷＯ９９／
３５７８２は、上述の電力解析を無効にする暗号化の方法および暗号化デバイス
を開示する。基本的に、暗号化データ処理に不可欠な工程を継続的に変更するこ
とによって、攻撃者によって読み出され得る漏洩された情報がいわゆる自己回復
の方式で排除される方法およびデバイスを説明する。結果として、特に、統計評
価を防止し、自動状態デバイスの電流消費または電磁放射による攻撃を確実に防
止する。
【００１１】 しかし、攻撃からの防止を実施することなどにおける欠点は、システムまたは
自動状態デバイスの暗号化ソフトウェア内へと広範囲にわたって介入を行わなけ
ればならない点にある。より正確に言えば、このような保護は、対応して変更さ
れたり、適宜、自動的に変更する、それぞれの暗号化アルゴリズムまたはプロト
コルの知識さえあれば実行され得る。しかし、暗号化データ処理を直接ソフトウ
ェアによって行うこのような介入は、極端に大きな支出が必要である。さらに、
このような介入は、専門化によってしか実行され得ず、各ユーザ（顧客）はこれ
を好まない場合が多い。
【００１２】 したがって、本発明は、暗号化および／または暗号化状態シーケンスを改変す
ることなく、特に電力解析を確実に防止するアクセス認証を実施するためのコー
ディングデバイスを提供する目的に基づく。
【００１３】 この目的は、本発明による請求項１の特徴によって達成される。
【００１４】 特に、妨害電力プロファイルを生成する電力プロファイル生成器を用いること
によって、妨害電力フプロファイルは、自動状態デバイスの電力プロファイル上
に重ね合わされる。この結果、秘密鍵または暗号化データを抽出するための電力
解析が不安定になる。
【００１５】 電力プロファイル生成器ユニットは、好適には、複数の負荷を切り替える電力
プロファイル生成器を作動させるための二次クロック信号を生成する二次クロッ
ク供給ユニットを有し、妨害電力プロファイルを生成する。したがって、妨害電
力プロファイル生成器は、主クロック信号から独立した二次クロック信号を用い
て動作され、この結果、特に高次の電力解析が防止され得る。さらに、電力プロ
ファイル生成器ユニットは、相互に独立した、二次クロック信号および主クロッ
ク信号の両方をランダムに変更する乱数生成器を有し得る。このようにして、特
に、統計的（差動）電力解析がしっかりと防止される。
【００１６】 さらに、電力プロファイル生成器ユニットは、同期回路を有し、主クロック信
号および二次クロック信号に基づいて、電力プロファイル生成器クロック信号を
生成し得る。この結果、ランダムに生成された主信号および二次クロック信号か
らさらに分離することが可能になる。
【００１７】 特に、時間領域および周波数領域における主クロック信号と電力プロファイル
生成器クロック信号とが関係することを防止する同期回路を用いることによって
、任意の種類の高次の電力解析が防止される。なぜならば、実際の暗号化データ
処理プロセスに関して、結論に達することが可能ではないからである。
【００１８】 さらに、主クロック信号および二次クロック信号が電源インターフェースにお
いて目に見える方法でうなりを生じないようにする同期回路を提供することによ
って、現在公知の電力解析から守られる暗号化コーディングデバイスが提供され
る。
【００１９】 さらに、セキュリティとは関連のない操作に関して電源が切られ得るように、
電力プロファイル生成器ユニットを設計することが可能である。したがって、コ
ーディングデバイスの電力消費は、相当減少し得る。
【００２０】 さらに、本発明の改良品のさらなる利点は、さらなる従属クレームを特徴とす
る。
【００２１】 本発明は、例示の実施形態によって、図面を参照しながら、以下により詳細に
説明する。
【００２２】 図１は、例えば、いわゆるチップカードまたはスマートカードに実施されるよ
うな暗号化および／またはアクセス認証を実施するためのコーディングデバイス
の簡略化したブロック図を示す。本明細書において、このスマートカードまたは
チップカードの論理ユニットは、好適には、半導体モジュール上に実施されて、
自動状態デバイスＺＡ内に組み合わされる。
【００２３】 自動状態デバイスＺＡおよび半導体コンポーネントの論理コンポーネントは、
暗号化されるべきデータおよび／または他のデータを入力および出力するための
入力／出力インターフェースＩ／Ｏを有する。電源インターフェースＳＶは、電
力を自動状態デバイスＺＡおよびコーディングデバイスに供給するために用いら
れるため、いわば、電力解析による攻撃の弱点をなす。電力供給インターフェー
スＳＶは、基本的に、自動状態デバイスＺＡのすべてのコンポーネントを供給す
るが、例示を簡略化するために、データ処理ユニット１、１’および電力プロフ
ァイル生成器４への接続を一つのみ示す。
【００２４】 データ処理ユニットは、通常、データを処理する中央処理ユニット１（ＣＰＵ
）、および必要な場合にはさらに、特に非対称または対称コーディング動作を実
行する共同プロセッサユニット１’から構成される。しかし、このような暗号化
操作を、共同プロセッサユニット１’がなくとも、もっぱら中央処理ユニット１
内で実行することも可能である。
【００２５】 中央処理ユニット１またはさらなる共同プロセッサユニット１’によって実行
される暗号化の方法またはプロトコルは、例えば、対称認証、Ｄｉｆｆｉｅ−Ｈ
ｅｌｌｍａｎ指数関数鍵符合、公開鍵を備えたＥ１ Ｇａｍａｌ暗号化、Ｅ１
Ｇａｍａｌ署名、デジタル標準署名、ＲＳＡおよびさらなるコーディングアルゴ
リズムを含み得る。このような方法およびコーティングプロトコルは概して公知
であり、この理由から詳細な説明は以下に提供しない。
【００２６】 しかし、本発明の基本的特徴は、自動状態デバイスＺＡ内での電力プロファイ
ル生成器４の使用である。この自動状態デバイスＺＡは、基本的に、妨害電力プ
ロファイルＳＰ２を生成し、電力プロファイル解析において実際に用いられ得る
、中央処理ユニット１の電力プロファイルＳＰ１およびオプションの共同プロセ
ッサユニット１’のＳＰ１’の上にこのＳＰ２を重ね合わせる。この重ね合わせ
を用いて、電力プロファイルＳＰ３による秘密鍵または機密データの回復が防止
される。図２および図３を参照しながらより詳細に以下に説明するように、ＳＰ
３は、外方に向かうようにタップ付けされ得る。
【００２７】 図２は、用いられ得る電力プロファイル生成器４の一例の簡略化したブロック
図を示す。本明細書において、電力プロファイル生成器４は、基本的に、スイッ
チＳ１、Ｓ２からＳｎまでを介して、必要に応じて、接続され得る複数の負荷Ｒ
１、Ｃ１、ＲｎおよびＣｎから形成される。スイッチＳ１からＳｎは、好適には
、制御ユニットＳＥによって作動される。制御ユニットＳＥを、例えば、電力プ
ロファイル生成器クロック信号ＣＬＫ２*および／または乱数値ＲＮＤ３を介し
て作動し得る。しかし、すべてのさらなる作動手段も考えられる。電力プロファ
イル生成器４の作動に必要なのは、さらなる電力消費または妨害電力プロファイ
ルＳＰ２を生成するように、複数の負荷を、負荷レジスタＲ１からＲｎの形態、
負荷コンデンサＣ１からＣｎの形態で、予測不可能に接続することが可能だとい
う点だけである。
【００２８】 図３は、電力解析を防止する原理の簡略化した図を示す。図３によって、中央
処理ユニット１は、電力プロファイルＳＰ１を生成する。同時に、電力プロファ
イル生成器４は、電源インターフェースＳＶ上に重ね合わされる電力プロファイ
ルＳＰ２を生成する。この結果、中央処理ユニット１の電力プロファイルＳＰ１
および電力プロファイル生成器４の電力プロファイルＳＰ２から形成される電力
プロファイルＳＰ３は、電源インターフェースＳＶおよび電力解析を用いる攻撃
者によって通常用いられる電源の出力において生成される。この重ね合わせによ
って、実際に解析されるべきであり、秘密鍵または暗号化の方法に関する妨害を
可能にする情報を含む電力プロファイルＳＰ１（またはＳＰ１’）を、フィルタ
リング除去したり回復することができなかったり、フィルタリング除去できなか
ったり、または回復するために多大な困難が伴ったりする。
【００２９】 本明細書において、電力プロファイル生成器４は、中央処理ユニット１の電力
プロファイルＳＰ１、または共同プロセッサユニットＳＰ１’の電力プロファイ
ルＳＰ１’に類似の最大偏差またはピークを有する妨害電力プロファイルＳＰ２
を生成する。
【００３０】 暗号化コーディングデバイスなどの電力解析に対する保護を強化するには、図
１による自動状態デバイスＺＡは、乱数生成器６も有し得る。乱数生成器６は、
電力プロファイル生成器４の制御ユニットＳＥに供給され得る擬似乱数値ＲＮＤ
３を生成して、妨害電力プロファイルＳＰ２の擬似乱数が生成される。
【００３１】 さらに、乱数値ＲＮＤ１は、主クロック供給ユニット３に供給され得、この結
果、自動状態デバイスＺＡの主クロック信号ＣＬＫ１を、可変方式で設定し得る
。主クロック供給ユニット３は、好適には、プログラム可能な発振器（ＰＬＬ、
フェーズがロックされたループ）から構成される。この発振器は、例えば、４Ｍ
Ｈｚの中心周波数で振動するが、乱数値ＲＮＤ１によって、３〜７ＭＨｚの範囲
の可変方式で設定することが可能である。もちろん、主クロック供給ユニット３
として、他のプログラム可能な選択器も考えられる。クロック周波数を、各プロ
セッサの種類の一機能として選択することも可能である。
【００３２】 内部データインターフェースＩＢから外部データインターフェースＩ／Ｏを分
離または絶縁するために、従来の分離ユニット２を用いる。このような分離ユニ
ット２は、ＵＡＲＴＳとして公知であり、二つの異なるインターフェース（すな
わち、外部データインターフェースＩ／Ｏおよび内部データインターフェースＩ
Ｂならびに相互に異なるクロック信号）を適合することが可能なトランスミッタ
部および受信機部を含む。このような分離ユニットは概して公知であり、この理
由から以下に詳細な説明は提供しない。
【００３３】 擬似乱数変動（したがって、主クロック信号ＣＬＫ１内に生じる）によって、
電源インターフェースＳＶにおける電力解析がより困難になる。この結果、電力
解析による攻撃に対する自動状態デバイスＺＡの保護が、さらに強化される。
【００３４】 電力解析による攻撃に対する安全が特に強化された構成は、特に、図１によっ
て、主クロック供給ユニット３に加え、同期回路５と組み合わせて、さらなる二
次クロック供給ユニット７を用いる場合に得られる。本明細書においては図１に
よって、二次クロック供給ユニット７は、擬似乱数の二次クロック信号ＣＬＫ２
を生成するように、乱数生成器６からの乱数値ＲＮＤ２によっても作動される。
二次クロック供給ユニット７は、好適には、主供給ユニット３に類似したプログ
ラム可能な発振器（ＰＬＬ、フェーズがロックされたループ）から構成されるが
、中心周波数は、好適には、相互に異なる。同様に、二次クロック供給ユニット
７の周波数の範囲も、主クロック供給ユニット３とは異なり、これらは、同じ中
心周波数および同じ周波数範囲も有する場合がある。しかし、異なる乱数値ＲＮ
Ｄ１およびＲＮＤ２に起因して、主クロック供給ユニット３および二次クロック
供給ユニット７は、同期回路５に供給される異なるクロック信号ＣＬＫ１および
ＣＬＫ２を生成する。
【００３５】 同期回路５は、基本的に、二つの発振器のうなりを電源インターフェースＳＶ
の電力プロファイルＳＰ３内で目に見えるようにし得る影響を防ぐことに役立つ
。さらに、同期回路５は、時間領域および周波数領域における、主クロック信号
ＣＬＫ１と電力プロファイル生成器のクロック信号ＣＬＫ２*との間で関係が生
じるのを防止する。このクロック信号ＣＬＫ２*は、同期回路５によって生成さ
れ、好適には電力プロファイル生成器４またはその制御ユニットＳＥを作動させ
るために用いられる。
【００３６】 図４は、同期回路５に関する好適な設計の模式図である。図４による同期回路
５は、基本的に、信号エッジトリガーＡＮＤ遅延を備えたゲートを含む。同期回
路５は、遅延時間τによって主クロック信号ＣＬＫ１を遅延させるために遅延素
子５１を有する。さらに、電力プロファイルのクロック信号ＣＬＫ２*を生成す
るために、同期回路５は、二次クロック信号ＣＬＫ２を介して接続するために信
号エッジトリガーＡＮＤゲート５２を有する。より正確には、新たなクロック信
号ＣＬＫ１が主クロック供給ユニット３においてその時点で生成されていない場
合に限り、同期回路５は、電力プロファイル生成器のクロック信号ＣＬＫ２*と
して、二次クロック供給ユニット７の二次クロック信号ＣＬＫ２を電力プロファ
イル生成器４に接続する。したがって、同期回路５は、主クロック供給ユニット
３の主クロック信号ＣＬＫ１によってトリガーされ、これにより、遅延τがその
技術の関数または他のパラメータとして、選択されたまたは設定され得た後での
み、二次クロック供給ユニット７の二次クロック信号ＣＬＫ２が終了することが
可能になる。遅延素子５１によって生成された遅延τは好適には調整されたり設
定される。
【００３７】 特に、さらなる発振器の組み合わせまたは同期回路５を備えた二次クロック供
給ユニット７の組み合わせの結果として、電力プロファイルの関係の解析によっ
て攻撃され得ない暗号化および／またはアクセス認証を実施するための自動状態
デバイスＺＡまたはコーディングデバイスが得られる。したがって、特に、秘密
鍵（復号鍵）、署名、電子パース、書き込み禁止などは不認証のアクセスを防止
する。
【００３８】 中央処理ユニット１および共同プロセッサユニット１’から構成されるデータ
処理ユニットが継続的に安全関連の動作を実行し得ないため、電力消費を減らし
、セキュリティをさらに強化するためには、保護手段を一時的に切る場合がある
。より正確には、乱数生成器６、二次クロック供給ユニット７、同期回路５およ
び／または電力プロファイル生成器４は、セキュリティの観点から重要でない操
作が中央処理ユニット１またはその共同プロセッサユニット１’によって実行さ
れる場合、一時的に切られ得る。
【００３９】 特に、二次クロック供給ユニット７は、同期回路５と共に用いられて、時間領
域および／またはスペクトル領域における、統計解析および／または電力プロフ
ァイルの評価による攻撃が確実に防止される。
【００４０】 チップカードまたはスマートカードにおける自動状態デバイスによって本発明
を上述した。しかし、例えば、本発明は、上述のデバイスにのみ制限されるので
はなく、セキュリティ関連のマイクロプロセッサユニットまたは他のセキュリテ
ィモジュール内で用いられ得るすべてのさらなる自動状態デバイスを含む。同様
に、本発明は、非対称暗号化の方法（暗号化法）だけでなく、すべてのさらなる
暗号化の方法、特には対称暗号化の方法に適用され得る。
【図面の簡単な説明】
【図１】 図１は、本発明による暗号化コーディングデバイスの簡略化したブロック図を
示す。
【図２】 図２は、図１に示す電力プロファイル生成器の簡略化した図を示す。
【図３】 図３は、図１に示すコーディングデバイス内に生じる電力プロファイルの簡略
化した時間図を示す。
【図４】 図４は、図１に示す同期回路の簡略化した図を示す。
【図５】 図５は、従来技術による、電力解析による攻撃の模式図を示す。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 暗号化および／またはアクセス認証を実施するためのコーデ
    ィングデバイスであって、 暗号化操作を実施するためのデータ処理ユニット（１、１’）と、 内部データインターフェース（ＩＢ）から外部データインターフェース（ＩＯ
    ）を分離するための分離ユニット（２）と、 電力を該コーディングデバイス（ＺＡ）に供給するための電源インターフェー
    ス（ＳＶ）と、 主クロック信号（ＣＬＫ１）を生成するための主クロック供給ユニット（３）
    と、 を備え、 妨害電力プロファイル（ＳＰ２）を生成するための電力プロファイル生成器ユ
    ニットを特徴とする、コーディングデバイス。
  2. 【請求項２】 前記電力プロファイル生成器ユニットは、複数の負荷（Ｒ１
    、．．．Ｃｎ）を切り替えて、スイッチングユニット（ＳＥ）によって前記妨害
    電力プロファイル（ＳＰ２）を生成する電力プロファイル生成器（４）を有する
    ことを特徴とする、請求項１に記載のコーディングデバイス。
  3. 【請求項３】 前記電力プロファイル生成器ユニットは、二次クロック信号
    （ＣＬＫ２）を生成するための二次クロック供給ユニット（７）を有することを
    特徴とする、請求項１または２に記載のコーディングデバイス。
  4. 【請求項４】 前記電力プロファイル生成器ユニットは、乱数値（ＲＮＤ１
    、ＲＮＤ２、ＲＮＤ３）を生成し、該乱数値（ＲＮＤ２）の関数として、前記二
    次クロック供給ユニット（７）の前記二次クロック信号（ＣＬＫ２）を変更する
    ための乱数生成器（６）を有することを特徴とする、請求項１から３のうちのい
    ずれか一つに記載のコーディングデバイス。
  5. 【請求項５】 前記乱数生成器（６）は、前記乱数値（ＲＮＤ１）の関数と
    して、前記主クロック供給ユニット（３）の前記主クロック信号（ＣＬＫ１）も
    変更することを特徴とする、請求項４に記載のコーディングデバイス。
  6. 【請求項６】 前記乱数生成器（６）は、前記乱数値（ＲＮＤ３）の関数と
    して、前記電力プロファイル生成器（４）の前記スイッチングユニット（ＳＣ）
    の切り替え挙動を変更することを特徴とする、請求項４または５のうちのいずれ
    か一つに記載のコーディングデバイス。
  7. 【請求項７】 前記電力プロファイル生成器ユニットは、前記主クロック信
    号（ＣＬＫ１）および前記二次クロック信号（ＣＬＫ２）に基づいて、電力プロ
    ファイル生成器のクロック信号（ＣＬＫ２*）を生成するための同期回路（５）
    を有することを特徴とする、請求項３から６のうちのいずれか一つに記載のコー
    ディングデバイス。
  8. 【請求項８】 前記同期回路（５）は、時間領域および周波数領域における
    、前記主クロック信号（ＣＬＫ１）と前記電力プロファイル生成器のクロック信
    号（ＣＬＫ２*）との間に関係が生じるのを防止することを特徴とする、請求項
    ７に記載のコーディングデバイス。
  9. 【請求項９】 前記同期回路（５）は、前記主クロック信号（ＣＬＫ１）と
    前記二次クロック信号（ＣＬＫ２）が前記電力供給インターフェース（ＳＶ）に
    おいて目に見えるようなうなりを防止することを特徴とする、請求項７または８
    に記載のコーディングデバイス。
  10. 【請求項１０】 前記同期回路は、前記主クロック信号（ＣＬＫ１）を遅延
    させる遅延素子（５１）を有することを特徴とする、請求項７から９のうちのい
    ずれか一つに記載のコーディングデバイス。
  11. 【請求項１１】 前記同期回路（５）は、遅延された主クロック信号（ＣＬ
    Ｋ１）として、前記二次クロック信号（ＣＬＫ２）によるトリガーを有する、前
    記電力プロファイル生成器のクロック信号（ＣＬＫ２*）を生成するための信号
    エッジトリガーＡＮＤゲート（５２）を有することを特徴とする、請求項７から
    １０のうちのいずれか一つに記載のコーディングデバイス。
  12. 【請求項１２】 前記遅延素子（５１）は調整可能であることを特徴とする
    、請求項１０または１１のうちのいずれか一つに記載のコーディングデバイス。
  13. 【請求項１３】 前記電力プロファイル生成器ユニットは前記データ処理ユ
    ニット（１、１’）の電力プロファイル（ＳＰ１、ＳＰ１’）に類似した最大偏
    差を有するように、前記妨害電力プロファイル（ＳＰ２）を生成することを特徴
    とする、請求項１から１２のうちのいずれか一つに記載のコーディングデバイス
    。
  14. 【請求項１４】 前記電力プロファイル生成器ユニットを切ることが可能な
    ことを特徴とする、請求項１から１３のうちのいずれか一つに記載のコーディン
    グデバイス。
JP2001535342A 1999-11-03 2000-10-26 コーディングデバイス Expired - Fee Related JP3715574B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99121760.5 1999-11-03
EP99121760A EP1098469B1 (de) 1999-11-03 1999-11-03 Kodiervorrichtung
PCT/EP2000/010551 WO2001033765A1 (de) 1999-11-03 2000-10-26 Kodiervorrichtung

Publications (2)

Publication Number Publication Date
JP2003527790A true JP2003527790A (ja) 2003-09-16
JP3715574B2 JP3715574B2 (ja) 2005-11-09

Family

ID=8239320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001535342A Expired - Fee Related JP3715574B2 (ja) 1999-11-03 2000-10-26 コーディングデバイス

Country Status (11)

Country Link
US (1) US7127620B2 (ja)
EP (1) EP1098469B1 (ja)
JP (1) JP3715574B2 (ja)
KR (1) KR20020060221A (ja)
CN (1) CN1197291C (ja)
AT (1) ATE364272T1 (ja)
BR (1) BR0015327A (ja)
DE (1) DE59914370D1 (ja)
MX (1) MXPA02004462A (ja)
RU (1) RU2231229C2 (ja)
WO (1) WO2001033765A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195595A (ja) * 2016-04-19 2017-10-26 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 暗号化／復号装置及びその電力解析保護方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217291B4 (de) * 2002-04-18 2005-09-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung und Verfahren zum Betreiben eines Datenverarbeitungsmoduls
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
JP2005056413A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 複数の同じ計算の保護
FR2861474B1 (fr) * 2003-10-24 2007-04-27 Atmel Corp Procede et appareil pour une periode de traitement variable dans un circuit integre
DE10360343A1 (de) * 2003-12-22 2005-07-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
DE102004020576B4 (de) * 2004-04-27 2007-03-15 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
US8065532B2 (en) 2004-06-08 2011-11-22 Hrl Laboratories, Llc Cryptographic architecture with random instruction masking to thwart differential power analysis
CN101084506A (zh) * 2004-12-20 2007-12-05 皇家飞利浦电子股份有限公司 数据处理设备及操作这种数据处理设备的方法
US7440455B2 (en) * 2005-12-22 2008-10-21 Level 3 Communications, Llc Registration of multiple VoIP devices
JP4117008B2 (ja) * 2006-10-30 2008-07-09 シャープ株式会社 暗号化装置
KR100909364B1 (ko) * 2007-02-06 2009-07-24 삼성전자주식회사 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법
US20080290995A1 (en) * 2007-03-30 2008-11-27 Skyetek, Inc. System and method for optimizing communication between an rfid reader and an rfid tag
US8539596B2 (en) 2008-06-24 2013-09-17 Cisco Technology Inc. Security within integrated circuits
GB2487901B (en) * 2011-02-03 2019-12-04 Advanced Risc Mach Ltd Power signature obfuscation
JP5926655B2 (ja) * 2012-08-30 2016-05-25 ルネサスエレクトロニクス株式会社 中央処理装置および演算装置
US9401802B2 (en) * 2013-07-31 2016-07-26 Fairchild Semiconductor Corporation Side channel power attack defense with pseudo random clock operation
CN105376047B (zh) * 2014-08-08 2020-03-17 国民技术股份有限公司 一种安全模块保护方法及装置
CN105760785B (zh) * 2016-01-24 2018-11-09 深圳大学 一种基于时域差分电流测量的物理不可克隆芯片电路
WO2018002934A1 (en) * 2016-06-29 2018-01-04 Bar-Ilan University Pseudo- asynchronous digital circuit design
US10521530B2 (en) 2016-07-28 2019-12-31 Bar-Ilan University Data-dependent delay circuits
EP3324286B1 (en) * 2016-11-18 2019-09-04 Siemens Aktiengesellschaft Generating true random numbers for an integrated circuit
WO2019167050A1 (en) * 2018-02-28 2019-09-06 Bar-Ilan University Information redistribution to reduce side channel leakage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2854832C2 (de) 1978-12-19 1980-11-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Empfangsschaltung in einem störunterdrückenden Nachrichtenübertragungssystem mit schmalbandiger konventioneller Nachrichtenmodulation und zusätzlicher pseudozufalliger Phasensprungmodulation
SU849514A1 (ru) 1979-10-26 1981-07-23 Кировский Политехнический Институт Устройство подавлени узкопо-лОСНыХ пОМЕХ
CH667173A5 (en) * 1985-04-02 1988-09-15 Rediffusion Ag Encoded television signal transmission system - uses noise signal carrier superimposed on TV signals only during image signal period
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
RU2007044C1 (ru) 1990-03-11 1994-01-30 Воронежский научно-исследовательский институт связи Устройство поиска шумоподобного сигнала
FR2669485B1 (fr) * 1990-11-16 1993-01-22 Thomson Csf Procede et dispositif de protection de faisceaux hertziens contre le brouillage.
RU2040858C1 (ru) 1991-04-04 1995-07-25 Научно-производственное предприятие "Полет" Адаптивное устройство поиска и слежения за задержкой широкополосного сигнала
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
DE19505097C1 (de) * 1995-02-15 1996-06-05 Siemens Ag Verschlüsselungsvorrichtung
US5614845A (en) * 1995-09-08 1997-03-25 International Business Machines Corporation Independent clock edge regulation
FR2745099B1 (fr) * 1996-02-19 1998-03-27 Sgs Thomson Microelectronics Procede de sequencement d'un circuit integre
US6304658B1 (en) 1998-01-02 2001-10-16 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
ATE385089T1 (de) * 1998-06-03 2008-02-15 Cryptography Res Inc Verwendung von unvorhersagbarer information zur leckminimierung von chipkarten und anderen kryptosystemen
US5998978A (en) * 1998-06-29 1999-12-07 Motorola, Inc. Apparatus and method for reducing energy fluctuations in a portable data device
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195595A (ja) * 2016-04-19 2017-10-26 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 暗号化／復号装置及びその電力解析保護方法
US10326586B2 (en) 2016-04-19 2019-06-18 Winbond Electronics Corp. Encryption/decryption apparatus and power analysis protecting method thereof

Also Published As

Publication number Publication date
EP1098469B1 (de) 2007-06-06
DE59914370D1 (de) 2007-07-19
CN1197291C (zh) 2005-04-13
US7127620B2 (en) 2006-10-24
US20020131596A1 (en) 2002-09-19
RU2231229C2 (ru) 2004-06-20
MXPA02004462A (es) 2002-10-23
CN1387713A (zh) 2002-12-25
BR0015327A (pt) 2002-07-09
ATE364272T1 (de) 2007-06-15
EP1098469A1 (de) 2001-05-09
RU2002114328A (ru) 2004-03-27
WO2001033765A1 (de) 2001-05-10
KR20020060221A (ko) 2002-07-16
JP3715574B2 (ja) 2005-11-09

Similar Documents

Publication Publication Date Title
JP3715574B2 (ja) コーディングデバイス
US11018847B2 (en) Device keys protection
EP3316177B1 (en) Attack prevention method, apparatus and chip for cipher engine
US9250671B2 (en) Cryptographic logic circuit with resistance to differential power analysis
EP1912154A2 (en) System, server, terminal and tamper resistant device for authenticating a user
EP3413253B1 (en) Bankcard password protection method and system
US20120233456A1 (en) Method for securely interacting with a security element
US7500110B2 (en) Method and arrangement for increasing the security of circuits against unauthorized access
EP1485857B1 (fr) Composant electronique numerique protege contre des analyses de type electrique
EP3340094B1 (en) Method for renewal of cryptographic whiteboxes under binding of new public key and old identifier
KR100906518B1 (ko) 도용으로부터 전자 칩을 보호하는 암호화 방법
Güneysu et al. Securely sealing multi-FPGA systems
US20070176670A1 (en) Charge pump based subsystem for secure smart-card design
EP3021249A1 (en) System for securely entering a private code
Guilley et al. System-Level Methods to Prevent Reverse-Engineering, Cloning, and Trojan Insertion
JP2003504958A (ja) 携帯カードの保護方法
Maradan et al. Smart Card Applications and Systems: Market Trend and Impact on Other Technological Development
Platform FIPS 140-2 Level 3

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees