PL218339B1 - System szyfratora z kluczem jednorazowym - Google Patents

Description

Wynalazek dotyczy systemu szyfratora z kluczem jednorazowym znajdującego zastosowanie w kryptografii do szyfrowania informacji.

Obecnie do komunikacji i prowadzenia działalności gospodarczej wykorzystuje się Internet. Na świecie dużą popularność zyskują usługi internetowe drugiej generacji, nazywane WebServices. Czołowe firmy z branży technologii informacyjnej IT oferują usługi polegające na dzierżawie niezbędnych zasobów do wdrożenia systemów informatycznych, określane jest to jako Cloud Computing czyli przetwarzanie w chmurze. Przy korzystaniu z takich usług należy stosować rozwiązania zapewniające wysoki poziom bezpieczeństwa oparty na: poufności, identyfikowalności, niezaprzeczalności i nienaruszalności informacji. Jest to szczególne ważne w zaawansowanych systemach teleinformatycznych wymagających zapewnienia wysokiego bezpieczeństwa i kontroli dostępu w transakcjach handlowych, w bankowości elektronicznej, w rozliczeniach z urzędami skarbowymi i innych podobnych usługach. Istotne jest także zagwarantowanie tego wysokiego bezpieczeństwa przy jak najmniejszym nakładzie komunikacyjnym, czasowym i finansowym. Najbezpieczniejszymi obecnie mi systemami ochrony informacji przed niepowołanym dostępem są systemy kryptograficzne z kluczem jednorazowym. Bezpieczeństwo takiego systemu kryptograficznego polega na tym, że każda informacja - transakcja szyfrowana jest innym kluczem. Nadawca szyfruje informację kluczem, który jest znany adresatowi odtwarzającemu z szyfrogramu informację. Generalnie system szyfrowania z kluczem jednorazowym jest systemem symetrycznym - jeden klucz szyfruje i deszyfruje informację. W takim systemie wymagana jest uprzednia znajomość lub uzgodnienie kluczy szyfrowania, a zagwarantowanie bezpieczeństwa wymaga utajnienia wartości klucza służącego do szyfrowania i deszyfrowania. Nikt poza stroną szyfrującą i deszyfrująca nie może wejść w posiadanie klucza. Jako przykład realizacji można podać praktykę związaną z kartą zdrapką, w której dla każdej transakcji zdrapywana jest kolejna wartość będącą elementem tajnym dla klucza szyfrującego. Takie rozwiązanie jest nieodporne na kradzież karty zdrapki, a wejście w posiadanie karty zdrapki jest równoznaczne z posiadaniem tajnego klucza. W innych realizacjach możliwe jest przesyłanie klucza telefonem komórkowym w postaci wiadomości SMS, jednak jest to rozwiązanie nie gwarantujące bezpieczeństwa, ponieważ jest ono podatne na przechwycenie informacji przez niepowołane osoby i wejście w posiadanie przez te osoby klucza dla kolejnej transakcji. Generalnie systemy z uprzednią znajomością wartości kluczy są zastępowane innymi rozwiązaniami gwarantującymi wyższy poziom bezpieczeństwa. Do takich, uważanych za bezpieczniejsze, systemów kryptograficznych należą systemy z kluczem generowanym przy pomocy urządzenia będącego w posiadaniu właściciela karty szyfrującej i generującego pseudolosowe wartości dla unikalnej wartości klucza.

Przykładem rozwiązania korzystającego z generatora sekwencji pseudolosowych i opartego na badaniu różnorodności generowanych wartości jest rozwiązanie znane z opisu patentowego nr US 2010 002 877. W rozwiązaniu tym przedstawiony jest generator sekwencji pseudolosowych generujący ciąg zer i jedynek. Wygenerowany ciąg zer i jedynek traktowany jest jako wartość klucza jednorazowego. Poprzez badanie różnorodności generowanych wartości wybierane są wartości spełniające określone kryterium różnorodności tak, aby proponowane rozwiązanie uznać jako rozwiązanie generatora pseudolosowego z unikalnymi generowanymi wartościami. Jednakże, często okazuje się, że wartości generowane w generatorach pseudolosowych nie są zupełnie przypadkowe i możliwe jest wyznaczenie z dużym prawdopodobieństwem zbioru generowanych wartości. Z tego względu stosowane są specyficzne rozwiązania oparte na rozkładzie prawdopodobieństwa w systemach generujących z dużym prawdopodobieństwem przypadkowe i niepowtarzalne wartości. Takie rozwiązanie przedstawione jest w opisie patentowym nr WO 2010 005 784.

Dobre rezultaty w zakresie generowania sekwencji pseudolosowych daje wykorzystanie metod mieszających ciągi bitów. Takie rozwiązanie przedstawione jest w opisie patentowym nr EP 1 513 285, w którym bazując na znanej i specjalnie skomponowanej wartości początkowej składającej się z ciągu bitów generowany jest, przy wykorzystaniu specjalnie dobranej struktury operatorów logicznych i arytmetycznych oddziałujących na sekwencję początkową bitów, wyjściowy ciąg bitów stanowiący klucz szyfrowania. Struktura operatorów arytmetyczno-logicznych oddziałująca na sekwencję wejściową jest specjalnie zaprojektowana tak, aby wartość wyjściowa powstała na skutek przemieszania bitów o wartościach 1 lub 0 była unikalna. Wadą tego rozwiązania jest możliwość wygenerowania próbek wyników szyfrowania i wnioskowania, co do struktury operatora odwracającego. Generalnie, obecnie stosowane systemy kryptograficzne bazujące na sprawdzaniu entropii generatorów pseudoPL 218 339 B1 losowych oraz opracowaniu urządzeń mieszających generujących wartości pseudolosowe, a także inne obecnie wykorzystywane systemy kryptograficzne obarczone są wadami. Metody korzystające z generatorów pseudolosowych nie są odporne na kradzież generatora lub odgadnięcie kolejnej wartości na podstawie dotychczas generowanych liczb. Metody oparte na mieszaniu wartości pochodzących z ciągu wejściowego nie są odporne na skopiowanie urządzenia szyfrującego i wykorzystanie podszywania. Ponadto, metody mieszające odnoszą się do ustalonej wartości początkowej i generują wyniki powtarzalne dla tych samych danych wejściowych, więc nie są spełnione wymagania klucza jednorazowego oraz istnieje funkcja odwracająca, którą można odnaleźć korzystając z zaawansowanych metod kryptoanalizy. Metody polegające na przekazywaniu aktualnych wartości kluczy bazują na przekazaniu nowej wartości klucza i wymagają rozwiązania problemu utajnienia kolejnej wartości klucza, czyli znowu rozwiązania problemu bezpieczeństwa.

Istotą systemu szyfratora z kluczem jednorazowym realizującego schemat szyfrowania RSA zawierającego szyfrator, pośrednik transakcji i serwer transakcji jest to, że szyfrator zawiera połączony z programatorem układ rekonfigurowalny, który realizuje unikalny, jednorazowy schemat połączeń elementów logicznych dla układowej realizacji potęgowania modulo w schemacie szyfrowania RSA.

Proponowane rozwiązanie rozwiązuje problemy przedstawione jako wady dotychczas stosowanych rozwiązań. Ponadto, proponowane rozwiązanie oparte na wykorzystaniu asymetrycznego algorytmu kryptograficznego schematu szyfrowania RSA z unikalnym, a tym samym jednorazowym kluczem generowanym dla każdej szyfrowanej informacji zwiększa poziom bezpieczeństwa szyfrowania i rozszerza zakres możliwych zastosowań. Proponowane w wynalazku rozwiązanie łączy zalety systemów symetrycznych z zaletami asymetrycznych systemów kryptograficznych z kluczem jednorazowym dzięki wykorzystaniu innych, czyli jednorazowych wartości klucza schematu szyfrowania RSA w każdej operacji szyfrowania.

System szyfrowania według wynalazku dla realizacji bezpiecznych operacji nie wymaga uprzedniego uzgadniania lub wymiany wartości kluczy szyfrowania, co znacznie podnosi poziom bezpieczeństwa systemu. Wynalazek eliminuje możliwość wykorzystania skopiowanego w całości lub części elementu szyfrującego, co jest szczególnie istotne dla kart płatniczych narażonych na kradzież lub skopiowanie.

Ponadto, wynalazek umożliwia znaczące w stosunku do prostego algorytmu według schematu szyfrowania RSA zmniejszenie rozmiaru kluczy szyfrujących i deszyfrujących, powodując znaczące zmniejszenie układów realizujących operacje szyfrowania. Obecnie przyjmuje się, że szyfrowanie według schematu szyfrowania RSA kluczem o rozmiarze 2048 bitów jest bezpieczne, niemniej jednak uwzględniając rosnące moce obliczeniowe komputerów w niedalekiej przyszłości, może być konieczne stosowanie rozwiązań z kluczami o większym rozmiarze. Aktualnie proponowane są kryptosystemy oparte na krzywych eliptycznych, w których 224-bitowy rozmiar klucza gwarantuje poziom bezpieczeństwa uzyskiwany dla 2048-bitowego klucza według schematu szyfrowania RSA. Jest to równoważne bezpieczeństwu, często określanemu jako siła systemu, uzyskiwanemu dla 112-bitowego klucza jednorazowego. Korzystając z proponowanego rozwiązania można zmniejszyć znacząco rozmiar układów realizujących obliczenia, przez co obniżyć pobór mocy potrzebnej do szyfrowania i deszyfrowania.

Wynalazek zostanie objaśniony w przykładzie wykonania przedstawionym na rysunku, na którym fig. 1 pokazuje schemat blokowy systemu kryptograficznego z kluczem jednorazowym, fig. 2 pokazuje schemat blokowy szyfratora, fig. 3 pokazuje algorytm działania szyfratora, fig. 4 pokazuje algorytm działania pośrednika transakcji w reakcji na zgłoszenie serwera transakcji, fig. 5 pokazuje algorytm działania pośrednika transakcji w reakcji na zgłoszenie szyfratora, fig. 6 pokazuje algorytm działania serwera transakcji.

System szyfratora z kluczem jednorazowym składa się z trzech bloków: szyfratora KS, pośrednika transakcji PT i serwera transakcji ST. Aby można było korzystać z systemu kryptograficznego, należy uprzednio wyprodukować szyfrator KS na przykład w postaci karty płatniczej lub bezpiecznego telefonu i zarejestrować go u pośrednika transakcji PT. Proces rejestracji pokazany jest na fig. 4. Mając do zaszyfrowania informację na przykład w postaci danych transakcyjnych użytkownik szyfratora KS przesyła dane IKS identyfikujące szyfrator KS do pośrednika transakcji PT. Po identyfikacji szyfratora KS pośrednik transakcji PT przesyła dane IKS do szyfratora KS potwierdzając identyfikację szyfratora KS. Dane IKS przesłane do szyfratora KS przez pośrednika transakcji PT zawierają informacje dla programatora PUR szyfratora KS konfigurujące układ rekonfigurowalny UR szyfratora KS.

PL 218 339 B1

Szyfrator KS implementuje schemat szyfrowania RSA zgodnie z algorytmem potęgowania modulo metodą binarną. Wiadomość do zaszyfrowania MS wprowadzana jest do układu wejściowego IC. W zależności od zastosowania wiadomość MS może być wprowadzona za pomocą: klawiatury, interfejsu szeregowego, Internetu bezprzewodowego. Układ wejściowy IC przekształca informację MS do postaci binarnej możliwej do przetwarzania w układzie podnoszenia do kwadratu modulo PM. Jednocześnie informacja MS przekształcona do postaci binarnej podawana jest z układu wejściowego IC na układ rekonfigurowalny UR. Układ mnożący modulo MM szyfratora KS wykonuje mnożenie wartości liczbowych otrzymanych z układu podnoszenia do kwadratu modulo PM z wartością liczbową otrzymaną z układu rekonfigurowalnego UR. Układ wyjściowy OC otrzymuje z układu mnożącego modulo MM zaszyfrowaną informację i przekształca ją do postaci zaszyfrowanego strumienia danych transakcyjnych SSDT, który przekazywany jest do serwera transakcji ST. Wysłane od pośrednika transakcji PT dane IKS trafiają do układu autoryzacji UA szyfratora KS. Układ autoryzacji UA przechowuje dane identyfikacyjne DIK szyfratora KS. Kopia tych danych identyfikacyjnych DIK jest wysyłana do pośrednika transakcji PT w momencie przyjęcia przez układ wejściowy IC na szyfratorze KS nowej informacji MS do zaszyfrowania. Ponadto układ autoryzacji UA szyfratora KS wydziela ze strumienia danych IKS dane konfiguracyjne DBST zawierające opis struktury logicznej do zaimplementowania układu rekonfigurowalnego UR na szyfratorze KS do kolejnej operacji szyfrowania.

Szyfrator KS wyposażony jest w układ rekonfigurowalny UR będący matrycą bramek logicznych programowalnych przez użytkownika w literaturze nazywanych układami FPGA, których nazwa pochodzi od pierwszych liter nazwy w języku angielskim Field Programmable Gate Array. Układ programatora PUR implementuje dla każdej wiadomości MS nową opisaną danymi konfiguracyjnymi DBST strukturę logiki programowalnej układu rekonfigurowalnego UR szyfratora KS.

W szyfrowaniu według schematu szyfrowania RSA realizuje się potęgowanie modulo liczby N wiadomości M będącej wartością liczbową. Szyfrogramem S jest liczba naturalna otrzymywana jako wynik operacji potęgowania modularnego realizowanej zgodnie z równaniem S = W^AE mod N. W celu wygenerowania klucza prywatnego i publicznego według schematu RSA wybiera się dwie duże liczby pierwsze p i q o rozmiarze przynajmniej 1024 bitów. Tak duże liczby zapewniają duże bezpieczeństwo szyfrowania. Liczba N jest 2048-bitowym iloczynem wybranych liczb p i q. Z tocjentu φ(Ν) = (p-1)(q-1) wybiera się liczbę E<N, względnie pierwszą z φ(Ν) będącą losowym kluczem szyfrującym. Liczby E oraz N są składnikami klucza publicznego. Liczby p i q osobom postronnym nie są znane. Składnikami klucza tajnego są liczby D i N, przy czym D<N jest liczbą wyznaczoną ze wzoru D=EA-1 mod φ^).

Odtworzenie wiadomości M z szyfrogramu S wymaga deszyfrowania opartego na analogicznych operacjach jak szyfrowanie, czyli potęgowania modularnego realizowanego na podstawie wzoru M = S^AD mod N.

W praktyce, M jest wielokrotnie większego rozmiaru niż N, więc przy szyfrowaniu według schematu szyfrowania RSA wiadomość M dzielona jest na bloki Mi<N zamieniane na postać binarną i szyfrowane oddzielnie. Deszyfrowanie szyfrogramu realizowane jest analogicznie do szyfrowania na blokach szyfrogramu.

Szyfrator KS zawiera układ rekonfigurowalny UR skonfigurowany do szyfrowania dla początkowej wartości E klucza {E, N}, ponadto szyfrator KS przechowuje dane konfiguracyjne DBST układu konfigurowalnego UR. Strumień służący do pełnego skonfigurowania układu rekonfigurowalnego UR szyfratora KS pamiętany jest na serwerze transakcji ST. Jest on niezbędny do wygenerowania danych konfiguracyjnych DBST przez serwer transakcji ST. Szyfrator KS skonfigurowany do szyfrowania nowej wiadomości MS generuje zaszyfrowany strumień danych transakcyjnych SSDT i wysyła go do serwera transakcji ST. Działanie pośrednika transakcji PT wyjaśnia schemat blokowy algorytmu pokazany na fig. 4. Pośrednik transakcji PT może otrzymać zgłoszenie od serwera transakcji ST lub od szyfratora KS. Jeżeli zgłoszenie zostało zapoczątkowane strumieniem danych IKS od serwera transakcji ST to pośrednik transakcji przyjmuje dane IKS i oddziela dane konfiguracyjne DBST od danych IKS oraz sprawdza czy dane identyfikacyjne DIK ma już wprowadzone do pamięci, jeżeli nie ma to dokonuje rejestracji szyfratora KS poprzez zapamiętanie danych IKS. Jeżeli pośrednik transakcji PT stwierdzi, że dane identyfikacyjne DIK są już przez niego pamiętane, to dokonuje zmodyfikowania danych, jeżeli pośrednik transakcji PT otrzyma dane identyfikacyjne DIK od szyfratora KS, to wykonuje działanie przedstawione na fig. 5. Po otrzymaniu danych identyfikacyjnych DIK od szyfratora KS pośrednik transakcji PT sprawdza czy dane identyfikacyjne DIK ma już wprowadzone do pamięci,. Jeżeli ich nie ma w pamięci, to wysyła do szyfratora KS dane IKS z informacją o odmowie identyfikacji uniemożliwiając dokonanie szyfrowania. Jeżeli natomiast dane identyfikacyjne DIK ma już wprowadzone

PL 218 339 B1 do pamięci, to wysyła do szyfratora KS dane IKS zawierające dane konfiguracyjne służące do skonfigurowania układu rekonfigurowalnego UR zidentyfikowanego szyfratora KS. Dane identyfikacyjne DIK szyfrator KS otrzymuje na etapie wytworzenia. Często szyfratorem KS jest karta płatnicza. Serwer transakcji ST przyjmuje od szyfratora KS zaszyfrowany strumień danych transakcyjnych SSDT i następnie sprawdza poprawność postępując według schematu blokowego przedstawionego na fig. 6. Serwer transakcji ST przyjmuje zaszyfrowany strumień danych transakcyjnych SSDT i sprawdza ich poprawność. Sprawdzenie poprawności polega na sprawdzeniu możliwości wykonania zlecenia zawartego w zaszyfrowanym strumieniu danych transakcyjnych SSDT. Jeżeli zaszyfrowany strumień danych transakcyjnych SSDT nie jest poprawny, to uruchamiana jest procedura blokady szyfratora KS polegająca na przesłaniu do pośrednika transakcji PT danych IKS zawierających dane konfiguracyjne DBST blokujące szyfrator KS. Jeżeli zaszyfrowany strumień danych transakcyjnych SSDT jest poprawny, to serwer transakcji ST generuje nowe liczby E i D będące składnikami prywatnego i publicznego. Następnie, przygotowuje dane IKS i wysyła je pośrednikowi klucza transakcji PT.

Dane IKS zawierającą nowe dane konfiguracyjne DBST opisujące konfigurację układu rekonfigurowalnego UR szyfratora KS do następnej operacji szyfrowania wiadomości MS. W ten sposób dokonując kolejnej transakcji szyfrator KS posłuży się układem skonfigurowanym przy pomocy danych konfiguracyjnych DBST innych od poprzednich. Proponowane rozwiązanie realizacji systemu z układem rekonfigurowanym nie wymaga ujawniania wartości klucza szyfrującego. Nie wymaga również ujawniania, ani też przekazywania wartości składników kluczy szyfrujących, a każda kolejna transakcja będzie szyfrowana innym niż poprzednio Istotne jest to, że klucze znane są tylko serwerowi transakcji ST i są dobrze chronione przed niepowołanym dostępem.

Takie, korzystające z klucza jednorazowego, rozwiązanie oparte na schemacie szyfrowania RSA i fizycznej zmianie struktury logicznej układu rekonfigurowalnego UR szyfratora KS umożliwia stosowanie kluczy o mniejszych wartościach, ponieważ każda wiadomość MS szyfrowana jest innym kluczem. Utrudnia to lub wręcz uniemożliwia działania zmierzające do odzyskania właściwej wiadomości oraz uniemożliwia korzystanie z kilku szyfratorów o tym samych danych identyfikacyjnych DIK. Ponieważ tylko jeden zaszyfrowany strumień danych transakcyjnych SSDT będzie akceptowany dla jednych danych identyfikacyjnych DIK szyfratora KS, to każda próba wykorzystania kopii szyfratora KS lub innego szyfratora KS będzie skutkowała blokadą szyfratora KS.

Skonfigurowanie układu FPGA wymaga w zależności od producenta lub typu układu od 300 kB do nawet kilku MB danych, tak więc przygotowanie kopii układu jest praktycznie niemożliwe bez znajomości pełnej konfiguracji układu rekonfigurowalnego UR szyfratora KS, który jest bezpiecznie przechowywany na serwerze transakcji ST i każdorazowo po dokonaniu transakcji jest aktualizowany do nowych wartości klucza szyfrującego. Uwzględniając liczbę możliwych kombinacji na poziomie różnorodności wynikającej z 300 KB danych jest to system, który nie jest możliwy do podrobienia i wykorzystania metody podszywania się. Natomiast kradzież, stanowiącej szyfrator KS, karty powinna zostać jak najszybciej zgłoszona celem blokady szyfratora KS. W szyfratorze KS układ FPGA jest układem implementującym logikę do każdego procesu szyfrowania wiadomości MS. Konfiguracja układu rekonfigurowalnego UR w szyfratorze KS realizowana jest zawartością danych konfiguracyjnych DBST implementując zmianę struktury logicznej w stosunku do aktualnie istniejącej. Ważne jest, że dane konfiguracyjne DBST nie zawierają nowej wartości klucza, ani też nie zawierają żadnej innej informacji o nowej wartości klucza szyfrującego, czyli wykładnika E, a jedynie dotyczą konfiguracji układu FPGA biorącego udział w procesie szyfrowania. Ponadto, wartość E klucza szyfrowania nie ma bezpośredniego związku z danymi konfiguracyjnymi DBST, które są transportowane poprzez sieć. Znając tylko dane konfiguracyjne DBST nie można poznać klucza szyfrującego, co świadczy o tym, ze system szyfrowania jest bezpieczny

Claims (1)

1. System szyfratora z kluczem jednorazowym realizujący schemat szyfrowania RSA zawierający szyfrator, pośrednik transakcji i serwer transakcji, znamienny tym, że szyfrator (KS) zawiera połączony z programatorem (PUR) układ rekonfigurowalny (UR) realizujący unikalny, jednorazowy schemat połączeń elementów logicznych dla układowej realizacji potęgowania modulo w schemacie szyfrowa-