RU2187886C1 - Device for converting numbers of residue system code into polyadic code - Google Patents

Device for converting numbers of residue system code into polyadic code Download PDF

Info

Publication number
RU2187886C1
RU2187886C1 RU2001111486A RU2001111486A RU2187886C1 RU 2187886 C1 RU2187886 C1 RU 2187886C1 RU 2001111486 A RU2001111486 A RU 2001111486A RU 2001111486 A RU2001111486 A RU 2001111486A RU 2187886 C1 RU2187886 C1 RU 2187886C1
Authority
RU
Russia
Prior art keywords
output
input
controlled
harmonic signal
phase
Prior art date
Application number
RU2001111486A
Other languages
Russian (ru)
Inventor
Л.А. Овчаренко
Original Assignee
Воронежский государственный университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Воронежский государственный университет filed Critical Воронежский государственный университет
Priority to RU2001111486A priority Critical patent/RU2187886C1/en
Application granted granted Critical
Publication of RU2187886C1 publication Critical patent/RU2187886C1/en

Links

Images

Abstract

FIELD: computer engineering. SUBSTANCE: device that may be used in digital computers for converting numbers from residue system code to polyadic notation code has input registers, harmonic signal generator, controlled phase shifters, and harmonic-signal phase meters. EFFECT: enhanced speed of converter. 3 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах для перевода чисел из кода системы остаточных классов (СОК) в код полиадической системы счисления (ПСС). The invention relates to computer technology and can be used in digital computing devices for converting numbers from the code of the system of residual classes (RNS) into the code of the polyadic number system (MSS).

Известно устройство (аналог) [1, с. 190, рис. 4, 3], содержащее n входных регистров (n - число оснований в СОК), мультиплексоры, элемент задержки на ]log2n[ тактов, (n-1) блоков суммирования вычетов, две схемы сравнения с константами, n постоянных запоминающих устройства, (4n-6) -разрядный регистр, регистр младшей цифры полиадического кода, (n-1) счетчиков и логическую схему. Недостаток устройства - низкое быстродействие преобразования чисел из кода СОК в код ПCC.A device (analog) is known [1, p. 190, fig. 4, 3], containing n input registers (n is the number of bases in the RNS), multiplexers, delay element on] log 2 n [clock cycles, (n-1) residue summation blocks, two comparison schemes with constants, n read-only memory devices, (4n-6) -bit register, low-order register of polyadic code, (n-1) counters and logic circuit. The disadvantage of this device is the low speed of converting numbers from the code RNS to the PCC code.

Известно также устройство (аналог) [2, с. 23, рис.2, 4], содержащее

Figure 00000002
сумматоров и
Figure 00000003
узлов перекодировки. Недостаток устройства - низкое быстродействие преобразования чисел из кода СОК в код ПСС.A device (analogue) is also known [2, p. 23, Fig. 2, 4], containing
Figure 00000002
adders and
Figure 00000003
transcoding nodes. The disadvantage of this device is the low speed of converting numbers from the RNS code to the MSS code.

Наиболее близким по технической сущности (прототипом к предлагаемому изобретению) является устройство (авт. св. СССР 1817246, МКИ Н 03 М 7/18, Б. И. 19, 1993 г.), содержащее 2 триггера, элемент И, 2 счетчика, 2 дешифратора, n входных регистров, группу элементов И, n шифраторов, дополнительный регистр, (n-1) сумматоров по модулям и ключ. The closest in technical essence (prototype to the proposed invention) is a device (ed. St. USSR 1817246, MKI N 03 M 7/18, B.I. 19, 1993) containing 2 triggers, element I, 2 counters, 2 decoders, n input registers, a group of AND elements, n encoders, an additional register, (n-1) adders by modules, and a key.

Недостаток прототипа - низкое быстродействие, так как для преобразования чисел из кода СОК в код ПСС в нем требуется время, равное τΣ•n, которое ограничено длительностью одного такта работы прототипа - τΣ.
Задача, на решение которой направлено заявляемое устройство, состоит в повышении производительности перспективных образцов вычислительной техники.The disadvantage of the prototype is the low speed, since it takes time equal to τ Σ • n, which is limited by the duration of one cycle of the prototype, τ Σ , to convert numbers from the RNS code to the MSS code.
The task, which is aimed by the claimed device, is to increase the productivity of promising samples of computer technology.

Технический результат выражается в повышении быстродействия преобразования чисел из кода СОК в код ПСС. The technical result is expressed in increasing the speed of conversion of numbers from the code RNS to the code MSS.

Технический результат достигается тем, что в устройство, содержащее n входных регистров (n - число оснований в СОК), информационные входы которых являются входами устройства, а тактовые входы соединены с тактовым входом устройства, введены генератор гармонического сигнала, (n-1) групп управляемых фазовращателей, содержащих по (l+1) (l - номер группы управляемых фазовращателей,

Figure 00000004
) управляемых фазовращателей в каждой группе, и (n-1) измерителей фазы гармонического сигнала, причем в l-й группе управляемых фазовращателей первый вход первого управляемого фазовращателя группы соединен с выходом генератора гармонического сигнала, выход k-го
Figure 00000005
управляемого фазовращателя группы - с первым входом (k+1)-гo управляемого фазовращателя группы, выход (l+1)-го управляемого фазовращателя группы - с первым входом l-го
Figure 00000006
измерителя фазы гармонического сигнала, ко второму входу которого подключен выход генератора гармонического сигнала, при этом выход первого входного регистра является первым выходом устройства, выход l-го измерителя фазы гармонического сигнала является (l+1)-м выходом устройства, второй вход первого управляемого (фазовращателя в l-й группе управляемых фазовращателей соединен с выходом (l+1)-го входного регистра, второй вход q-го
Figure 00000007
управляемого фазовращателя l-й группы управляемых фазовращателей соединен с (q-1)-м выходом устройства.The technical result is achieved by the fact that in the device containing n input registers (n is the number of bases in the RNS), the information inputs of which are the inputs of the device, and the clock inputs are connected to the clock input of the device, a harmonic signal generator, (n-1) groups of controlled phase shifters containing (l + 1) (l is the group number of the controlled phase shifters,
Figure 00000004
) controlled phase shifters in each group, and (n-1) phase meters of the harmonic signal, and in the l-th group of controlled phase shifters, the first input of the first controlled phase shifter of the group is connected to the output of the harmonic signal generator, the output of the kth
Figure 00000005
controlled group phase shifter - with the first input of the (k + 1) -th controlled group phase shifter, the output of the (l + 1) -th controlled group phase shifter - with the first input of the lth
Figure 00000006
the harmonic signal phase meter, to the second input of which the harmonic signal generator output is connected, while the output of the first input register is the first output of the device, the output of the lth harmonic signal phase meter is the (l + 1) -th output of the device, the second input of the first phase shifter in the l-th group of controlled phase shifters is connected to the output of the (l + 1) -th input register, the second input of the q-th
Figure 00000007
controlled phase shifter of the l-th group of controlled phase shifters is connected to the (q-1) -th output of the device.

В основу функционирования предлагаемого устройства положены следующие принципы. The functioning of the proposed device is based on the following principles.

В СОК число А представляется остатками (α1, α2...αn) от деления его на основания p1, p2. . . pn. В полиадической системе счисления то же число А представляется как
A = β1+β2p1+β3p1p2+...+βnp1p2...p(n-1), (1)
то есть для нахождения числа в ПСС необходимо знание коэффициентов

Figure 00000008
полиадического представления этого числа.In RNS, the number A is represented by residues (α 1 , α 2 ... α n ) from dividing it into bases p 1 , p 2 . . . p n . In a polyadic number system, the same number A is represented as
A = β 1 + β 2 p 1 + β 3 p 1 p 2 + ... + β n p 1 p 2 ... p (n-1) , (1)
that is, to find the number in the MSS requires knowledge of the coefficients
Figure 00000008
polyadic representation of this number.

Перевод числа А из СОК в ПСС осуществляется по следующим формулам [2, с. 21-22]

Figure 00000009

где
Figure 00000010

Таким образом, для вычисления значения r-го разряда
Figure 00000011
полиадического представления числа А необходима сложить r чисел по модулю рr в соответствии с формулой (2).The transfer of the number A from the RNS to the MSS is carried out according to the following formulas [2, p. 21-22]
Figure 00000009

Where
Figure 00000010

Thus, to calculate the value of the rth discharge
Figure 00000011
the polyadic representation of the number A, it is necessary to add r numbers modulo p r in accordance with formula (2).

Сущность изобретения заключается в кодировании значений остатков (α1, α2...αn) числа А фазой гармонического сигнала, управлении фазовым набегом этого сигнала в соответствии с алгоритмом преобразования чисел из кода СОК в код ПСС и определении результата преобразования путем измерения значения суммарного набега фазы.The invention consists in encoding the values of the residues (α 1 , α 2 ... α n ) of the number A by the phase of the harmonic signal, controlling the phase advance of this signal in accordance with the algorithm for converting numbers from the RNS code to the MSS code and determining the conversion result by measuring the total value raid phase.

Известно, что:
cos(x)=cos(x+π2k)=cos((x)mоd 2π), (3)
где k=1, 2, 3.It is known that:
cos (x) = cos (x + π2k) = cos ((x) mode 2π), (3)
where k = 1, 2, 3.

Если гармонический сигнал с амплитудой U и частотой ω
u(t)=U cos(ωt) (4)
проходит через r последовательно соединенных фазовращателей, то на выходе последнего (r-го) фазовращателя гармонический сигнал будет описываться выpажением

Figure 00000012

где Δφir- сдвиг фазы в i-м фазовращателе,
Figure 00000013

Пусть
Figure 00000014

Тогда с учетом (3), (5) и (6) получим
Figure 00000015

где
Figure 00000016

Таким образом (5) с учетом (2), (7) и (8) можно представить в виде
Figure 00000017

Следовательно, после прохождения гармонического сигнала через r фазовращателей, сдвиги фазы в которых установлены в соответствии с (6), фаза гармонического сигнала (9) на выходе r-го фазовращателя будет прямо пропорциональна значению r-го разряда
Figure 00000018
полиадического представления числа A (2).If a harmonic signal with amplitude U and frequency ω
u (t) = U cos (ωt) (4)
passes through r series-connected phase shifters, then at the output of the last (r-th) phase shifter, the harmonic signal will be described by the expression
Figure 00000012

where Δφ ir is the phase shift in the i-th phase shifter,
Figure 00000013

Let be
Figure 00000014

Then, taking into account (3), (5) and (6), we obtain
Figure 00000015

Where
Figure 00000016

Thus, taking into account (2), (7) and (8), (5) can be represented in the form
Figure 00000017

Therefore, after the passage of the harmonic signal through r phase shifters, the phase shifts of which are set in accordance with (6), the phase of the harmonic signal (9) at the output of the rth phase shifter will be directly proportional to the value of the rth discharge
Figure 00000018
the polyadic representation of the number A (2).

Для определения βr необходимо измерить величину сдвига фазы гармонического сигнала ur(t) (9) относительно u(t) (4). Измеритель фазы гармонического сигнала можно построить на основе оптимального измерителя параметра сигнала известной формы [3, с, 488, рис. 12,1].To determine β r, it is necessary to measure the phase shift of the harmonic signal u r (t) (9) with respect to u (t) (4). A harmonic signal phase meter can be constructed on the basis of an optimal signal parameter meter of a known shape [3, p, 488, Fig. 12.1].

Управляемые фазовращатели могут быть реализованы на основе различных схемных решений. Например, в СВЧ диапазоне [4, с.102] такой фазовращатель наиболее просто реализовать на основе линий задержки (ЛЗ) на время

Figure 00000019

Действительно, если на входе ЛЗ на время Δtir действует гармонический сигнал
u(t)=Ucos(ωt),
то на выходе ЛЗ с учетом (6) и (10) будет сигнал
uл3(t) = Ucos(ω(t-Δtir)) = Ucos(ωt-Δφir). (11)
Следовательно, подключая соответствующую ЛЗ в зависимости от значения унитарного кода αr или
Figure 00000020
можно получить значение фазового сдвига в i-м фазовращателе, прямо пропорциональное (6).Controlled phase shifters can be implemented based on various circuit solutions. For example, in the microwave range [4, p.102] such a phase shifter is most simply implemented on the basis of delay lines (LZ) for a while
Figure 00000019

Indeed, if a harmonic signal acts on the LZ input for a time Δt ir
u (t) = Ucos (ωt),
then at the output of the LP taking into account (6) and (10) there will be a signal
u l3 (t) = Ucos (ω (t-Δt ir )) = Ucos (ωt-Δφ ir ). (eleven)
Therefore, connecting the corresponding LZ depending on the value of the unitary code α r or
Figure 00000020
it is possible to obtain the value of the phase shift in the ith phase shifter, which is directly proportional to (6).

Как отмечалось выше, время преобразования чисел из СОК в ПСС в прототипе составляет TПр= n•τΣ. Длительность одного такта τΣ работы прототипа примерно равна длительности выполнения операции сложения в двоичном сумматоре.As noted above, the conversion time of numbers from RNS to MSS in the prototype is T Pr = n • τ Σ . The duration of one cycle τ Σ of the prototype is approximately equal to the duration of the addition operation in the binary adder.

Как показано в [5, с. 138],
τΣ = 4•τлэ, (12)
где τлэ- время переключения полупроводникового логического элемента. С учетом изложенного
TПр = 4•n•τлэ. (13)
Время τлэ≈10-10 с является практическим пределом для полупроводниковых логических элементов, которое достигается только при жидкостном охлаждении до криогенных температур [6].As shown in [5, p. 138],
τ Σ = 4 • τ le , (12)
where τ le is the switching time of the semiconductor logic element. In view of the foregoing
T Pr = 4 • n • τ le . (thirteen)
The time τ le ≈10 -10 s is a practical limit for semiconductor logic elements, which is achieved only with liquid cooling to cryogenic temperatures [6].

Поэтому, минимальное время преобразования чисел из СОК в ПСС в прототипе на основании (13) составляет
ТПрmin≈4•n•10-10 с. (14)
Время преобразования чисел из СОК в ПСС в предлагаемом устройстве (ТПУ) на основании вышеизложенного определяется временем формирования числа в старшем разряде ПСС и равно сумме времени задержки гармонического сигнала в n управляемых фазовращателях (n•τфв), времени коммутации линий задержки в n управляемых фазовращателях (n•τк) и времени измерения значения сдвига фазы в (n-1) измерителях фазы гармонического сигнала ((n-1)τизм). Тогда
TПУ = n•τФВ+n•τК+(n-1)τизм. (15)
Максимальное время задержки в управляемом фазовращателе на ЛЗ с учетом (10) равно

Figure 00000021

где
Figure 00000022
f - несущая частота гармонического сигнала, Гц.Therefore, the minimum time for converting numbers from RNS to MSS in the prototype based on (13) is
T Prmin ≈4 • n • 10 -10 s. (14)
Based on the foregoing, the time for converting numbers from RNS to MSS in the proposed device (T ПУ ) is determined by the time of formation of the number in the senior digit of MSS and is equal to the sum of the delay time of the harmonic signal in n controlled phase shifters (n • τ fv ), the time of switching delay lines in n controlled phase shifters (n • τ k ) and the time of measuring the phase shift value in (n-1) harmonic signal phase meters ((n-1) τ meas ). Then
T PU = n • τ PV + n • τ K + (n-1) τ var . (fifteen)
The maximum delay time in the controlled phase shifter on the LS taking into account (10) is equal to
Figure 00000021

Where
Figure 00000022
f is the carrier frequency of the harmonic signal, Hz.

Время коммутации линий задержки в управляемых фазовращателях τК при реализации коммутаторов, например, на СВЧ диодах, будет не более 10-11 с, то есть τК≈10-11c.
Если измеритель фазы гармонического сигнала построен на основе оптимального измерителя параметра сигнала известной формы [3, с.488, рис. 12.1], то, как следует из его структурной схемы, τизм равно сумме времени интегрирования ТИ в интеграторах измерителя фазы и времени принятия решения о значении фазы в решающем устройстве τру.
Измерение значения фазы гармонического сигнала (9) относительно сигнала (4) в измерителе фазы гармонического сигнала происходит путем сравнения фазы сигнала (9) с фазами рr,

Figure 00000023
опорных сигналов, формируемых из сигнала (4). Фазы опорных сигналов должны быть равны:
Figure 00000024

Алгоритм такого сравнения [3] заключается в перемножении гармонического сигнала (9), снимаемого с выхода r-го
Figure 00000025
управляемого фазовращателя, с опорными сигналами, интегрировании результата перемножения и принятии решения о значении сдвига фазы сигнала (9) относительно сигнала (4) путем определения в решающем устройстве канала, на выходе интегратора которого результат будет максимальным. Результат перемножения гармонического сигнала (9) c j-м опорным сигналом можно записать в виде
Figure 00000026

Figure 00000027

(при выводе формулы unj(t) полагалось, что амплитуда опорного сигнала равна единице.)
где
Figure 00000028
фаза j-го опорного сигнала.The switching time of delay lines in controlled phase shifters τ K during the implementation of switches, for example, on microwave diodes, will be no more than 10 -11 s, that is, τ K ≈ 10 -11 s.
If the phase meter of the harmonic signal is built on the basis of the optimal meter of the signal parameter of a known shape [3, p. 488, Fig. 12.1], then, as it follows from the structural schema, edited τ is the sum of the integration time TI in integrators measuring phase and time deciding phase value in the deciding device τ pv.
The phase value of the harmonic signal (9) is measured relative to the signal (4) in the phase meter of the harmonic signal by comparing the phase of the signal (9) with the phases p r ,
Figure 00000023
reference signals generated from the signal (4). The phases of the reference signals should be equal to:
Figure 00000024

The algorithm of such a comparison [3] is to multiply the harmonic signal (9) taken from the output of the rth
Figure 00000025
controlled phase shifter, with reference signals, integrating the result of multiplication and deciding on the phase shift of the signal (9) relative to the signal (4) by determining in the resolver the channel at the output of the integrator whose result will be maximum. The result of multiplying the harmonic signal (9) with the jth reference signal can be written as
Figure 00000026

Figure 00000027

(when deriving the formula u nj (t), it was assumed that the amplitude of the reference signal is unity.)
Where
Figure 00000028
phase of the jth reference signal.

После интегрирования unjr(t) в интеграторе, получим

Figure 00000029

Так как ω≫1, то из (17) видно, что уже при ТИ≥(2...3)•Т
Figure 00000030

причем uujr будет максимальным для j = βr. С учетом изложенного, при расчете времени преобразования чисел из СОК в ПСС возьмем значение
ТИ=3Т. (18)
И, наконец, время принятия решения τру соизмеримо со временем переключения полупроводниковых логических элементов τру = τлэ, которое в расчетах возьмем равным:
τру = τлэ = 10-10c. (19)
Таким образом, с учетом (15), (16), (18) и (19)
TПУ = n•T+n•τК+(n-1)(3T+τЛЭ). (20)
Уже сейчас на практике реализованы вплоть до 100... 150 ГГц типовые радиотехнические элементы (в том числе и в интегральном исполнении) [4], из которых состоят управляемые фазовращатели и измеритель фазы гармонического сигнала. Следовательно при f=100 ГГц = 1011 Гц.After integrating u njr (t) in the integrator, we obtain
Figure 00000029

Since ω≫1, it follows from (17) that even at T AND ≥ (2 ... 3) • T
Figure 00000030

and u ujr will be maximum for j = β r . Based on the foregoing, when calculating the time of conversion of numbers from RNS to MSS, we take the value
T And = 3T. (18)
And, finally, the decision time τ ru is commensurate with the switching time of semiconductor logic elements τ ru = τ le , which in the calculations we take equal to:
τ ru = τ le = 10 -10 s. (19)
Thus, taking into account (15), (16), (18) and (19)
T PU = n • T + n • τ K + (n-1) (3T + τ LE ). (20)
Already now, in practice, up to 100 ... 150 GHz typical radio engineering elements (including those in integrated design) [4] are implemented, of which controlled phase shifters and a phase meter of a harmonic signal consist. Therefore, at f = 100 GHz = 10 11 Hz.

ТПУ=n•10-11+n•10-11+(n-1)(3•10-11+10-10)=(1,5n-1,3)•10-10 с. (21)
Из (21) и (14) следует, что в рамках сформулированных допущений о составе сравниваемых устройств, предлагаемое устройство предпочтительнее прототипа, так как ТПУ<ТПР.T PU = n • 10 -11 + n • 10 -11 + (n-1) (3 • 10 -11 +10 -10 ) = (1.5n-1.3) • 10 -10 s. (21)
From (21) and (14) it follows that, within the framework of the assumptions made on the composition of the compared devices, the proposed device is preferable to the prototype, since T PU <T PR .

На фиг. 1 представлена структурная схема устройства для преобразования чисел из кода системы остаточных классов в полиадический код, где l.l-l.n - входы устройства (n - число оснований в СОК), 2.l-2.n - входные регистры, 3 - тактовый вход устройства, 4 - генератор гармонического сигнала, 5.l.r - управляемый фазовращатель

Figure 00000031
6.l - измеритель фазы гармонического сигнала
Figure 00000032
7.l-7.n - выходы устройства.In FIG. 1 is a structural diagram of a device for converting numbers from a code of a system of residual classes into a polyadic code, where ll-ln are the inputs of the device (n is the number of bases in the RNC), 2.l-2.n are the input registers, 3 is the clock input of the device, 4 - harmonic signal generator, 5.lr - controlled phase shifter
Figure 00000031
6.l - harmonic signal phase meter
Figure 00000032
7.l-7.n - device outputs.

Входы устройства 1.1. -l. n соединены с информационными входами соответствующих входных регистров 2.1-2.n, тактовые входы которых соединены с тактовым входом устройства 3, причем выход генератора гармонического сигнала 4 соединен с первым входом управляемого фазовращателя

Figure 00000033
выход управляемого фазовращателя 5.l.k подключен к первому входу управляемого фазовращателя
Figure 00000034
выход управляемого фазовращателя 5.1. (l+1) - к первому входу измерителя фазы гармонического сигнала 6.1, ко второму входу которого подключен выход генератора гармонического сигнала 4, при этом выход входного регистра 2.l является выходом 7.l устройства, выход измерителя фазы гармонического сигнала 6.1 является выходом 7.(l+1 ) устройства, второй вход управляемого фазовращателя 5.1.1 соединен с выходом входного регистра 2.(l+l), второй вход управляемого фазовращателя
Figure 00000035
подключен к выходу 7.(q-1) устройства.Device Inputs 1.1. -l. n are connected to the information inputs of the corresponding input registers 2.1-2.n, the clock inputs of which are connected to the clock input of the device 3, and the output of the harmonic signal generator 4 is connected to the first input of the controlled phase shifter
Figure 00000033
5.lk controlled phase shifter output connected to the first input of the controlled phase shifter
Figure 00000034
output of the controlled phase shifter 5.1. (l + 1) - to the first input of the phase meter of the harmonic signal 6.1, to the second input of which the output of the harmonic signal generator 4 is connected, while the output of the input register 2.l is the output 7.l of the device, the output of the phase meter of the harmonic signal 6.1 is output 7 . (l + 1) of the device, the second input of the controlled phase shifter 5.1.1 is connected to the output of input register 2. (l + l), the second input of the controlled phase shifter
Figure 00000035
connected to output 7. (q-1) of the device.

Реализация основных узлов устройства представлена на фиг.2 и фиг.3. The implementation of the main nodes of the device is presented in figure 2 and figure 3.

На фиг. 2 представлена структурная схема измерителя фазы гармонического сигнала

Figure 00000036
где 8.g - линия задержки на время
Figure 00000037

Figure 00000038
аналоговые умножители, 10.1-10.p(l+l) - интеграторы, 11 решающее устройство.In FIG. 2 shows a block diagram of a phase meter of a harmonic signal
Figure 00000036
where 8.g is the time delay line
Figure 00000037

Figure 00000038
analog multipliers, 10.1-10.p (l + l) - integrators, 11 solver.

На фиг. 3 представлена структурная схема управляемого фазовращателя

Figure 00000039
где 12.1-12.pS - коммутаторы гармонического сигнала,
Figure 00000040

Figure 00000041
линия задержки на время:
Figure 00000042

Рассмотрим работу устройства:
Остатки (α1, α2,...,αn) числа А в СОК в унитарном коде по входам 1.1-l.n подаются на информационные входы соответствующих регистров 2.1-2.n. С приходом тактового сигнала на вход 3 устройства, значения
α1, α2,..., αn записываются в регистры 2.1-2.n. С выхода регистра 2.1 унитарный код числа β1 = α1 (первого разряда полиадического кода числа А) поступает на выход 7.l устройства и одновременно на входы 2 управляемых фазовращателей 5.1.2-5.(n-1).2.In FIG. 3 shows a block diagram of a controlled phase shifter
Figure 00000039
where 12.1-12.p S - harmonic signal switches,
Figure 00000040

Figure 00000041
time delay line:
Figure 00000042

Consider the operation of the device:
The remainders (α 1 , α 2 , ..., α n ) of the number A in the RNS in the unitary code at the inputs 1.1-ln are fed to the information inputs of the corresponding registers 2.1-2.n. With the arrival of a clock signal at input 3 of the device, the values
α 1 , α 2 , ..., α n are recorded in registers 2.1-2.n. From the output of register 2.1, the unitary code of the number β 1 = α 1 (the first bit of the polyadic code of the number A) is sent to the output 7.l of the device and simultaneously to the inputs of 2 controlled phase shifters 5.1.2-5. (N-1) .2.

Под управлением унитарного кода числа

Figure 00000043
открывается соответствующий коммутатор гармонического сигнала 12.(β1+1) в управляемом фазовращателе
Figure 00000044
и вход l этого фазовращателя, как следует из (22), подключится к выходу управляемого фазовращателя непосредственно (при β1= 0), либо через линию задержки 13.(β1)(при β1≠0) на время
Figure 00000045

Одновременно с выхода регистров 2.2-2.n унитарный код чисел α1-αn соответственно поступает на входы 2 управляемых фазовращателей 5.1.1-5.(n-l). 1. Под управлением унитарного кода числа
Figure 00000046
откроется соответствующий коммутатор гармонического сигнала 12.(αi+1) в управляемом фазовращателе 5.(i-l).l и вход l этого фазовращателя, как следует из (22), подключится к выходу управляемого фазовращателя непосредственно (при αi = 0), либо через линию задержки 13.(αi)(при αi ≠ 0) на время
Figure 00000047
Фазовый набег гармонического сигнала, снимаемого с выхода генератора 4, после прохождения последовательно через управляемые фазовращатели 5.1.1 и 5.1.2 в соответствии с (2), (7)-(10) и (22) будет равен
Figure 00000048

В измерителе фазы 6.1 происходит сравнение фазы гармонического сигнала, снимаемого с выхода управляемого фазовращателя 5.1.2, с фазами опорных сигналов, соответственно равными
Figure 00000049

Через время t= ТИ= 3Т в измерителе фазы 6.1 на выходе интегратора 10.(β2+1) установится максимальное напряжение. В соответствии с этим на выходе решающего устройства 11 измерителя фазы 6.1 сформируется унитарный код β2 второго разряда полиадического представления числа А, который поступит на выход 7.2 устройства и на входы 2 управляемых фазовращателей 5.2.3-5.(n-1).3.Running unitary number code
Figure 00000043
opens the corresponding harmonic signal switch 12. (β 1 +1) in the controlled phase shifter
Figure 00000044
and the input l of this phase shifter, as follows from (22), is connected to the output of the controlled phase shifter directly (with β 1 = 0), or through the delay line 13. (β 1 ) (with β 1 ≠ 0) for a while
Figure 00000045

Simultaneously with the output of registers 2.2-2.n, the unitary code of numbers α 1 -α n, respectively, enters the inputs of 2 controlled phase shifters 5.1.1-5. (Nl). 1. Under the control of the unitary code of the number
Figure 00000046
the corresponding harmonic signal switch 12. (α i +1) in the controlled phase shifter 5. (il) .l and the input l of this phase shifter, as follows from (22), will be connected directly to the output of the controlled phase shifter (at α i = 0), either through the delay line 13. (α i ) (for α i ≠ 0) for a while
Figure 00000047
The phase shift of the harmonic signal taken from the output of the generator 4, after passing sequentially through the controlled phase shifters 5.1.1 and 5.1.2 in accordance with (2), (7) - (10) and (22) will be equal to
Figure 00000048

In the phase meter 6.1, the phase of the harmonic signal taken from the output of the controlled phase shifter 5.1.2 is compared with the phases of the reference signals, respectively equal
Figure 00000049

After a time t = Т И = 3Т in the phase meter 6.1 at the output of the integrator 10. (β 2 +1) the maximum voltage will be established. In accordance with this, at the output of the deciding device 11 of the phase meter 6.1, a unitary code β 2 of the second discharge of the polyadic representation of the number A is generated, which will go to the output 7.2 of the device and to the inputs of 2 controlled phase shifters 5.2.3-5. (N-1) .3.

Под управлением унитарного кода числа β2 откроется соответствующий коммутатор гармонического сигнала 12.(β2+1) в управляемом фазовращателе

Figure 00000050
и вход 1 этого фазовращателя, как следует из (22), подключится к выходу управляемого фазовращателя 5.1.3 непосредственно (при β2 = 0), либо через линию задержки 13.(β2)(при β2≠0) на время
Figure 00000051

Фазовый набег гармонического сигнала, снимаемого с выхода генератора 4, после прохождения последовательно через управляемые фазовращатели 5.2.1, 5.2.2 и 5.2.3 в соответствии с (2), (7) (10) и (22) будет равен
Figure 00000052

Затем, подобно изложенному, в измерителе фазы 6.2 определяется унитарный код β3 третьего разряда полиадического представления числа А, который поступает на выход 7.3 устройства и на входы 2 управляемых фазовращателей 5.3.4 5. (n-l). 4. Аналогично определяются значения унитарных кодов β4, β5,..., βn старших разрядов полиадического представления числа А.Under the control of the unitary code of β 2 , the corresponding harmonic signal switch 12. (β 2 +1) opens in the controlled phase shifter
Figure 00000050
and input 1 of this phase shifter, as follows from (22), is connected to the output of the controlled phase shifter 5.1.3 directly (with β 2 = 0), or through the delay line 13. (β 2 ) (with β 2 ≠ 0) for a while
Figure 00000051

The phase shift of the harmonic signal taken from the output of the generator 4, after passing sequentially through the controlled phase shifters 5.2.1, 5.2.2 and 5.2.3 in accordance with (2), (7) (10) and (22) will be equal to
Figure 00000052

Then, like the above, in the phase meter 6.2, the unitary code β 3 of the third category of the polyadic representation of the number A is determined, which is fed to the output 7.3 of the device and to the inputs of 2 controlled phase shifters 5.3.4 5. (nl). 4. The values of the unitary codes β 4 , β 5 , ..., β n of the highest digits of the polyadic representation of the number A are determined similarly.

Пример. Пусть p1=2, р2=3, р3=5; А =23=(1, 2, 3). Тогда

Figure 00000053

Figure 00000054

Figure 00000055

m2 = p2-1 = 2; m3 = p3-1 = 4.
Код числа А= (1, 2, 3) в СОК поступает на входы 1.1-1.3 устройства. С приходом тактового сигнала на вход 3 устройства унитарные коды чисел α1 = 1, α2 = 2 и α3 = 3 запишутся соответственно в регистры 2.1, 2.2 и 2.3. С выхода регистра 2.1 унитарный код числа β1 = α1 = 1 поступает на выход 7.l устройства и одновременно на входы 2 управляемых фазовращателей 5.l.2 и 5.2.2. Под управлением унитарного кода числа β1 = 1 откроются коммутаторы гармонического сигнала 12.2 в управляемых фазовращателях 5.l.2 и 5.2.2 и их входы подключатся к выходам через линии задержки 13.1 соответственно на время
Figure 00000056

Figure 00000057

Одновременно с выхода регистров 2.2 и 2.3 унитарные коды чисел α2 = 2 и α3 = 3 поступают соответственно на входы 2 управляемых фазовращателей 5.1.1 и 5.2.1. Под управлением унитарного кода чисел α2 = 2 и α3 = 3 откроется соответственно коммутатор гармонического сигнала 12.3 в управляемом фазовращателе 5.l.l и коммутатор гармонического сигнала 12.4 в управляемом фазовращателе 5.2.1. Входы l этих фазовращателей подключатся к их выходу соответственно через линии задержки 13.2 и 13.3 на время
Figure 00000058

Figure 00000059

Фазовый набег гармонического сигнала, снимаемого с выхода генератора 4, после прохождения через управляемые фазовращатели 5.1.1 и 5.1.2 будет равен
Figure 00000060
На выходе интегратора 10.3 измерителя фазы 6.1 через время t=ТИ=3Т установится максимальное напряжение. В соответствии с этим на выходе решающего устройства 11 измерителя фазы 6.1 сформируется унитарный код β2 = 2 второго разряда полиадического представления числа А, который поступит на выход 7.2 устройства и на вход 2 управляемого фазовращателя 5.2.3. Под управлением унитарного кода числа β2 = 2 откроется коммутатор гармонического сигнала 12.3 в управляемом фазовращателе 5.2.3 и вход l этого фазовращателя подключится к его выходу через линию задержки 13.2 на время
Figure 00000061

Фазовый набег гармонического сигнала, снимаемого с выхода генератора 4, после прохождения через управляемые фазовращатели 5.2.1, 5.2.2 и 5.2.3 будет равен
Figure 00000062
На выходе интегратора 10.4 измерителя фазы 6.2 через время t = 3Т установится максимальное напряжение. В соответствии с этим на выходе решающего устройства 11 измерителя фазы 6.2 сформируется унитарный код β3 = 3 третьего разряда полиадического представления числа А, который поступит на выход 7.3 устройства.Example. Let p 1 = 2, p 2 = 3, p 3 = 5; A = 23 = (1, 2, 3). Then
Figure 00000053

Figure 00000054

Figure 00000055

m 2 = p 2 -1 = 2; m 3 = p 3 -1 = 4.
The code of the number A = (1, 2, 3) in the RNS is fed to the inputs 1.1-1.3 of the device. With the arrival of a clock signal at input 3 of the device, unitary codes of numbers α 1 = 1, α 2 = 2 and α 3 = 3 are recorded in registers 2.1, 2.2 and 2.3, respectively. From the output of register 2.1, the unitary code of the number β 1 = α 1 = 1 is sent to the output 7.l of the device and simultaneously to the inputs of 2 controlled phase shifters 5.l.2 and 5.2.2. Under the control of the unitary code of the number β 1 = 1, the harmonic signal switches 12.2 in the controlled phase shifters 5.l.2 and 5.2.2 will open and their inputs will be connected to the outputs through the delay lines 13.1, respectively, for a while
Figure 00000056

Figure 00000057

Simultaneously, from the output of registers 2.2 and 2.3, unitary codes of numbers α 2 = 2 and α 3 = 3 arrive at the inputs of 2 controlled phase shifters 5.1.1 and 5.2.1, respectively. Under the control of the unitary code of numbers α 2 = 2 and α 3 = 3, the harmonic signal switch 12.3 in the controlled phase shifter 5.ll and the harmonic signal switch 12.4 in the controlled phase shifter 5.2.1 respectively open. The inputs l of these phase shifters are connected to their output, respectively, through delay lines 13.2 and 13.3 for a while
Figure 00000058

Figure 00000059

The phase shift of the harmonic signal taken from the output of the generator 4, after passing through the controlled phase shifters 5.1.1 and 5.1.2 will be equal to
Figure 00000060
At the output of the integrator 10.3 of the phase meter 6.1, after a time t = T AND = 3T, the maximum voltage is established. In accordance with this, at the output of the deciding device 11 of the phase meter 6.1, a unitary code β 2 = 2 of the second discharge of the polyadic representation of the number A is generated, which will go to the output 7.2 of the device and to the input 2 of the controlled phase shifter 5.2.3. Under the control of the unitary code of the number β 2 = 2, the harmonic signal switch 12.3 opens in the controlled phase shifter 5.2.3 and the input l of this phase shifter is connected to its output through the delay line 13.2 for a while
Figure 00000061

The phase shift of the harmonic signal taken from the output of the generator 4, after passing through the controlled phase shifters 5.2.1, 5.2.2 and 5.2.3 will be equal to
Figure 00000062
At the output of the integrator 10.4 of the phase meter 6.2, the maximum voltage will be established in time t = 3T. In accordance with this, at the output of the deciding device 11 of the phase meter 6.2, a unitary code β 3 = 3 of the third category of the polyadic representation of the number A is generated, which will be output to the output 7.3 of the device.

Таким образом, в результате сформируются следующие коэффициенты полиадического представления числа А: β1 = 1; β2 = 2; β3 = 3.
Проверка:
A = β1+β2•p1+β3•p1•p2 = 1+2•2+3•2•3 = 23;
α1 = (A)mod p1 = (23)mod 2 = 1;
α2 = (A)mod p2 = (23)mod 3 = 2;
α3 = (A)mod p3 = (23)mod 5 = 3.
Источники информации
1. Чернявский А. Ф., Данилевич В.В., Коляда А.А., Селянинов М.Ю. Высокоскоростные методы и системы цифровой обработки информации. - Минск: БГУ, 1996. - 376 с.Thus, as a result, the following coefficients of the polyadic representation of the number A are formed: β 1 = 1; β 2 = 2; β 3 = 3.
Verification:
A = β 1 + β 2 • p 1 + β 3 • p 1 • p 2 = 1 + 2 • 2 + 3 • 2 • 3 = 23;
α 1 = (A) mod p 1 = (23) mod 2 = 1;
α 2 = (A) mod p 2 = (23) mod 3 = 2;
α 3 = (A) mod p 3 = (23) mod 5 = 3.
Sources of information
1. Chernyavsky A.F., Danilevich V.V., Kolyada A.A., Selyaninov M.Yu. High-speed methods and systems for digital information processing. - Minsk: BSU, 1996 .-- 376 p.

2. Долгов А. И. Диагностика устройств, функционирующих в системе остаточных классов. - М.: Радио и связь, 1982, 64 с. 2. Dolgov A. I. Diagnostics of devices operating in the system of residual classes. - M .: Radio and communications, 1982, 64 p.

3. Тихонов В.И. Статистическая радиотехника. - М.: Сов. Радио, 1966, 678 с. 3. Tikhonov V.I. Statistical radio engineering. - M .: Owls. Radio, 1966, 678 p.

4. Радиоприемные устройства: Учеб. пособие для радиотехнич. спец. вузов/Ю.Т. Давыдов, Ю.С. Данилич, А.П. Жуковский. - М.: Высш. шк., 1989, 342 с. 4. Radio receivers: Textbook. allowance for radio engineering. specialist. universities / Yu.T. Davydov, Yu.S. Danilich, A.P. Zhukovsky. - M .: Higher. school., 1989, 342 p.

5. Карцев М. А., Брик В.А. Вычислительные системы и синхронная арифметика. - М.: Радио и связь, 1981. - 360 с. 5. Kartsev M.A., Brick V.A. Computing systems and synchronous arithmetic. - M .: Radio and communications, 1981. - 360 p.

6. Акаев А.А., Майоров С.А. Оптические методы обработки информации. - М. : Высшая шк., 1988, 237 с. 6. Akayev A.A., Mayorov S.A. Optical methods of information processing. - M.: Higher school., 1988, 237 p.

Claims (1)

Устройство для преобразования чисел из кода системы остаточных классов (СОК) в полиадический код, содержащее n входных регистров (n - число оснований в СОК), информационные входы которых являются входами устройства, а тактовые входы соединены с тактовым входом устройства, отличающееся тем, что в него введены генератор гармонического сигнала, (n-l) групп управляемых фазовращателей, содержащих по (1+1) (l - номер группы управляемых фазовращателей,
Figure 00000063
) управляемых фазовращателей в каждой группе, и (n-l) измерителей фазы гармонического сигнала, причем в l-й группе управляемых фазовращателей первый вход первого управляемого фазовращателя группы соединен с выходом генератора гармонического сигнала, выход k-го
Figure 00000064
управляемого фазовращателя группы - с первым входом (k+l)-го управляемого фазовращателя группы, выход (l+l)-го управляемого фазовращателя группы - с первым входом l-го
Figure 00000065
измерителя фазы гармонического сигнала, ко второму входу которого подключен выход генератора гармонического сигнала, при этом выход первого входного регистра является первым выходом устройства, выход l-го измерителя фазы гармонического сигнала является (l+1)-м выходом устройства, второй вход первого управляемого фазовращателя в l-й группе управляемых (фазовращателей соединен с выходом (l+l)-го входного регистра, второй вход q-го
Figure 00000066
управляемого фазовращателя l-й группы управляемых фазовращателей соединен с (q-1)-м выходом устройства.A device for converting numbers from a code of a system of residual classes (RNS) into a polyadic code containing n input registers (n is the number of bases in a RNS), the information inputs of which are inputs of the device, and the clock inputs are connected to the clock input of the device, characterized in that a harmonic signal generator, (nl) groups of controlled phase shifters containing (1 + 1) (l is the number of a group of controlled phase shifters,
Figure 00000063
) controlled phase shifters in each group, and (nl) phase meters of the harmonic signal, and in the l-th group of controlled phase shifters, the first input of the first controlled phase shifter of the group is connected to the output of the harmonic signal generator, the output of the kth
Figure 00000064
controlled group phase shifter - with the first input of the (k + l) -th controlled group phase shifter, output of the (l + l) -th controlled group phase shifter - with the first input of the lth
Figure 00000065
the harmonic signal phase meter, to the second input of which the harmonic signal generator output is connected, while the output of the first input register is the first output of the device, the output of the lth harmonic signal phase meter is the (l + 1) -th output of the device, the second input of the first controlled phase shifter in the l-th group of controlled (phase shifters connected to the output of the (l + l) -th input register, the second input of the q-th
Figure 00000066
controlled phase shifter of the l-th group of controlled phase shifters is connected to the (q-1) -th output of the device.
RU2001111486A 2001-04-25 2001-04-25 Device for converting numbers of residue system code into polyadic code RU2187886C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001111486A RU2187886C1 (en) 2001-04-25 2001-04-25 Device for converting numbers of residue system code into polyadic code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001111486A RU2187886C1 (en) 2001-04-25 2001-04-25 Device for converting numbers of residue system code into polyadic code

Publications (1)

Publication Number Publication Date
RU2187886C1 true RU2187886C1 (en) 2002-08-20

Family

ID=20249039

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001111486A RU2187886C1 (en) 2001-04-25 2001-04-25 Device for converting numbers of residue system code into polyadic code

Country Status (1)

Country Link
RU (1) RU2187886C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2744815C1 (en) * 2020-06-22 2021-03-16 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Device for transferring numbers from residue number system and base-radix extensions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2744815C1 (en) * 2020-06-22 2021-03-16 федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" Device for transferring numbers from residue number system and base-radix extensions

Similar Documents

Publication Publication Date Title
JPS5923614A (en) Dimension filter circuit
US3984669A (en) Fully digital spectrum analyzer using time compression and Discrete Fourier Transform techniques
RU2187886C1 (en) Device for converting numbers of residue system code into polyadic code
US3573797A (en) Rate augmented digital-to-analog converter
RU2289881C1 (en) Method for converting residue classes system into voltage
RU2188448C2 (en) Device for modulo p addition of n numbers
SU403071A1 (en) ACCOUNT DEVICE WITH VARIABLE COEFFICIENT
SU961118A2 (en) Digital double-phase shaper of sine signals
SU686034A1 (en) Multichannel digital smoothing device
SU1732361A1 (en) Pulse-frequency calculator
SU492826A1 (en) Dual channel digital tracking phase meter
SU935969A1 (en) Digital polygonal approximator
SU783747A1 (en) Time interval meter
SU822347A1 (en) Computing voltage-to-code converter
SU1215162A1 (en) Digital sinusoidal signal generator
RU1809447C (en) Walsh spectrum analyzer
SU864299A2 (en) Frequency multiplier
SU1145299A1 (en) Code-controlled phase inverter
SU1237987A1 (en) Spectrum analyzer
SU759968A1 (en) Device for measuring orthogonal components of signal
Patel et al. Digital realization of analogue computing elements using bit streams
SU1109661A1 (en) Digital ac voltmeter
RU2097774C1 (en) Digital frequency meter
US3470363A (en) Hybrid multiplier apparatus
SU859950A1 (en) Digital spectrum analyzer