SU759968A1 - Device for measuring orthogonal components of signal - Google Patents

Device for measuring orthogonal components of signal Download PDF

Info

Publication number
SU759968A1
SU759968A1 SU782568992A SU2568992A SU759968A1 SU 759968 A1 SU759968 A1 SU 759968A1 SU 782568992 A SU782568992 A SU 782568992A SU 2568992 A SU2568992 A SU 2568992A SU 759968 A1 SU759968 A1 SU 759968A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
sign
blocks
shift
output
Prior art date
Application number
SU782568992A
Other languages
Russian (ru)
Inventor
Yurij P Gnuchev
Marlen M Barashkov
Matvej Malykin
Anatolij P Martynov
Original Assignee
Yurij P Gnuchev
Marlen M Barashkov
Matvej Malykin
Anatolij P Martynov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yurij P Gnuchev, Marlen M Barashkov, Matvej Malykin, Anatolij P Martynov filed Critical Yurij P Gnuchev
Priority to SU782568992A priority Critical patent/SU759968A1/en
Application granted granted Critical
Publication of SU759968A1 publication Critical patent/SU759968A1/en

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

Изобретение относится к области измерительной техники с применением цифровой фильтрации и может быть использовано в радиоуправлении, радионавигации, а также в других областях техники, где необходимо измерение ортогональных составляющих сигналов на фоне шума. .The invention relates to the field of measurement technology using digital filtering and can be used in radio control, radio navigation, as well as in other areas of technology where it is necessary to measure the orthogonal components of the signals against the background of noise. .

' Известно устройство для измерения ортогональных составляющих, содержащее кварцевый генератор, делитель частоты с переменным коэффициентом деления, преобразователь код-аналог, шифратор, блок управления, преобразователь аналог-код, блоки умножения и реверсивные счетчики {ДЗ·A device for measuring orthogonal components is known, which contains a crystal oscillator, a frequency divider with a variable division factor, a code-analog converter, an encoder, a control unit, an analog-code converter, multiplication blocks, and reversible counters {ДЗ ·

Недостатком этого устройства является ограниченный частотный диапазон, который обусловлен временем операции произведения кодов выборок сигнала на коды ортогональных функций.A disadvantage of this device is the limited frequency range, which is due to the time of the operation of the product of the codes of signal samples to the codes of orthogonal functions.

10ten

1515

2020

Известно устройство измерения ортогональных составляющих, которое со-, держит аналого-цифровой преобразователь с входящими в него последовательно соединенными блоком преобразования и регистром, логические элементы И, логические элементы ИЛИ, инвертор, счетчик, состоящий из триггеров 30A device for measuring orthogonal components is known, which maintains an analog-to-digital converter with serially connected conversion units and a register, AND logic elements, OR logic elements, an inverter, a counter, consisting of triggers 30

2525

первого и второго разрядов, и два накапливающих сумматора £2].first and second digits, and two accumulating adders £ 2].

Недостатком этого устройства являются ограниченность диапазона анализа частот, связанная с одноканальностью а реализация.многоканального устройства ведет к увеличению количества аппаратуры. Многоканальность появляется в случае необходимости перекры-. тия некоторого диапазона анализируемых частот рядом узкополосных полосовых цифровых фильтров. При реализации многоканального устройства количество аппаратуры увеличивается пропорционально числу каналов, так как частота кодирования жестко связана с частотой опорного сигнала. Кроме того, при реализации многоканального устройства систематическая составляющая погрешности АЦП войдет в ошибку определения ортогональных составляю-, щих сигнала, которая приведет к погрешности вычисления частоты сигнала.A disadvantage of this device is the limited range of frequency analysis associated with single-channel and the implementation of a multi-channel device leads to an increase in the number of equipment. Multi-channel appears, if necessary, overlap. a range of analyzed frequencies near a narrowband bandpass digital filters. When implementing a multichannel device, the amount of hardware increases in proportion to the number of channels, since the coding frequency is rigidly associated with the frequency of the reference signal. In addition, when implementing a multichannel device, the systematic component of the error of the ADC will enter into the error in determining the orthogonal components of the signal, which will lead to the error in calculating the signal frequency.

Цель изобретения — расширение диапазона анализа частот и упрощение технической реализации при многока- I нальной обработке сигнала.The purpose of the invention is to expand the range of frequency analysis and simplify the technical implementation of multi-channel signal processing.

Цель достигается тем, что устройство, содержащее аналого-цифровой преобразователь, первый регистр, первыйThe goal is achieved by the fact that a device containing an analog-to-digital converter, the first register, the first

759968759968

4four

33

и второй накапливающие сумматоры и блок управления, соединенный с аналого-цифровым преобразователем снабжено блоком сдвига информации, блоком формирования признака сдвига, блоком анализа знака, вторым регистром, пер'вым, вторым и третьим сумматорами, первым и вторым блоками инверсии кодов, блоком формирования признака знака и первым и вторым добавочными блоками сдвига, причем информационный выход аналого-цифрового преобразователя соединен с входами блока сдвига информации и блока формирования признака сдвига, выход которого соеди.нен с управляющим входом блока сдвига информации и через второй регистр с управляющими входами первого и второго добавочных блоков сдвиба. Выход ,блока сдвига информации через первый регистр соединен с первым входом первого сумматора, прямые и инвертированные выходы первого и второго сумматоров соединены соответственно с входами первого й второго блоков инверсии ' кодов, выходы которых подсоединены Соответственно к входам первого и вто„ рого добавочных блоков сдвига и первым входам первого и второго сумматоров . Выходы первого и второго добавочных блоков сдвига соединены соответственно с вторыми входами второго и первого сумматоров и информационными входами первого и второго накапливающих сумматоров. Знаковый выход аналого-цифрового преобразователя присоединен к одному из входов блока анализа знака, второй вход которого соединен с вторым выходом блока управления, а выход подсоединен к знаковым входам первого й второго блоков инверсии кодов первого и второго накапливающих сумматоров. Третий и четвертый выходы блока управления присоединены соответственно к управляющим входам второго регистра и через последовательно соединенный третий сумматор, выход которого соединен с входом, и блок формирования'признака знака подсоединены к управляющим входам первого и второго блоков инверсии кодов.and the second accumulating adders and the control unit connected to the analog-digital converter are equipped with an information shift unit, a shift sign generation unit, a sign analysis unit, a second register, first, second and third adders, first and second code inversion units, a sign generation unit the sign and the first and second additional blocks of the shift, and the information output of the analog-to-digital converter is connected to the inputs of the information shift block and the shift sign generation unit, the output of which is connected with the control input of the information shift block and through the second register with the control inputs of the first and second additional shift blocks. The output of the information shift block through the first register is connected to the first input of the first adder, the direct and inverted outputs of the first and second adders are connected respectively to the inputs of the first and second inversion blocks of the codes, the outputs of which are connected respectively to the inputs of the first and second additional shear blocks and the first inputs of the first and second adders. The outputs of the first and second incremental shift blocks are connected respectively to the second inputs of the second and first adders and information inputs of the first and second accumulating adders. The sign output of the analog-digital converter is connected to one of the inputs of the sign analysis unit, the second input of which is connected to the second output of the control unit, and the output is connected to the sign inputs of the first and second inversion blocks of the first and second accumulating adders. The third and fourth outputs of the control unit are connected respectively to the control inputs of the second register and through a serially connected third adder, the output of which is connected to the input, and the sign characterization unit подсоедин are connected to the control inputs of the first and second code inversion blocks.

...........Блок-схема устройства представлена........... A block diagram of the device is presented.

на чертеже.in the drawing.

‘В устройство входят аналого-цифровой, преобразователь (АЦП) 1, блок 2 сдвига информаций, блок 3 формирования; признака сдвига, блок 4 анализа знАка, первый и второй регистры 5 и 6, блок 7 управления, первый, второй и третий сумматоры 8, 9 и 10, первый и второй блоки 11 и 12 инверсии кодов, блок 13 формирования.признака знака, первый и второй добавочные блоки сдвига 14 и 15, первый и второй накапливающие сумматоры 16 и 17.'‘The device includes analog-to-digital, converter (ADC) 1, block 2 of information shift, block 3 of formation; the sign of the shift, unit 4 analysis znaka, the first and second registers 5 and 6, the control unit 7, the first, second and third adders 8, 9 and 10, the first and second blocks 11 and 12 code inversion, block 13 of the formation of a sign, the first and the second additional shift blocks 14 and 15, the first and second accumulating adders 16 and 17. '

Устройство работает следующим образом.The device works as follows.

На один из входов АЦП 1 поступает сигнал и (ΐ) , а на другой вход от блока 7 управления — серия импульсов \ , следующих с интервалом Т, определяющих моменты взятия выборок сигнала. На выходе АЦП 1 формируется п-разрядный код выборки Хк, соответствующий по величине модулю выборки, а также признак знака выборки Зн Хк.One of the inputs of the ADC 1 receives a signal and (ΐ), and the other input from the control unit 7 is a series of pulses \ following with an interval T determining the moments of taking samples of the signal. On the n-bit sampling ADC output code X 1 is formed to corresponding to the largest sample module, and a sign of the sample mark W n X k.

Код (Х^) поступает на входы блоков 3 формирования признаков сдвига и блока 2 сдвига информации. Блок формирования признака сдвига анализирует входной код (Хк) и определяет положение старшей единицы в разрядной сетке. При наличии старшей единицы кода в младших разрядах разрядной сетки блок 3 формирует команду сдвига Кр, поступающую на блок 2 сдвига, в котором код (Хк) сдвигается на соответствующее число разрядов Р до полного- заполнения разрядной сетки. Сформированный код (Хк) 2° поступает на первый регистр 5, где запоминается на время Т. Команды сдвига Кр запоминаются на то же время во втором регистре 6.Code (X ^) is fed to the inputs of blocks 3 of the formation of signs of shift and block 2 of information shift. The block of formation of the sign of the shift analyzes the input code (X to ) and determines the position of the highest unit in the bit grid. In the presence of the highest code point unit in the lower bits of the discharge grid, block 3 forms a shift command K p , arriving at shift unit 2, in which the code (X c ) is shifted by the corresponding number of bits P until the discharge grid is completely filled. The generated code (X к ) 2 ° goes to the first register 5, where it is remembered for the time T. The shift commands Kp are remembered at the same time in the second register 6.

С регистра 5 код (Хк )2Р подается на один из входов сумматора 8, на выход которого подключен первый блок 11 инверсии кодов, где по команде с блока 13 формирования признака знака . или с блока 4 анализа знака производится формирование прямых или обратных кодов, суммирование которых в сумматорах равноценно вычитанию.C register 5 code (X to ) 2 P is fed to one of the inputs of the adder 8, the output of which is connected to the first block 11 inversion codes, where the command from block 13 forming the sign of the sign. or from block 4 of the analysis of the sign, direct or reverse codes are formed, the summation of which in adders is equivalent to subtraction.

Выход первого блока 11 инверсии кодов подключен к входу первого добавочного блока сдвига 14, который осуществляет сдвиг кодов. На второй вход сумматора 8 подключен выход сумматора 9, через второй блок 12 инверсии кодов и второй добавочный блок 15 сдвига. Блоки 14 и 15 управляются в соответствии с признаками сдвига, поступающими с второго регистра 6. На первый вход сумматора 9 подключен выход первого добавочного блока 14 сдвига кодов, на второй вход-выход второго блока 12 инверсии кодов, который одновременно подключен на вход блока 15 сдвига кодов.The output of the first block 11 of the inversion codes is connected to the input of the first additional block shift 14, which performs the shift codes. To the second input of the adder 8 is connected to the output of the adder 9, through the second block 12 inversion codes and the second additional block 15 of the shift. Blocks 14 and 15 are controlled in accordance with the signs of the shift coming from the second register 6. To the first input of the adder 9, the output of the first additional block 14 of code shift is connected, to the second input-output of the second block 12 code inversion simultaneously connected to the input of the shift block 15 codes.

Знак выборки ХК(3М Хк) с выхода АЦП 1 поступает на один из входов блока 4 анализа знака, на другой вход которого блок 7 управления выдает , признак знака четверти опорной функции · Зц <3^ . ·The sampling sign Х К (3 М Х к ) from the output of the A / D converter 1 is fed to one of the inputs of the sign analysis unit 4, on the other input of which the control unit 7 outputs a sign of a quarter of the support function · Зц <3 ^. ·

Блок 4 анализа знака формирует признак, соответствующий-знаку алгебраического произведения знака выборки на знак опорной функции. Сформированный признак поступает на блоки 11 и 12 инверсии кодов, на выходах которых в соответствии с ним образуются прямые или обратные коды, которые подаются на накапливающие сумматоры 16 и Ι 7.The sign analysis unit 4 forms a sign corresponding to the sign of the algebraic product of the sample sign and the sign of the support function. The formed feature is fed to blocks 11 and 12 of the inversion of codes, on the outputs of which, in accordance with it, direct or reverse codes are formed, which are fed to accumulating adders 16 and Ι 7.

5five

759968759968

Блок управления вырабатывает текущее значение углов опорных фукций со5сХки δίηοίχ, а также необходимые константы, поступающие на входы третьего сумматора 10. На выход сумматора 10 подключен блок 13 формиро- 5 вания признака знака.The control unit generates reference current value fuktsii so5sH angles to and δίηοίχ, and the necessary constants are applied to inputs of the third adder 10. At the output of the adder 10 is connected a block 13 the sign of the formation of feature 5 Bani.

Поступающие на вход сумматора 10 значения текущего угла опорной функции суммируются с константами, равными агсгд2_:1 в соответствии с уравнениямиComing to the input of the adder 10, the values of the current angle of the support function are summed with the constants equal to a = 2: 1 in accordance with the equations

I этапStage I

1515

где Я = ±1; ! — номер итерации, ί = 0, 1, 2,. .. , п-1,where I = ± 1; ! - iteration number, ί = 0, 1, 2 ,. .., p-1,

п — число итераций.n is the number of iterations.

Начальные условия: с/-0 = , Уо = 0Initial conditions: c / - 0 =, O o = 0

Хо = <ХК) 2Р. 20X about = <X K ) 2 P. 20

Блок 13 формирования признакаBlock 13 of the formation of the sign

знака формирует знак /1 , поступающий на блоки инверсии кодов. Сумматоры 8, 9 и блоки 11, 12 инверсии кодов осуществляют операции суммирования 25 кодов и их инверсии в соответствии с уравнениямиthe sign forms the / 1 sign arriving at the code inversion blocks. Adders 8, 9 and blocks 11, 12 inversion of codes carry out operations of summation of 25 codes and their inversion in accordance with the equations

У этапHave stage

х· = χ·<-«2. %·.x · = χ · <- "2. % ·.

ί· л£.ί · l £.

30thirty

На вход сумматора 8 заносится код (Хк) 2р, на вход сумматора 9 — код равный 0, на вход сумматора 10 — код 35 С^,. По истечении η итераций на выходе сумматоров 8, 9 образуются произведения К (Χν ) 2Р (з ί псАк) И К (Хк|2р( со5<Лк) соответственно. При выполнении итераций блоки инверсий кодов управляются 40 признаком знака „ формируемымиThe input of the adder 8 is entered code (X to ) 2 p , to the input of the adder 9 - code equal to 0, to the input of the adder 10 - code 35 C ^ ,. After η iterations, the output of the adders 8, 9 is the product of K (Χ ν ) 2 P (s ί pA k ) I K (X c | 2 p (co5 <L k )), respectively. When performing iterations, the inversion blocks of the codes are controlled by 40 sign „formed

блоком 13, блоки·сдвига 14 и 15 управляются по командам с блока 7 управления, которые формируют сдвиги 2’ь . Полученные коды произведений с выхо- 45 да сумматоров 8 и 9 поступают на блоки 11 и 12 инверсии кодов соответственно, на выходе которых образуются прямые или обратные коды в соответствии с признаком, поступающим от бло- 50 ка 4 анализа знака, т.е. учитываются знак выборки и знак опорной функции. Коды КХК 2ρδίηοΙκ и ΚΧ,ς- 2Р соз**· поступают на блоки 14 и 15 сдвига, где по команде с регистра 6 осущест- 55 вляют необходимый сдвиг на 2’р разрядов. Сформированные коды ΚΧκ&ΐηοίκ и КХксо5<Хк с выхода блоков 14 и 15 сдвига поступают на накапливающие сумматоры 16 и 17, которые производят следукщие операции:block 13, blocks shift 14 and 15 are controlled by commands from control block 7, which form shifts 2 ' b . The obtained product codes from the output of 45 adders 8 and 9 are sent to blocks 11 and 12 of the code inversion, respectively, at the output of which direct or return codes are formed in accordance with the sign received from block 50 of the sign analysis, i.e. the sample sign and the reference function sign are taken into account. Codes КХ К 2 ρ δίηοΙ κ and ΚΧ, ς- 2 Р Soz ** · arrive at blocks 14 and 15 of the shift, where the command from register 6 performs the required shift by 2 ' p discharges. Formed codes ΚΧ κ & ΐηοί κ and KX to so5 <X to from the output of blocks 14 and 15 of the shift arrive at accumulating adders 16 and 17, which produce the following operations:

К-5 Ν-1 .K-5 Ν-1.

А « К 1 Ху 5 ϊ η и В =. К У. X с05й„,A “K 1 X y 5 ϊ η and B =. K U. X с05й „,

цГо к К-О 4 к cGo to KO 4 k

где N — число выборок.where N is the number of samples.

6565

6 '6 '

Предлагаемое устройство позволяет расширить частотный диапазон исследуемых сигналов при многоканальной обработке и сократить количество аппаратуры в многоканальных измерительных системах для измерения амплитуды и фазы сигнала с высокой точностью,The proposed device allows you to extend the frequency range of the studied signals in multi-channel processing and reduce the number of equipment in multi-channel measurement systems for measuring the amplitude and phase of the signal with high accuracy,

Claims (1)

Формула изобретенияClaim Устройство для измерения ортогональных составляющих сигнала, содержащее аналого-цифровой преобразователь, первый регистр, первый и второй накапливающие сумматоры и блок управления , соединенный с аналого-цифровым преобразователем, отличающ ее с я тем, что, с целью расширения диапазона анализа частот и упрощения технической реализации при многоканальной Обработке сигнала, оно снабжено блоком сдвига информации, блоком формирования признака сдвига, блоком анализа знака, вторым регистром, первым, вторым и третьим сумматорами, первым и вторым блоками инверсии кодов, блоком формирования признака знака и первым и вторым добавочными блоками сдвига, причем информационный выход аналого-цифрового преобразователя соединен с входами блока сдвига информации и блока формирования признака сдвига, выход которого соединен с управляющим входом блока сдвига информаций и череэ второй регистр с управляющими входами первого и второго добавочных блоков сдвига, выход блока сдвига информации через первый регистр соединен с первым входом первого сумматора, прямые и инвертированные выходы первого и второго сумматоров соединены со . гнетственно с входами первого и второго 'блоков инверсии кодов, выходы которых .подсоединены соответственно к входам первого и второго добавочных блоков сдвига и первым входам первого и второго сумматоров, выходы первого и второго добавочных блоков сдвига соединены соответственно с вторыми входами второго и первого сумматоров и информационными входами:первого и второго накапливающих сумматоров, знаковый выход аналого-цифрового преобразователя присоединен к одному из входов блока анализа знака, второй вход которого соединен с, вторым выходом блока управления, а выход по;, соединен к знаковым входам первого и второго блоков инверсии кодов первого и второго блоков инверсии кодов первого и второго накапливающих сумматоров, третий я четвертый выходы блока управления присоединены соответственно к управляющим входам второго регистра и через последовательно соединенные третий сумматор, выход которого соединен с входом, и блок формирования призна........ '7A device for measuring orthogonal components of a signal, containing an analog-to-digital converter, a first register, first and second accumulating adders, and a control unit connected to the analog-to-digital converter, distinguishing it from me in order to extend the frequency analysis range and simplify the technical implementation in multichannel signal processing, it is equipped with an information shift unit, a shift sign generation unit, a sign analysis unit, a second register, first, second and third adders, first and second Inverted blocks of code inversion, a sign forming unit and the first and second additional shift blocks, the information output of the analog-digital converter connected to the inputs of the information shift block and the shift sign generation unit, the output of which is connected to the control input of the information shift block and the second register with control inputs of the first and second incremental shift blocks, the output of the information shift block through the first register is connected to the first input of the first adder, direct and inverted outputs ervogo and second adders are connected to. oppressively with the inputs of the first and second blocks of code inversion, the outputs of which are connected respectively to the inputs of the first and second additional shift blocks and the first inputs of the first and second adders, the outputs of the first and second additional shift blocks are connected respectively to the second inputs of the second and first adders and information inputs: the first and second accumulating adders, the sign output of the analog-to-digital converter is connected to one of the inputs of the sign analysis unit, the second input of which is connected to the second the output of the control unit, and the output of ;, is connected to the sign inputs of the first and second inversion blocks of the codes of the first and second inversion blocks of the codes of the first and second accumulating adders, the third and fourth outputs of the control unit are connected respectively to the control inputs of the second register and sequentially connected third adder , the output of which is connected to the input, and the forming unit recognizes ........ '7 ка знака подсоединены к управляющим входам первого и второго блоков йн'йерСйй кодов. '............... -Each sign is connected to the control inputs of the first and second blocks of the InSier codes. '............... -
SU782568992A 1978-01-13 1978-01-13 Device for measuring orthogonal components of signal SU759968A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782568992A SU759968A1 (en) 1978-01-13 1978-01-13 Device for measuring orthogonal components of signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782568992A SU759968A1 (en) 1978-01-13 1978-01-13 Device for measuring orthogonal components of signal

Publications (1)

Publication Number Publication Date
SU759968A1 true SU759968A1 (en) 1980-08-30

Family

ID=20744242

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782568992A SU759968A1 (en) 1978-01-13 1978-01-13 Device for measuring orthogonal components of signal

Country Status (1)

Country Link
SU (1) SU759968A1 (en)

Similar Documents

Publication Publication Date Title
US3617900A (en) Digital frequency detecting system
SU759968A1 (en) Device for measuring orthogonal components of signal
SU961118A2 (en) Digital double-phase shaper of sine signals
SU834548A2 (en) Device for measuring signal orthogonal components
SU1541531A2 (en) Digital phase meter
SU1282164A1 (en) Sine signal correlator
SU766024A1 (en) Follow-up frequency meter
SU822120A1 (en) Device for reducing information redundancy
SU935822A1 (en) Digital device for optimal measuring of signal phase
RU2187886C1 (en) Device for converting numbers of residue system code into polyadic code
SU1352615A1 (en) Digital phase detector
SU1223329A1 (en) Frequency multiplier
SU723585A1 (en) Analogue-digital filter
SU896771A1 (en) Device fr measuring the rate of signal manipulation
SU769734A1 (en) Method and device for analogue-digital conversion
SU640133A1 (en) Device for digital conversion of dial scale indicator readings
SU943596A1 (en) Spectrum analyzer
SU687574A1 (en) Device for measuring the difference between radio pulses phases
SU935814A1 (en) Device for determination of random process resolution spectral coefficient for haar functions
SU611210A1 (en) Signal processing device
RU2231922C1 (en) Analog-to-digital converter
SU1122980A1 (en) Digital meter of harmonic coefficient
SU953597A1 (en) Modulation depth meter
SU1291894A1 (en) Harmonic analyzer
SU1265642A1 (en) Device for determining sign of phase difference