RU2148874C1 - Многослойная гибридная интегральная схема свч и квч диапазонов - Google Patents

Многослойная гибридная интегральная схема свч и квч диапазонов Download PDF

Info

Publication number
RU2148874C1
RU2148874C1 RU98112601/28A RU98112601A RU2148874C1 RU 2148874 C1 RU2148874 C1 RU 2148874C1 RU 98112601/28 A RU98112601/28 A RU 98112601/28A RU 98112601 A RU98112601 A RU 98112601A RU 2148874 C1 RU2148874 C1 RU 2148874C1
Authority
RU
Russia
Prior art keywords
crystals
board
semiconductor devices
boards
recesses
Prior art date
Application number
RU98112601/28A
Other languages
English (en)
Other versions
RU98112601A (ru
Inventor
В.А.(RU) Иовдальский
В.А. Иовдальский
В.Н.(RU) Буданов
В.Н. Буданов
А.А.(RU) Яшин
А.А. Яшин
В.В.(RU) Кандлин
В.В. Кандлин
Original Assignee
Самсунг Электроникс Ко., Лтд.
Иовдальский Виктор Анатольевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд., Иовдальский Виктор Анатольевич filed Critical Самсунг Электроникс Ко., Лтд.
Application granted granted Critical
Publication of RU2148874C1 publication Critical patent/RU2148874C1/ru
Publication of RU98112601A publication Critical patent/RU98112601A/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Использование: полупроводниковая микроэлектроника. Сущность изобретения: многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов содержит пакет скрепленных между собой твердых диэлектрических плат с топологическим рисунком металлизации по меньшей мере на одной стороне плат и навесными кристаллами бескорпусных полупроводниковых приборов, расположенными в углублениях плат и закрепленными в них связующим веществом. Контактные площадки кристаллов электрически соединены с топологическим рисунком металлизации. Углубления для кристаллов выполнены в тех платах, на которых устанавливаются кристаллы по меньшей мере на одной из сторон платы. Глубина углублений обеспечивает размещение лицевых поверхностей кристаллов в одной плоскости с поверхностью платы, на которой выполнено углубление, а расстояние между боковыми стенками углубления и кристаллами составляет 1 - 180 мкм. Расстояние между лицевой поверхностью приборов и прилегающей в пакете платы по отношению к плате, на которой установлены кристаллы, составляет 1 - 100 мкм. Техническим результатом изобретения является улучшение электрических и массогабаритных характеристик и улучшение условий теплоотвода от кристаллов. 2 з. п.ф-лы, 1 ил.

Description

Изобретение относится к электронной технике, в частности к многослойной гибридной интегральной схеме СВЧ и КВЧ диапазонов, и может быть использовано в полупроводниковой микроэлектронике.
Известен объемный высокочастотный интегральный модуль (SU, А, 1679664), представляющий собой объемную гибридную интегральную схему, содержащую пакет 10 жестких диэлектрических микрополосковых плат. Возможность размещения бескорпусных полупроводниковых приборов в данной конструкции обеспечивается изготовлением сквозных отверстий в прокладках из пенообразного диэлектрика, располагаемого между жесткими диэлектрическими платами объемной интегральной схемы, и расположением полупроводниковых приборов в этих отверстиях.
Данная конструкция имеет недостаточно высокие электрические и массогабаритные характеристики, обусловленные необходимостью установки прокладок из пенообразного диэлектрика.
Известен объемный интегральный высокочастотный модуль (SU, А, 1700789), представляющий собой объемную многослойную гибридную интегральную схему, содержащую пакет жестких диэлектрических плат, закрепленных в металлических рамках. Возможность установки бескорпусных полупроводниковых приборов обеспечивается тем, что платы через слой выполнены более длинными и в образовавшемся пространстве через слой могут быть установлены бескорпусные полупроводниковые приборы.
В данной конструкции используются длинные соединительные проводники, соединяющие контактные площадки кристаллов бескорпусных полупроводниковых приборов и топологический рисунок металлизации платы, а также длинные коммутационные проводники плат, обусловленные невозможностью установки кристаллов в любом месте на платах, что ухудшает электрические характеристики схемы.
Выполнение части плат более длинными ухудшает массогабаритные характеристики, а наличие большой воздушной прослойки вокруг кристаллов ухудшает условия теплоотводов от кристаллов полупроводниковых приборов.
В основу настоящего изобретения положена задача создания многослойной гибридной интегральной схемы СВЧ и КВЧ диапазонов с таким размещением навесных кристаллов бескорпусных полупроводниковых приборов, которое обеспечивало бы улучшение электрических и массогабаритных характеристик и улучшение условий теплоотвода от кристаллов.
Поставленная задача решается тем, что в многослойной гибридной интегральной схеме СВЧ и КВЧ диапазонов, содержащей пакет скрепленных между собой твердых диэлектрических плат с топологическим рисунком металлизации по меньшей мере на одной стороне плат и навесными кристаллами бескорпусных полупроводниковых приборов, расположенными в углублениях плат и закрепленными в них связующим веществом, контактные площадки кристаллов электрически соединены с топологическим рисунком металлизации, согласно изобретению углубления для кристаллов бескорпусных полупроводниковых приборов выполнены в тех платах, на которых устанавливаются кристаллы по меньшей мере на одной из сторон платы, причем их глубина обеспечивает размещение лицевых поверхностей кристаллов полупроводниковых приборов в одной плоскости с поверхностью платы, на которой выполнено углубление, а расстояние между боковыми стенками углубления и кристаллами бескорпусных полупроводниковых приборов составляет 1 - 180 мкм, расстояние между лицевой поверхностью приборов и поверхностью, прилегающей в пакете платы по отношению к плате, на которой установлены кристаллы бескорпусных полупроводниковых приборов, составляет 1-100 мкм.
Углубления в платах выполнены металлизированными, причем в дне углубления выполнены металлизированные отверстия, электрически соединенные с металлизационным рисунком противоположной стороны платы, а связующее вещество для закрепления кристаллов бескорпусных полупроводниковых приборов в углублениях является электро- и теплопроводящим веществом.
В поверхности платы, прилегающей к той, на которой в углублениях расположены кристаллы бескорпусных полупроводниковых приборов, под кристаллами с противоположной стороны платы выполнено дополнительное углубление, заполненное теплопроводящим материалом и соединенное с теплоотводом, причем глубина дополнительного углубления составляет 5-950 мкм, а его длина и ширина превышают размеры кристаллов полупроводниковых приборов.
Выполнение определенным образом, указанным в формуле изобретения, углублений на поверхности плат и размещение в них кристаллов навесных бескорпусных полупроводниковых приборов обеспечивает: во-первых, уменьшение длины проводников, а следовательно, улучшение электрических характеристик; во-вторых, улучшение массогабаритных характеристик.
Выполнение углублений металлизированными, а в дне углублений металлизированных отверстий, заполненных электро- и теплопроводящим веществом, обеспечивает улучшение условий теплоотвода.
В дальнейшем настоящее изобретение поясняется конкретным примером его выполнения и прилагаемым чертежом, на котором изображен разрез многослойной гибридной интегральной схемы СВЧ и КВЧ диапазонов.
Многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов согласно изобретению содержит пакет скрепленных между собой твердых диэлектрических плат 1, например, поликоровых или сапфировых толщиной 0,5 мм (или 1,0 мм) с топологическим рисунком 2 металлизации, представляющем собой, например, систему металлов из Ti (0,04 мкм) - Pd (0,2 мкм) - Au (3 мкм) или Cr (0,04 мкм) - Cu (напыленная 1 мкм) - Cu (3 мкм) - Ni (0,6 мкм) - Au (3 мкм гальванически осажденное). В схеме имеются кристаллы 3 навесных бескорпусных полупроводниковых приборов, например, транзисторов, контактные площадки 4 которых с помощью электрических соединений 5, например, из золотой проволоки диаметром 15 мкм, соединены с топологическим рисунком 2 металлизации. На поверхности диэлектрических плат 1 выполнены углубления 6 размером 0,6х0,6х0,17 мм в случае транзисторов 3П325А-5 и 0,5х0,5х0,17 мм в случае диодов 3А137А-5, в которых размещены и закреплены связующим веществом 7, например клеем ЭЧЭ-С (ЫУО. 028.052 ТУ) кристаллы 3 навесных бескорпусных полупроводниковых приборов. Часть углублений 8 в платах 1 могут быть выполнены металлизированными, а в части углублений в дне их могут быть выполнены металлизированные отверстия 9 для электрического соединения с металлизационным рисунком 10 противоположной стороны платы 1. Состав
металлизации, например: Pd - Ni (0,2 мкм) - Cu (3 мкм) - Ni (0,5 мкм) - Au (2 мкм). Диаметр отверстий 9 составляет, например, 100 мкм (50 мкм - 1,0 мм). Расстояние между платами 1 в пакете равно, например, 10 мкм.
Кристаллы 3 полупроводниковых приборов закреплены связующим электро- и теплопроводящим веществом 11, например клеем ЭЧЭ-С (ЫУО. 028.052 ТУ) или припоем (Au-Si) эвтектического состава. Металлизированные отверстия 9 в дне углубления 8 заполнены электро- и теплопроводящим веществом, например, припоем (Au-Si) или припоем, содержащим 65 мас.% Zn, 15 мас.% Cu, 20 мас.% А1. Под кристаллами 3 мощных полупроводниковых приборов, в поверхности нижерасположенной платы 1 могут быть выполнены углубления 12 глубиной, например, 300 мкм, заполненные теплопроводящим материалом 13, например, медносодержащей пастой (ПМП-В1 ВТО. 035.243 ТУ). Углубления 12, заполненные теплопроводящим материалом 13, соединены (механическим и тепловым контактом) с теплоотводом, например, охлаждаемым корпусом или тепловой трубой, проходящей через объем многослойной платы.
Схема согласно изобретению работает следующим образом.
В зависимости от функционального назначения гибридной интегральной схемы СВЧ сигнал подают на вход схемы, реализующей, преимущественно, многофункциональные устройства типа диаграммообразующих матриц с большими индексами MxN чисел входных и выходных каналов, наращенных фильтрами, усилителями, элементами контроля сигнала до автономного блока, либо приемо-передаточного модуля. В объемной структуре, образованной (многослойной платой) пространственно скомпонованными пленочными и навесными элементами, послойно разделенными диэлектрическими слоями, выполняется обработка высокочастотного сигнала: усиление, генерирование, преобразование, фильтрация, детектирование. Обработка сигналов и передачи их с одного пространственного уровня на другой уровень по вертикали является совмещенной; при этом функции передачи и согласования могут выполнять объемные распределительные емкостные переходы или межплатные соединения через металлизированные отверстия, а затем обработанный СВЧ сигнал выводится из схемы. Тепло, выделяемое кристаллами полупроводниковых приборов, рассеивается по объему многослойной (объемной) платы и отводится за счет тепловых контактов углублений, заполненных теплопроводящим материалом, а также торцевых поверхностей многослойной платы, с системой охлаждения, например, охлаждаемым корпусом или тепловой трубой, встроенной в объем многослойной платы.
Таким образом, патентуемая многослойная гибридная интегральная схема обеспечивает:
- во-первых, одновременное улучшение электрических характеристик схемы, уменьшение паразитных индуктивностей за счет уменьшения длины проводников, соединяющих контактные площадки, уменьшение длины коммутационных проводников в составе плат;
- во-вторых, одновременное улучшение массогабаритных характеристик за счет размещения кристаллов в объеме подложек плат;
- в-третьих, улучшение условий теплоотвода от кристаллов за счет выполнения под кристаллами углублений, заполненных теплопроводящим материалом, за счет реализации возможности размещения навесных бескорпусных полупроводниковых приборов в каждом слое многослойной платы гибридной интегральной схемы за счет размещения кристаллов в углублениях, выполненных в платах (в твердых диэлектрических подложках).
Кроме того, уменьшение длины соединительных и коммутационных проводников сократит расход драгоценных металлов в случае их применения.
При описании рассматриваемого варианта осуществления изобретения для ясности используется конкретная узкая терминология. Однако изобретение не ограничивается принятыми терминами и необходимо иметь в виду, что каждый такой термин охватывает все эквивалентные термины, работающие аналогично и используемые для решения тех же задач.
Хотя настоящее изобретение описано в связи с предпочтительным вариантом реализации, понятно, что могут иметь место изменения и варианты без отклонения от идеи и объема изобретения, что компетентные в данной области лица легко поймут.
Эти изменения и варианты считаются не выходящими за рамки сущности и объема изобретения и прилагаемых пунктов формулы изобретения.

Claims (3)

1. Многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов, содержащая пакет скрепленных между собой твердых диэлектрических плат с топологическим рисунком металлизации по меньшей мере на одной стороне плат и навесными кристаллами бескорпусных полупроводниковых приборов, расположенными в углублениях плат и закрепленными в них связующим веществом, контактные площадки которых электрически соединены с топологическим рисунком металлизации, отличающаяся тем, что углубления для кристаллов бескорпусных полупроводниковых приборов выполнены в тех платах, на которых устанавливаются кристаллы по меньшей мере на одной из сторон платы, причем их глубина обеспечивает размещение лицевых поверхностей кристаллов полупроводниковых приборов в одной плоскости с поверхностью платы, на которой выполнено углубление, а расстояние между боковыми стенками углубления и кристаллами бескорпусных полупроводниковых приборов составляет 1 - 180 мкм, расстояние между лицевой поверхностью приборов и прилегающей в пакете платы по отношению к плате, на которой установлены кристаллы бескорпусных полупроводниковых приборов, составляет 1 - 100 мкм.
2. Многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов по п. 1, отличающаяся тем, что углубления в платах выполнены металлизированными, причем в дне углубления выполнены металлизированные отверстия, электрически соединенные с металлизационным рисунком противоположной стороны платы, а связующее вещество для закрепления кристаллов бескорпусных полупроводниковых приборов в углублениях является электро- и теплопроводящим веществом.
3. Многослойная гибридная интегральная схема СВЧ и КВЧ диапазонов по п.1 или 2, отличающаяся тем, что в поверхности платы, прилегающей к той, на которой в углублениях расположены кристаллы бескорпусных полупроводниковых приборов, под кристаллами с противоположной стороны платы выполнено дополнительное углубление, заполненное теплопроводящим материалом и соединенное с теплоотводом, причем глубина дополнительного углубления составляет 5 - 950 мкм, а его длина и ширина превышают размеры кристаллов бескорпусных полупроводниковых приборов.
RU98112601/28A 1996-10-10 1996-10-10 Многослойная гибридная интегральная схема свч и квч диапазонов RU2148874C1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000290 WO1998015979A1 (fr) 1996-10-10 1996-10-10 Circuit integre hybride multicouches a frequences micro-ondes et ehf

Publications (2)

Publication Number Publication Date
RU2148874C1 true RU2148874C1 (ru) 2000-05-10
RU98112601A RU98112601A (ru) 2000-06-10

Family

ID=20130045

Family Applications (1)

Application Number Title Priority Date Filing Date
RU98112601/28A RU2148874C1 (ru) 1996-10-10 1996-10-10 Многослойная гибридная интегральная схема свч и квч диапазонов

Country Status (3)

Country Link
KR (1) KR100420794B1 (ru)
RU (1) RU2148874C1 (ru)
WO (1) WO1998015979A1 (ru)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона
RU2750860C1 (ru) * 2020-09-21 2021-07-05 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Гибридная интегральная схема свч-диапазона

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1598238A1 (ru) * 1987-01-04 1990-10-07 Предприятие П/Я А-3646 Высокочастотный интегральный модуль
SU1753961A3 (ru) * 1989-07-20 1992-08-07 Юрий Дмитриевич Сасов Гибридный многоуровневый электронный модуль
EP0476136A4 (en) * 1990-01-24 1992-04-22 Nauchno-Proizvodstvenny Tsentr Elektronnoi Mikrotekhnologii Akademii Nauk Ssr Three-dimensional electronic unit and method of construction
FR2694840B1 (fr) * 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.

Also Published As

Publication number Publication date
KR100420794B1 (ko) 2004-05-06
KR19990071999A (ko) 1999-09-27
WO1998015979A1 (fr) 1998-04-16

Similar Documents

Publication Publication Date Title
US7683460B2 (en) Module with a shielding and/or heat dissipating element
US4764846A (en) High density electronic package comprising stacked sub-modules
US6156980A (en) Flip chip on circuit board with enhanced heat dissipation and method therefor
US5294751A (en) High frequency signal transmission line structure having shielding conductor unit
CA2202426C (en) Mounting structure for a semiconductor circuit
KR19990071661A (ko) 마이크로웨이브 하이브리드 집적회로
US20230178442A1 (en) Package structure and electronic apparatus
US5914535A (en) Flip chip-on-flip chip multi-chip module
JPH08222690A (ja) マイクロプロセッサ用半導体モジュール
WO2013119338A1 (en) FLIP-CHIP MOUNTED MICROSTRIP MONOLITHIC MICROWAVE INTEGRATED CIRCUITS (MMICs)
TWI725426B (zh) 半導體裝置
US6115255A (en) Hybrid high-power integrated circuit
KR19990071997A (ko) 파워 마이크로웨이브 하이브리드 집적회로
GB2307102A (en) High frequency module package
GB2418066A (en) Tape ball grid array package
RU2148874C1 (ru) Многослойная гибридная интегральная схема свч и квч диапазонов
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3715120B2 (ja) ハイブリッドモジュール
RU2088057C1 (ru) Многослойная гибридная интегральная схема свч и квч диапазонов
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
JP2841945B2 (ja) 半導体装置
JP3093278B2 (ja) 向上したパッド設計による電子パッケージ
JP3410041B2 (ja) ハイブリッドモジュール
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
US6265769B1 (en) Double-sided chip mount package

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20041011